# 数字电路简明教程

# Digital Electronics A Simplified Approach

[美] Robert D. Thompson 著马爱文 赵 霞 李德良 等译高 鵬 审校





# 数字电路简明教程

Digital Electronics: A Simplified Approach

本书首先从逻辑代数基础入手,接着讲解了门电路、组合逻辑电路、触 发器、时序逻辑电路、半导体存储器、可编程逻辑器件等内容。

全书条理清晰, 易懂易学, 体现了作者丰富的教学实践经验和宽泛的专业知识面, 从不同侧面介绍了数字电路的基本概念、基本原理和基本分析方法, 并给出了许多实际电路应用及其故障诊断的例子, 能够满足大多数读者的需求, 使其在数字电路课程的学习中获益最大。

#### 本书主要特点:

- 以循序承进的方式讲解数字电路操作
- 各章列出重要术语、要点及概述、便于从总体上把握学习目的
- 基础知识讲解与实践应用以及故障诊断紧密结合
- 阶段性进行小结并给出练习题
- 提供了大量习题,能够为读者打下坚实的基础









责任编辑。马 - 岗 封面设计。毛思庆

# 数字电路简明教程

# Digital Electronics

A Simplified Approach

[美] Robert D. Thompson 著

马爱文 赵 霞 李德良 等译

高 鹏 审校

電子工業出版社. Publishing House of Electronics Industry 北京・BEIJING

#### 内容简介

当今,电子技术领域发生了迅猛而巨大的变化、电子技术所涵盖的内容更加广泛。本书通过详细讲述数字电路的基本概念及其基本应用,使读者加深对数字逻辑操作的理解和基本原理的掌握。

本书共13章、首先从逻辑代数基础入手,接着讲解了门电路、组合逻辑电路、触发器、时序逻辑电路、半导体存储器、可编程逻辑器件等内容。书中通过对各种数字逻辑器件及其电路的详细分析,系统地阐述了数字电路的基本概念、基本原理和基本分析方法,每章都有阶段性小结和本章小结,阶段性练习和本章习题,并附有一定数量的例题,非常利于自学和实践应用。

本书可作为高等工科院校电气类、电子类专业的基础课程教材,也可供从事电子技术的工程技术人员参考。

Authorized translation from the English language edition, entitled Digital Electronics: A Simplified Approach, ISBN: 0135056942 by Robert D. Thompson, published by Pearson Education, Inc, publishing as Prentice Hall, Copyright © 2001.

All rights reserved. No part of this book may be reproduced or transmitted in any form or by any means, electronic or mechanical, including photocopying, recording or by any information storage retrieval system, without permission from Pearson Education, Inc.

Simplified Chinese language edition published by Publishing House of Electronics Industry, Copyright © 2003.

This edition is authorized for sale only in the People's Republic of China excluding Hong Kong, Macau and Taiwan.

本书中文简体专有翻译出版权由Pearson教育集团所属的Prentice Hall 授予电子工业出版社。其原文版权及中文翻译出版权受法律保护。未经许可,不得以任何形式或手段复制或抄袭本书内容。

此版本仅限在中华人民共和国境内(不包括香港、澳门特别行政区以及台湾地区)发行与销售。

版权贸易合同登记号: 图字: 01-2001-1174

#### 图书在版编目(CIP)数据

数字电路简明教程/(美)汤普森(Thompson, R. D.)著; 马爱文等译. - 北京: 电子工业出版社, 2003.7 (国外电子与通信教材系列)

书名原文: Digital Electronics: A Simplified Approach ISBN 7-5053-7645-4

I.数… Ⅱ.①汤… ②马… Ⅲ.数字电路 - 教材 Ⅳ. TN79

中国版本图书馆 CIP 数据核字(2003) 第054053号

责任编辑: 马 岚

印刷者:北京兴华印刷厂

出版发行; 电子工业出版社 http://www.phei.com.cn

北京市海淀区万寿路 173 信箱 邮编: 100036

经 销:各地新华书店

开 本: 787 × 1092 1/16 印张: 56.75 字数: 1453 千字

版 次: 2003年7月第1版 2003年7月第1次印刷

定 价: 79.00元

凡购买电子工业出版社的图书,如有缺损问题,请向购买书店调换,若书店售缺,请与本社发行部联系。联系电话:(010)68279077

2001年7月间,电子工业出版社的领导同志邀请各高校十几位通信领域方面的老师,商量引进国外教材问题。与会同志对出版社提出的计划十分赞同,大家认为,这对我国通信事业、特别是对高等院校通信学科的教学工作会很有好处。

教材建设是高校教学建设的主要内容之一。编写、出版一本好的教材,意味着开设了一门好的课程,甚至可能预示着一个崭新学科的诞生。20世纪40年代 MIT 林肯实验室出版的一套28本雷达丛书,对近代电子学科、特别是对雷达技术的推动作用,就是一个很好的例子。

我国领导部门对教材建设一直非常重视。20世纪80年代,在原教委教材编审委员会的领导下, 汇集了高等院校几百位富有教学经验的专家,编写、出版了一大批教材;很多院校还根据学校的特点 和需要,陆续编写了大量的讲义和参考书。这些教材对高校的教学工作发挥了极好的作用。近年来, 随着教学改革不断深入和科学技术的飞速进步,有的教材内容已比较陈旧、落后,难以适应教学的要求,特别是在电子学和通信技术发展神速、可以讲是日新月异的今天,如何适应这种情况,更是一个 必须认真考虑的问题。解决这个问题,除了依靠高校的老师和专家撰写新的符合要求的教科书外,引 进和出版一些国外优秀电子与通信教材,尤其是有选择地引进一批英文原版教材,是会有好处的。

一年多来,电子工业出版社为此做了很多工作。他们成立了一个"国外电子与通信教材系列"项目组,选派了富有经验的业务骨干负责有关工作,收集了230余种通信教材和参考书的详细资料,调来了100余种原版教材样书,依靠由20余位专家组成的出版委员会,从中精选了40多种,内容丰富,覆盖了电路理论与应用、信号与系统、数字信号处理、微电子、通信系统、电磁场与微波等方面,既可作为通信专业本科生和研究生的教学用书,也可作为有关专业人员的参考材料。此外,这批教材,有的翻译为中文,还有部分教材直接影印出版,以供教师用英语直接授课。希望这些教材的引进和出版对高校通信教学和教材改革能起一定作用。

在这里,我还要感谢参加工作的各位教授、专家、老师与参加翻译、编辑和出版的同志们。各位专家认真负责、严谨细致、不辞辛劳、不怕琐碎和精益求精的态度,充分体现了中国教育工作者和出版工作者的良好美德。

随着我国经济建设的发展和科学技术的不断进步,对高校教学工作会不断提出新的要求和希望。我想,无论如何,要做好引进国外教材的工作,一定要联系我国的实际。教材和学术专著不同,既要注意科学性、学术性,也要重视可读性,要深入浅出,便于读者自学;引进的教材要适应高校教学改革的需要,针对目前一些教材内容较为陈旧的问题,有目的地引进一些先进的和正在发展中的交叉学科的参考书;要与国内出版的教材相配套,安排好出版英文原版教材和翻译教材的比例。我们努力使这套教材能尽量满足上述要求,希望它们能放在学生们的课桌上,发挥一定的作用。

最后,预祝"国外电子与通信教材系列"项目取得成功,为我国电子与通信教学和通信产业的发展培土施肥。也恳切希望读者能对这些书籍的不足之处、特别是翻译中存在的问题,提出意见和建议,以便再版时更正。

美佑哥

中国工程院院士、清华大学教授 "国外电子与通信教材系列"出版委员会主任

# 出版说明

进入21世纪以来,我国信息产业在生产和科研方面都大大加快了发展速度,并已成为国民经济发展的支柱产业之一。但是,与世界上其他信息产业发达的国家相比,我国在技术开发、教育培训等方面都还存在着较大的差距。特别是在加入WTO后的今天,我国信息产业面临着国外竞争对于的严峻挑战。

作为我国信息产业的专业科技出版社,我们始终关注着全球电子信息技术的发展方向,始终把引进国外优秀电子与通信信息技术教材和专业书籍放在我们工作的重要位置上。在2000年至2001年间,我社先后从世界著名出版公司引进出版了40余种教材,形成了一套"国外计算机科学教材系列",在全国高校以及科研单位中受到了欢迎和好评,得到了计算机领域的广大教师与科研工作者的充分肯定。

引进和出版一些国外优秀电子与通信教材,尤其是有选择地引进一批英文原版教材,将有助于我国信息产业培养具有国际竞争能力的技术人才,也将有助于我国国内在电子与通信教学工作中掌握和跟踪国际发展水平。根据国内信息产业的现状、教育部《关于"十五"期间普通高等教育教材建设与改革的意见》的指示精神以及高等院校老师们反映的各种意见,我们决定引进"国外电子与通信教材系列",并随后开展了大量准备工作。此次引进的国外电子与通信教材均来自国际著名出版商,其中影印教材约占一半。教材内容涉及的学科方向包括电路理论与应用、信号与系统、数字信号处理、微电子、通信系统、电磁场与微波等,其中既有本科专业课程教材,也有研究生课程教材,以适应不同院系、不同专业、不同层次的师生对教材的需求,广大师生可自由选择和自由组合使用。我们还将与国外出版商一起,陆续推出一些教材的教学支持资料,为授课教师提供帮助。

此外,"国外电子与通信教材系列"的引进和出版工作得到了教育部高等教育司的大力支持和帮助,其中的部分引进教材已通过"教育部高等学校电子信息科学与工程类专业教学指导委员会"的审核,并得到教育部高等教育司的批准,纳入了"教育部高等教育司推荐——国外优秀信息科学与技术系列教学用书"。

为做好该系列教材的翻译工作,我们聘请了清华大学、北京大学、北京邮电大学、东南大学、西安交通大学、天津大学、西安电子科技大学、电子科技大学等著名高校的教授和骨干教师参与教材的翻译和审校工作。许多教授在国内电子与通信专业领域享有较高的声望,具有丰富的教学经验,他们的渊博学识从根本上保证了教材的翻译质量和专业学术方面的严谨与准确。我们在此对他们的辛勤工作与贡献表示衷心的感谢。此外,对于编辑的选择,我们达到了专业对口;对于从英文原书中发现的错误,我们通过与作者联络、从网上下载勘误表等方式,逐一进行了修订;同时,我们对审校、排版、印制质量进行了严格把关。

今后,我们将进一步加强同各高校教师的密切关系,努力引进更多的国外优秀教材和教学参考书,为我国电子与通信教材达到世界先进水平而努力。由于我们对国内外电子与通信教育的发展仍存在一些认识上的不足,在选题、翻译、出版等方面的工作中还有许多需要改进的地方,恳请广大师生和读者提出批评及建议。

电子工业出版社

# 教材出版委员会

主 任 吴佑寿 中国工程院院士、清华大学教授

副主任 林金桐 北京邮电大学校长、教授、博士生导师

杨千里 总参通信部副部长、中国电子学会会士、副理事长

中国通信学会常务理事

委 员 林孝康 清华大学教授、博士生导师、电子工程系副主任、通信与微波研究所所长

教育部电子信息科学与工程类专业教学指导委员会委员

徐安士 北京大学教授、博士生导师、电子学系副主任

教育部电子信息与电气学科教学指导委员会委员

樊昌信 西安电子科技大学教授、博士生导师

中国通信学会理事、IEEE会士

程时昕 东南大学教授、博士生导师

移动通信国家重点实验室主任

郁道银 天津大学副校长、教授、博士生导师

教育部电子信息科学与工程类专业教学指导委员会委员

阮秋琦 北方交通大学教授、博士生导师

计算机与信息技术学院院长、信息科学研究所所长

张晓林 北京航空航天大学教授、博士生导师、电子工程系主任

教育部电子信息科学与电气信息类基础课程教学指导委员会委员

郑宝玉 南京邮电学院副院长、教授、博士生导师

教育部电了信息与电气学科教学指导委员会委员

朱世华 西安交通大学教授、博士生导师、电子与信息工程学院院长

教育部电子信息科学与工程类专业教学指导委员会委员

彭启琮 电子科技大学教授、博士生导师、通信与信息工程学院院长

教育部电子信息科学与电气信息类基础课程教学指导委员会委员

毛军发 上海交通大学教授、博士生导师、电子信息学院副院长

教育部电子信息与电气学科教学指导委员会委员

赵尔沅 北京邮电大学教授、教材建设委员会主任

钟允若 原邮电科学研究院副院长、总工程师

刘 彩 中国通信学会副理事长、秘书长

杜振民 电子工业出版社副社长

# 译 者 序

数字电子技术是通信和电子工程类各专业的一门专业基础课,是研究各种数字逻辑器件的物理特性、电路及其应用的一门学科。数字电路是微处理器、微计算器的硬件基础。本书内容精炼,重点突出,反映了作者具有丰富的教学实践经验和宽泛的专业知识面。全书从不同侧面介绍了数字电路的基本概念及其应用,能满足大多数读者的需求,使其在数字电路课程的学习中获得最大的收益。

在内容安排上,作者注意贯彻从实际出发,由浅入深、由特殊到一般、从感性上升到理性等原则,通过对各种逻辑器件及其电路的分析来阐述数字电路的基本概念、基本原理和基本分析方法。对于基本的和常用的逻辑电路,除了进行定性分析外,还介绍了其设计方法,给出了许多实际电路应用及其故障诊断的例子,对提高读者的实际应用及解决问题的能力有很大的帮助。

本书的一个重要特点是过程分析十分详细,循序渐进地引导读者理解逻辑操作和设计概念,并将所学知识综合运用。另外一个特点是各章都列出了重要术语和要点,然后在章中适当的时候进行阶段性小结,这样能够使读者从总体上清楚地知道学习目的,并及时总结各节所学知识。章末的习题量也比较大,供读者实践,并且较难的思考题都标有CT,这类稍难的习题一般是前面所学内容的逻辑应用或几个不同原理的综合运用,可供读者加深理解,使得对所学内容的掌握更上层楼。

本书由马爱文、赵霞、李德良、谢颖等人翻译,全书由高鹏审校,其他参译人员还有张政保、杨文飞、何英、王瑾、王子章、李力、王焕刚、张力和李蔚虹等。由于译者水平有限,书中一定存在不少错误和不妥之处,敬请各方面的读者给与批评指正。

# 目 录

第1章	简介	
1.1	历史问顾	I
1.2	模拟/数字信号	2
1.3	数字集成电路的分类	3
1.4	- 各章的内容安排	3
第2章	计数系统与编码	6
2.1	十进制计数系统简要问顾	7
2.2	进制计数系统	8
	2.2.1 二进制数到十进制数的转换	11
	2.2.2 十进制数到二进制数的转换	13
	2.2.3 使用计数器	15
2.3	八进制计数系统	16
	2.3.1 八进制数到十进制数的转换	17
	2.3.2 十进制数到八进制数的转换	18
	2.3.3 八进制数到二进制数的转换	
	2.3.4 二进制数到八进制数的转换	19
2.4	十六进制计数系统	
	2.4.1 十六进制数到十进制数的转换	22
	2.4.2   进制数到   六进制数的转换	
	2.4.3 十六进制数到二进制数的转换	23
	2.4.4 二进制数到十六进制数的转换	
	2.4.5 利用 BCO 和 BCH 的其他方法	
2.5	二进制编码的十进制数	29
	2.5.1 十进制数到 BCD 数的转换	30
	2.5.2 BCD 数到十进制数的转换	
2.6	格雷码	32
	2.6.1 格雷码到二进制数的转换	34
	2.6.2 二进制数到格雷码的转换	
2.7	其他特殊编码	
	2.7.1 余3编码	
	2.7.2 美国标准信息交换码	
习惠		

第3章	逻辑门	46
3,1	与门	47
3.2	或( )	50
3.3	非门	52
3.4	与、或、非组合逻辑电路	57
3.5	与非门	58
3.6	或非门	61
3.7	逻辑电路的动态工作过程	64
	3.7.1 与门	
	3.7.2 或门	
	3.7.3 与非门	
	3.7.4 或非门	71
3.8	So the late political and an analysis and an a	75
	3.8.1 TTL逻辑电路	80
	3.8.2 互补金属氧化物半导体逻辑芯片系列	80
	3.8.3 悬空输入	81
	3.8.4 未用的输入	
3.9		
	3.9.1 逻辑探针	84
	3.9.2 集成电路逻辑接线柱	85
	3.9.3 逻辑脉冲发生器	
	3.9.4 故障诊断	
	逻辑门的实际应用	
	· -	
习题	Ī	95
第4章	布尔代数与逻辑电路	101
4.1	布尔符号	
	4.1.1 与函数	
	4.1.2 或函数	
	4.1.3 与非函数	
	4.1.4 或非函数	
	4.1.5 非函数	105
4.2	实数和布尔代数的特性	106
	4.2.1 实数特性	107
	4.2.2 布尔代数的性质	108
4.3	摩根定律	
	解释布尔表达式	
4.5	可替换的逻辑门符号	121
4.6	真值表	127
	4.6.1 积之和配置	128

		4.62 和之积配置	130
	47	用布尔代数简化布尔表达式	138
	4.8	用下诺图简化布尔表达式	141
		4.81 无关项	
	4.9	与非 ]和或非 ]的多种功能	153
		4.9.1 用与非门实现其他逻辑功能	154
		4.9.2 用或非门实现其他逻辑功能	155
		4.93 积之和及和之积电路的重要性	157
		4.9.4 SOP电路的实现	157
		495 POS电路的实现	159
	4.10	最终的逻辑电路设计, , , , ,	161
		4.101 由布尔表达式设计逻辑电路	(61
		4 10 2 由真值表实现逻辑电路	163
	本章	·小结	173
	<b>习题</b>		173
第5	<b>*</b>	组合逻辑电路	79
	5.1	异或[]/同或[]	
	211	5.11 异或门	
		5.12 同政门1	
		<b></b>	
		5.2.1 奇偶配置,	
		5.2.2 奇校验	
		5.2.3 偶校验 1	
		5.2.4 奇偶发生器	
		5.2.5 奇偶发生器/校验器1	
	5.3	控制电路	92
		5.3.1 SHIFT/LOAD 控制电路1	
		5.3.2 右移/左移控制电路	
		5.3.3 磁带方向控制电路	
		5.3.4 史密特触发输入电路	95
	5.4	检测/选择/分配逻辑电路	96
		5.4.1 BCD 无效和检测器 1	
		5.4.2 数据选择/分配逻辑电路	97
	5.5	其他组合逻辑电路	99
		5.5.1 进位输出逻辑电路	99
		5.5.2 ROM 地址解码器逻辑电路2	04
	5.6	故障诊断2	07
		5.6.1 减计数操作 2	08
	本章	小结2	20
	<b>刈</b> 颙		21

第6:	章	锁存器和触发器电路	6
(	5.1	低电丫有效锁存器	8
		61.1 开入去抹 锁存器应用	4
(	5.2	高电平有效的锁存器	6
6	53	门限锁存器	0
		631 门限 S-C 锁疗器	1
		6 3.2 门限 D 锁存器	3
		633 四位双稳锁存器 244	1
$\epsilon$	5.4	D 触发器	1
		64.1 上升沿触发的 D 触发器 251	1
		64.2 数据手册中的参数	
		6.4.3 ト降沿舶发的 D 触发器	5
		6.4.4 翻转操作 260	
$\epsilon$	5.5	J-K 触	
	66	J k 主从触发器 266	
	5.7	触发器的实际应用	
	,,,	671 移位寄存器	
		6.7.2 并行数据传输	
		6.7.3 时钟脉冲发生器	
		67.4 计数器	
,		他发器故障诊断	
_	8	The same of the sa	
	•	·小结	
د	<b></b>		İ
第71	Ē	计数器	,
7	7.1	异步计数器	,
		7.1.1 由 NGT 触发的触发器构成的模 8 加计数器	1
		7.1.2 由 PGT 触发的触发器构成的模 8 加计数器	İ
		7.1.3 由 D 触发器构成的模 8 加计数器301	
		7.1.4 模 16 加计数器	i
		7.1.5 模 32 加计数器	
		7.1.6 模 8 減计数器303	;
7	2	异步截位计数器	
		7.2.1 模 5 加计数器 305	
		7.2.2 模 24 加计数器	
		7.2.3 异步 IC 计数器	
		7.2.4 计数器的级联	
		7.2.5 异步计数器的优/缺点315	
7		同步计数器321	
,		7.3.1 模 8 加计数器	
		7.3.2 模 16 加计数器	
		CALL MALL WORLD AND CONTRACT OF THE CONTRACT O	

7 3.4 模 8 減け 数器 326 7.3.5 同步 1 数器 327 7.4 同步 1 河域 2 数器 328 7.5 同步 1 河域 2 1 数器 331 7.5.1 可 項 2 1 可 2 1 数器 331 7.5.2 同步 1 で 1 可 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2			7.3 3 模 10 加计数器
7.4 同步川/波计数器 328 7.5 同步川領程计数器 331 7.5 同歩川領程计数器 331 7.5 同歩川領程计数器 331 7.5 同歩川領暦的设计 332 7.6 同歩け数器的设计 362 7.6 1 模16加计数器的设计 362 7.6 2 模10加计数器的设计 369 7.6 3 模6加计数器的设计 374 7 6.4 用 D 触发器设计回步计数器 375 7 混合计数器 377 7.8 计数器连码 385 79 移位寄存器计数器 389 710 计数器的实际应用 400 7.10.1 分棟 400 7.10.1 分棟 400 7.10.2 计数 400 7.10.2 计数 400 7.10.3 计数器的故障诊断 401 7.11 计数器的故障诊断 401 7.11 计数器的故障诊断 401 7.11 中行人中行出移位寄存器 419 8.12 申行人/并行出移位寄存器 418 8.11 申行人/申行出移位寄存器 419 8.12 申行人/并行出移位寄存器 420 8.2 并行输入和通用寄存器 420 8.2 并行输入和通用寄存器 420 8.2 并行输入和通用寄存器 420 8.2 并行物入和通用寄存器 420 8.3 通用寄存器 427 8.3 寄存器的实际应用 434 8.3 通用寄存器 427 8.3 亦存器的交际应用 434 8.3 通用寄存器 427 8.3 亦存器的交际应用 434 8.3 数据循环移位寄存器 424 8.3 数据循环移位寄存器 424 8.3 数据循环移位寄存器 425 8.3 亦存器的故障诊断 434 8.3 数据循环移位寄存器 436 8.3 示形/约翰金计数器 436 8.3 示形/约翰金计数器 436 8.3 示形/结 种经计数器 436			73.4 模 8 减计数器 326
7.5 同歩可编程计数器 331 7.5 1 可預置的计数器 331 7.5 2 同步 IC 计数器 333 7.6 同步计数器的设计 362 7.6 1 模 IC 加计数器的设计 362 7.6.2 模 10 加计数器的设计 369 7.6.3 模 6 加计数器的设计 374 7 6.4 用 D 触发器设计同步计数器 375 7			7.3.5 同步计数器的优, 缺点
7.5.1 可預置的计数器 333 7.5.2 同步IC 计数器 333 7.6 同步计数器的设计 362 7.6.1 模 16 加计数器的设计 362 7.6.2 模 10 加计数器的设计 369 7.6.3 模 6 加计数器的设计 374 7 6.4 用 D 触发器设计同步计数器 375 7		74	同步加/减计数器
7.5.2   同步1℃ 计数器		7.5	同步可编程计数器
7.6 同子汁数器的设计 362 7.6.1 模 16 加汁数器的设计 369 7.6.2 模 10 加汁数器的设计 369 7.6.3 模 6 加汁数器的设计 374 7.6.4 用 D 触发器设计问步计数器 375 7 混合计数器 377 7.8 计数器译码 385 7.9 移位寄存器计数器 389 7.10 计数器的实际应用 400 7.10.1 分隶 400 7.10.2 计数器 401 7.11 计数器的故障诊断 401 7.11 计数器的故障诊断 401 8.1 申行输入寄存器 417 8.1 申行输入寄存器 417 8.1 申行输入和通用寄存器 418 8.1.1 申行人/申行出移位寄存器 419 8.1.2 申行人/并行出移位寄存器 420 8.2 并行输入和通用寄存器 420 8.2 并行输入和通用寄存器 424 8.2.1 并行人/中行出移位寄存器 420 8.2 并行输入和通用寄存器 424 8.2.1 并行人/申行出移位寄存器 426 8.2.3 通用寄存器 427 8.3 寄存器的实际应用 434 8.3.1 码检测器 434 8.3.1 码检测器 434 8.3.1 研检测器 434 8.3.3 环形/约翰逊计数器 436 8.3.4 乘法/除法寄存器 436 8.3.3 环形/约翰逊计数器 436 8.3.4 乘法/除法寄存器 444 本章小结 459 9.1 十进制/_进制运算 459			7.51 可预置的计数器
7.6.1 模 16 加計数器的设计       362         7.6.2 模 10 加計数器的设计       369         7.6.3 模 6 加計数器的设计       374         7 6.4 用 D 触发器设计问步计数器       375         7.7 混合计数器       385         7.8 计数器许例       385         7.9 移位寄存器计数器       389         7.10.1 分棟       400         7.10.1 分棟       401         7.11 计数器的故障诊断       403         本章小结       406			7.5.2 问步IC 计数器
7.6.2 模 10 加計数器的设计       369         7.6.3 模 6 加計数器的设计       374         7 6.4 用 D 触发器设计问步计数器       375         7.7 混合计数器       389         7.8 计数器评码       389         7.9 移位育存器计数器       389         7 10 计数器的实际应用       400         7.10.1 分療       400         7.10.2 计数       401         7.11 计数器的故障诊断       403         本章小结       406         月题       407         第 春春       有存器       417         8.1 申行输入青存器       418         8.1.2 申行人/申行出移位育存器       419         8.1.2 申行人/申行出移位育存器       424         8.2.1 并行人/申行出移位育存器       424         8.2.2 并行人/申行出寄存器       424         8.2.3 通用寄存器       427         8.3 育存器的实际应用       434         8.3.1 码检测器       434         8.3.2 数据循环移位寄存器       436         8.3.3 环形/约翰逊计数器       436         8.3.4 采法、除法寄存器       440         8.4 寄存器的故障诊断       440         8.4 寄存器的故障诊断       440         8.4 寄存器的故障诊断       451         对题       452         第9章       数字运算与电路       459         9.1 十进制/二进制运算       459		7.6	同步计数器的设计,
7.6.3 模6 加汁数器的设计       .374         7 6.4 用 D 触友器设计同步计数器       .375         7 7 混合计数器       .377         7.8 计数器译码       .385         7 9 移位寄存器计数器       .389         7 10 计数器的实际应用       .400         7 10.2 计数       .401         7.11 计数器的故障诊断       .403         本章小结       .407         38.1 申行输入寄存器       .418         8.1 申行输入寄存器       .419         8.1.2 申行人/并行出移位寄存器       .420         8.2 并行输入和通用寄存器       .424         8.2 并行人/申行出移位零存器       .424         8.2 并行人/申行出移位零存器       .424         8.2 并行人/申行出移位零存器       .424         8.2 通用寄存器       .427         8.3 商存器的实际应用       .434         8.3 可得翻器       .434         8.3 数据循环移位寄存器       .436         8.3.3 环形/约翰逊计数器       .436         8.4 寄存器的故障诊断       .440         8.5 中提供的故障       .450         9.1 十进制/上进制运算       .459			7.61 模 16 加计数器的设计
7 6.4 用 D 触发器设计同步计数器 375 77 混合计数器 377 7.8 计数器译码 385 79 移位寄存器计数器 389 710 计数器的实际应用 400 7.10.1 分棟 400 7.10.2 计数 401 7.11 计数器的故障诊断 403 本章小结 406 分题 407 8.1 申行输入寄存器 417 8.1 申行输入等存器 418 8.11 申行人/申行出移位寄存器 419 8.12 申行人/并行出移位寄存器 420 8.2 并行输入和通用寄存器 424 8.2.1 并行人/申行出移位寄存器 424 8.2.1 并行人/申行出移位寄存器 424 8.2.3 通用寄存器 426 8.2.3 通用寄存器 426 8.2.3 通用寄存器 426 8.2.3 通用寄存器 426 8.2.3 通用寄存器 426 8.2.3 通用寄存器 426 8.2.3 通用寄存器 426 8.2.3 通用寄存器 426 8.2.3 通用寄存器 426 8.2.3 通用寄存器 426 8.2.3 通用寄存器 426 8.2.3 通用寄存器 427 8.3 寄存器的实际应用 434 8.3.1 码检测器 436 8.3.3 环形/约翰逊计数器 436 8.3.3 环形/约翰逊计数器 436 8.3.3 环形/约翰逊计数器 436 8.3.4 采法/除法寄存器 440 8.4 寄存器的故障诊断 444 本章小结 453 →题 数字运算与电路 459 9.1 十进制/二进制运算 459			7.6.2 模 10 加计数器的设计 369
77 混合计数器       377         7.8 计数器译码       385         79 移位寄存器计数器       389         710 计数器的实际应用       400         7.10.1 分埃       400         7.10.2 计数       401         7.11 计数器的故障诊断       403         本章小结       406         习题       407         第8章 寄存器       417         8.1 申行输入寄存器       418         8.1.1 申行人/申行出移位寄存器       420         8.2 并行输入和通用寄存器       424         8.2.1 并行人/申行出移位寄存器       424         8.2.2 并行外/并行出寄存器       424         8.2.3 通用寄存器       426         8.2.3 通用寄存器       427         8.3 寄存器的实际应用       434         8.3.1 码检测器       434         8.3.2 数据循环移位寄存器       434         8.3.3 环形/约翰逊计数器       436         8.3.4 乘法/除法寄存器       440         8.4 寄存器的故障诊断       444         本章小结       453         习题       454         第9章 数字运算与电路       459         9.1 十进制/二进制运算       459			7.6.3 模 6 加计数器的设计
7.8 计数器译码       385         7 9 移位寄存器计数器       389         7 10 计数器的实际应用       400         7.10.1 分換       401         7.11 计数器的故障诊断       403         本章小结       406         对题       407         第 8章 寄存器       417         8.1 申行输入寄存器       418         8.1.1 申行人/申行出移位寄存器       420         8.2 并行输入和通用寄存器       424         8.2 并行输入和通用寄存器       424         8.2.2 并行人/부行出移位寄存器       424         8.2.3 通用寄存器       426         8.2.3 通用寄存器       427         8.3 寄存器的实际应用       434         8.3.1 码检测器       434         8.3.2 数据循环移位寄存器       436         8.3.3 环形/约翰逊计数器       436         8.3.4 乘法/除法寄存器       440         8.4 寄存器的故障诊断       444         本章小结       453         习题       454         第9章 数字运算与电路       459         9.1 十进制/二进制运算       459			7 6.4 用 D 触发器设计同步计数器
79 移位寄存器计数器       389         710 计数器的实际应用       400         7.10.1 分棟       400         7.10.2 计数       401         7.11 计数器的故障诊断       403         本章小结       406         >>超       407         第8章 寄存器       417         8.1 申行檢入等存器       418         8.11 申行人/申行出移位寄存器       419         8.12 申行人/并行出移位寄存器       420         8.2 并行输入和通用寄存器       424         8.2.1 并行人/申行出移位寄存器       424         8.2.2 并行人/并行出寄存器       426         8.2.3 通用寄存器       427         8.3 寄存器的实际应用       434         8.3.1 码检测器       434         8.3.2 数据循环移位寄存器       436         8.3.3 环形/约翰逊计数器       436         8.3.4 乘法/除法寄存器       440         8.4 寄存器的故障诊断       444         本章小结       453         习题       454         第9章 数字运算与电路       459         9.1 十进制/_进制运算       459		77	混合计数器
7 10 计数器的实际应用       400         7.10.1 分様       400         7 10.2 计数       401         7.11 计数器的故障诊断       403         本章小结       406         >月題       407         第8章 寄存器       417         8.1 申行納人寄存器       418         8.1.1 申行人/申行出移位寄存器       419         8.1.2 申行人/并行出移位寄存器       420         8.2 并行输入和通用寄存器       424         8.2.1 并行人/申行出移位寄存器       424         8.2.2 并行人/并行出寄存器       426         8.2.3 通用寄存器       427         8.3 寄存器的实际应用       434         8.3.1 码检测部环检查寄存器       434         8.3.2 数据循环移位寄存器       436         8.3.3 环形/约翰逊计数器       436         8.3.4 乘法/除法寄存器       440         8.4 寄存器的故障诊断       444         本章小结       453         对题       454         第9章 数字运算与电路       459         9.1 十进制/二进制运算       459		7.8	计数器译码
7.10.1 分検       400         7 10.2 计数       401         7.11 计数器的故障诊断       403         本章小结       406         习题       407         第8章 寄存器       417         8.1 申行输入寄存器       418         8.1.1 申行人/申行出移位寄存器       420         8.2 并行输入和通用寄存器       424         8.2.1 并行人/申行出移位寄存器       424         8.2.2 并行人/并行出寄存器       426         8.2.3 通用寄存器       427         8.3 寄存器的实际应用       434         8.3.1 码检测器       434         8.3.2 数据循环移位寄存器       436         8.3.3 环形/约翰逊计数器       436         8.3.4 乘法/除法寄存器       440         8.4 寄存器的故障诊断       444         本章小结       453         习题       454         第9章 数字运算与电路       459         9.1 十进制/二进制运算       459		79	移位寄存器计数器
7 10.2 计数       401         7.11 计数器的故障诊断       403         本章小结       406         月题       407         第8章 寄存器       417         8.1 申行輸入寄存器       418         8.11 申行人/申行出移位寄存器       420         8.2 并行輸入和通用寄存器       424         8.2.1 并行人/申行出移位寄存器       424         8.2.2 并行人/申行出寄存器       426         8.23 通用寄存器       427         8.3 寄存器的实际应用       434         8.3.1 码检测器       434         8.3.2 数据循环移位寄存器       436         8.3.3 环形/约翰逊计数器       436         8.3.4 乘法/除法寄存器       440         8.4 寄存器的故障诊断       444         本章小结       453         对题       454         第9章 数字运算与电路       459         9.1 十进制/二进制运算       459		7 10	计数器的实际应用400
7.11 计数器的故障诊断       403         本章小结       406         月題       407         第8章 寄存器       417         8.1 申行輸入寄存器       418         8.11 申行人/申行出移位寄存器       419         8.12 申行人/并行出移位寄存器       420         8.2 并行輸入和通用寄存器       424         8.2 并行人/申行出移位寄存器       424         8.2 并行人/并行出寄存器       426         8.2 通用寄存器       427         8.3 寄存器的实际应用       434         8.3 1 码检测器       434         8.3 2 数据循环移位寄存器       436         8.3.3 环形/约翰逊计数器       436         8.3.4 乘法/除法寄存器       440         8.4 寄存器的故障诊断       444         本章小结       453         月题       454         第9章 数字运算与电路       459         9.1 十进制/二进制运算       459			7.10.1 分频
本章小结       406         対題       407         第8章 寄存器       417         8.1 申行輸入寄存器       418         8.1 申行人/申行出移位寄存器       419         8.1 2 申行人/并行出移位寄存器       420         8.2 并行输入和通用寄存器       424         8.2 1 并行人/申行出移位寄存器       424         8.2 2 并行人/并行出寄存器       426         8.2 3 通用寄存器       427         8.3 寄存器的实际应用       434         8.3 1 码检测器       434         8.3 2 数据循环移位寄存器       436         8.3.3 环形/约翰逊计数器       436         8.3.4 乘法/除法寄存器       440         8.4 寄存器的故障诊断       444         本章小结       453         习题       454         第9章 数字运算与电路       459         9.1 十进制/二进制运算       459			7 10.2 计数
月題       407         第8章 寄存器       417         8.1 申行納入寄存器       418         8.1 申行人/申行出移位寄存器       419         8.1 2 申行人/并行出移位寄存器       420         8.2 并行输入和通用寄存器       424         8.2 1 并行人/申行出移位寄存器       424         8.2 2 并行人/并行出寄存器       426         8.2 3 通用寄存器       427         8.3 寄存器的实际应用       434         8.3 1 码检测器       434         8.3 2 数据循环移位寄存器       436         8.3.3 环形/约翰逊计数器       436         8.3.4 乘法/除法寄存器       440         8.4 寄存器的故障诊断       444         本章小结       453         习题       454         第9章 数字运算与电路       459         9.1 十进制/二进制运算       459		7.11	计数器的故障诊断
第8章 寄存器       417         8.1 申行輸入寄存器       418         8.11 申行人/申行出移位寄存器       419         8.12 申行人/并行出移位寄存器       420         8.2 并行输入和通用寄存器       424         8.2 并行人/申行出移位寄存器       424         8.2 并行人/并行出寄存器       426         8.2 3 通用寄存器       427         8.3 寄存器的实际应用       434         8.3 1 码检测器       434         8.3 2 数据循环移位寄存器       436         8.3.3 环形/约翰逊计数器       436         8.3.4 乘法/除法寄存器       440         8.4 寄存器的故障诊断       444         本章小结       453         习题       454         第9章       数字运算与电路       459         9.1 十进制/二进制运算       459		本章	小结
8.1 申行輸入寄存器       418         8.11 申行人/申行出移位寄存器       419         8.12 申行人/并行出移位寄存器       420         8.2 并行輸入和通用寄存器       424         8.2.1 并行人/申行出移位寄存器       424         8.2.2 并行人/并行出寄存器       426         8.2.3 通用寄存器       427         8.3 寄存器的实际应用       434         8.3.1 码检测器       434         8.3.2 数据循环移位寄存器       436         8.3.3 环形/约翰逊计数器       436         8.3.4 乘法/除法寄存器       440         8.4 寄存器的故障诊断       444         本章小结       453         习题       454         第9章       数字运算与电路       459         9.1 十进制/二进制运算       459		<b>习题</b>	
8.1 申行輸入寄存器       418         8.11 申行人/申行出移位寄存器       419         8.12 申行人/并行出移位寄存器       420         8.2 并行輸入和通用寄存器       424         8.2.1 并行人/申行出移位寄存器       424         8.2.2 并行人/并行出寄存器       426         8.2.3 通用寄存器       427         8.3 寄存器的实际应用       434         8.3.1 码检测器       434         8.3.2 数据循环移位寄存器       436         8.3.3 环形/约翰逊计数器       436         8.3.4 乘法/除法寄存器       440         8.4 寄存器的故障诊断       444         本章小结       453         习题       454         第9章       数字运算与电路       459         9.1 十进制/二进制运算       459	2000年8月	音	<b>客在器</b> 417
8.11 串行人/串行出移位寄存器       .419         8.12 串行人/并行出移位寄存器       .420         8.2 并行輸入和通用寄存器       .424         8.2.1 并行人/串行出移位寄存器       .424         8.2.2 并行人/并行出寄存器       .426         8.2.3 通用寄存器       .427         8.3 寄存器的实际应用       .434         8.3.1 码检测器       .434         8.3.2 数据循环移位寄存器       .436         8.3.3 环形/约翰逊计数器       .436         8.3.4 乘法/除法寄存器       .440         8.4 寄存器的故障诊断       .444         本章小结       .453         习题       .454         第9章       数字运算与电路       .459         9.1 十进制/二进制运算       .459	7,0	-	
8.12 申行人/并行出移位寄存器       .420         8.2 并行輸入和通用寄存器       .424         8.2.1 并行人/申行出移位寄存器       .424         8.2.2 并行人/并行出寄存器       .426         8.2.3 通用寄存器       .427         8.3 寄存器的实际应用       .434         8.3.1 码检测器       .434         8.3.2 数据循环移位寄存器       .436         8.3.3 环形/约翰逊计数器       .436         8.3.4 乘法/除法寄存器       .440         8.4 寄存器的故障诊断       .444         本章小结       .453         月题       .454         第9章       数字运算与电路       .459         9.1 十进制/二进制运算       .459			
8.2 并行輸入和通用寄存器       424         8.2.1 并行人/申行出移位寄存器       424         8.2.2 并行人/并行出寄存器       426         8.2.3 通用寄存器       427         8.3 寄存器的实际应用       434         8.3.1 码检测器       434         8.3.2 数据循环移位寄存器       436         8.3.3 环形/约翰逊计数器       436         8.3.4 乘法/除法寄存器       440         8.4 寄存器的故障诊断       444         本章小结       453         >月题       454         第9章 数字运算与电路       459         9.1 十进制/_进制运算       459			
8.21 并行人/串行出移位寄存器       424         8.22 并行人/并行出寄存器       426         8.23 通用寄存器       427         8.3 寄存器的实际应用       434         8.31 码检测器       434         8.32 数据循环移位寄存器       436         8.3.3 环形/约翰逊计数器       436         8.3.4 乘法/除法寄存器       440         8.4 寄存器的故障诊断       444         本章小结       453         少题       454         第9章       数字运算与电路       459         9.1 十进制/二进制运算       459			
8.22 并行人/并行出寄存器       426         8.23 通用寄存器       427         8.3 寄存器的实际应用       434         8.31 码检测器       434         8.32 数据循环移位寄存器       436         8.3.3 环形/约翰逊计数器       436         8.3.4 乘法/除法寄存器       440         8.4 寄存器的故障诊断       444         本章小结       453         习题       454         第9章 数字运算与电路       459         9.1 十进制/二进制运算       459			
8.23 通用寄存器       427         8.3 寄存器的实际应用       434         8.3.1 码检测器       436         8.3.2 数据循环移位寄存器       436         8.3.3 环形/约翰逊计数器       436         8.3.4 乘法/除法寄存器       440         8.4 寄存器的故障诊断       444         本章小结       453         对题       454         第9章 数字运算与电路       459         9.1 十进制/二进制运算       459			
8.3 寄存器的实际应用       434         8.3 1 码检测器       434         8.3 2 数据循环移位寄存器       436         8.3.3 环形/约翰逊计数器       436         8.3.4 乘法/除法寄存器       440         8.4 寄存器的故障诊断       444         本章小结       453         对题       454         第9章 数字运算与电路       459         9.1 十进制/二进制运算       459			.,,,,
8.3 1 码检测器       434         8.3 2 数据循环移位寄存器       436         8.3.3 环形/约翰逊计数器       436         8.3.4 乘法/除法寄存器       440         8.4 寄存器的故障诊断       444         本章小结       453         J题       454         第9章 数字运算与电路       459         9.1 十进制/二进制运算       459			
8.3 2 数据循环移位寄存器       436         8.3.3 环形/约翰逊计数器       436         8.3.4 乘法/除法寄存器       440         8.4 寄存器的故障诊断       444         本章小结       453         月题       454         第9章 数字运算与电路       459         9.1 十进制/二进制运算       459			
8.3.3 环形/约翰逊计数器			
8.3.4 乘法/除法寄存器       .440         8.4 寄存器的故障诊断       .444         本章小结       .453         月题       .454         第9章 数字运算与电路       .459         9.1 十进制/二进制运算       .459			
8.4 寄存器的故障诊断       444         本章小结       453         习题       454         第9章 数字运算与电路       459         9.1 十进制/二进制运算       459			· · · · · · · · · · · · · · · · · · ·
本章小结			
354   19章   数字运算与电路			
9.1 十进制 / 二进制运算459			
9.1 十进制 / 二进制运算459	SET O		数字法 <b>管与由路</b> 450
			9.1.1 模 9 补码

	9.1.2 模 10 补码 463
	91.3 进制算法 465
	9.14 模 1 补码
	915 模 2 补码
	91.6 乘法/除法 470
	9.17 简要回顾 472
9.2	BCD/X83 运算
	9.2.1 上进制 (BC.) 加法 474
	9.2.2 余3编码
93	.进制加法器 480
	9.3.1 平加器
	9.3.2 全加器 480
	9.3 3 加 減法器
9.4	BCD 加法器 485
9.5	算术逻辑单元 488
本章	小结
习题	
第10章	MSI 数字电路
10.1	译码器501
	10.1 1 2-4 线译码器 502
	10.1.2 3 8线译码器 504
	10.1.3 4-10线译码器507
	10 1 4 BCD-7 段码译码器
10.2	编码器
	10.2.1 4-2线编码器 515
	10.2.2 4-2线优先编码器
	10.23 8-3线优先编码器
	10.2.4 10-4线优先编码器 520
10.3	数据选择器
	10.3.1 2-1 线数据选择器 527
	10.3.2 4-1 线数据选择器
	10.3.3 8-1线数据选择器530
10 4	数据分配器533
	10.4.1 1-4 线数据分配器533
	10.4.2 1-8 线数据分配器535
10.5	数值比较器
10.6	应用及故障诊断544
	10.6.1 地址译码器 544
	10.6.2 显示译码器547
	10.6.3 逻辑功能产生器549

		10.64	数据转换	.552
	本章小	绪		.553
	<b>刈题</b>			
笙 1	1章	按门和	数据转换	564
ייה		<b>進成由</b> :	路技术	565
	111	11.1.1	晶体管 晶体管逻辑	.565
		111.2	CMOS技术	
			BiCMOS技术	
	112		l流兼容性	
			电流供出和电流灌入	
		1. 2.2	扇出和扇入	.570
		112.3	噪声容限/免疫力	.573
		11,24	接口要求	574
		11 2.5	集电极开路集成电路	577
	11.3	.态逻:	辑	585
		11.3.1	。念輸出缓冲器	587
		11.3.2	总线收发器	.588
		11.3.3	具有三态输出的寄存器	589
	11.4	数据转	换	.596
		11.4.1	数模转换	.597
		11.4.2	数据转换规则	607
		11.4.3	模数转换,	.608
	11.5	应用与i	故障诊断	.618
	本章小	\绪		.621
	习题.	********		.621
第1	2章	存储器		626
	12.1	存储器	的基本概念	.627
	12.2	只读存在	储器	.632
		12.2.1	掩膜只读存储器	.634
		12.2.2	可编程只读存储器	.636
		12.2.3	可擦除可编程 ROM	.639
		12.2.4	电可擦除可编程 ROM	.641
		12.2.5	ROM 存取时间	.644
		12.2.6	闪速存储器	.644
	12.3	随机存	取存储器	.650
		12.3.1	静态 RAM	650
		12.3.2	256 K × 1 SRAM	.652
		12.3.3	SRAM 的时序	.653
		12.3.4	动态 RAM	656
		12.3.5	1 M × 1 CMOS DRAM 时序	.058

	12 3.6 刷新操作	56 I
	12 3.7 伪静态 RAM	562
	12.3 8 静电释放	564
124	存储器编址	565
	12.4.1 存储器地址	565
	12.4.2 地址译码	57(
本章	·小结	5/5
习题	I	57 <del>6</del>
第13章	可编程逻辑器件 / 阵列	582
13.1	叮编程逻辑符号体系	583
13.2	体系结构/软件	587
	13 2.1 体系结构	87
	13 2 2 软件	589
	13.2.3 专用集成电路	<b>59</b> 0
13.3	可编程逻辑器件 ,,	5 <del>9</del> 4
	13.3.1 可编程逻辑阵列	594
	13.3.2 可编程阵列逻辑	<del>5</del> 94
13.4	现场可编程门阵列	/21
	13 4.1 54SX 系列 FPGA 7	21
	13.4.2 MX 系列 FPGA	22
本章	·小结	<sup>7</sup> 31
习题	[	31
附录A	逻辑电路技术	'36
附录B	制造商数据表	'54
附录C	IEEE 标准综述(91-1984)逻辑符号说明	22
附录D	部分习题答案	41
<b>尤语</b> 患	Q	77

# 第1章 简 介

#### 1.1 历史回顾

20世纪初发明了真空管、早期的计算机使用了数以干计的这种体积很大且功耗也很大的器件来完成其计算任务。

ENIAC(Electronic Numerical Integrator and Calculator, 计算机到 1946 年才公诸于众一它重达 30 吨、可以装满一个用来容纳两辆汽车的车库。通常情况下,ENIAC的可靠工作过程能够持续约7分钟、直到它采用的18 000 个真空管中的某一个出现问题。FNIAC是通过接线来连接机器内的不同电路进行编程的 如果重新编程,则需要重新连接成于上万条的电线才能完成一项新任务 因此,重新编程是一件非常耗费时间的工作。尽管存在以上这些缺点,但是当ENIAC工作过程正常时,它还是能够完成每秒 5 000 次的加法或减法运算。

1948年,贝尔实验室发明了晶体管 这一历史性的事件没有获得媒体的太多关注 人们对这项发明将会对未来造成多么巨大的影响几乎没有什么认识

20世纪50年代出现了5吨重的UNIVACI(Universal Automatic Computer、通用自动计算机)。 UNIVACI卖给了美国人口普查局。这些早期的基于真空管的计算机被归类为第一代计算机,其特征是体积巨大且真空管产生的热量过多。绝大多数现代计算器的计算功能与这些早期计算机的计算功能相当

第二代计算机(1959~1964)采用了性能更加可靠的晶体。极管和晶体(极管 与真空管计算机相比,这些计算机体积更小 速度更快、价格更便宜且性能更可靠。

第一代计算机(1965~1970)采用了集成电路(IC)技术。通过将数百甚至数千个晶体管制作在一块硅片上的工艺、最终产生了集成电路。自然,IC技术的出现导致了计算机具有更快的处理速度、更强的存储能力以及更小的机器体积等优点

微处理器则是当代计算机的识别特征。在过去的30年中,微处理器的性能和速度不断得到提高。制造技术方面的科技进步使得越来越多的元件能够集成到越来越小的空间中 例如,Intel的4004微处理器包含了2300个晶体管;486DX2微处理器包含了120万个晶体管;Pentium处理器包含了310万个晶体管;Pentium Ⅱ处理器则包含了750万个晶体管。

微处理器的更新换代比流行歌曲还要快。Intel 公司的 4004、Apple 公司的 6502 Motorola 公司的 6800 以及 21log 公司的 Z-80 微处理器纷纷出现,又都成为了历史、但是,它们确实都为个人计算机(PC)和数字电路做出了历史贡献。

从早期的真空管到晶体管(20世纪50年代),从晶体管到集成电路(20世纪60年代),从集成电路到微处理器(20世纪70年代),计算机逐步发展成为今天的外形小巧、功能强大的不可思议的机器。

自从 1971年 Intel公司的第一片微处理器出现以来,数字电子器件的生产迅速扩大,其发展速度大大超出了人们的想像、第一片微处理器,即 Intel 公司的 4004、是一个 4 位芯片,每秒可以执

像 EC 以种如今内称为品牌能的数字系统、总有一天会进入博物馆或为历史文物。对于今天的 计多PC而言、协一大可能已经不会太远。昨天无数字美验电路经过不断改过、今天就可以投产了 更快的微处理器和有储器性已经离我打很近了。这一点从PC 的发展更中可以得到很好的证明。总 之、数字技术在其他许多领域由也取得了很大的进展。

例如、约言尔的巴走一走就可以发现光盘(CD 在许多场合已经完全取代了磁带 这些(D利用数字技术是行证录、目前其言质主幕卓越 近年来、数字音频磁带 DAT 盒式数字致密磁带 DCC)和轴珍磁盘 MD 已经重新定义了该行业的存储容量 计算机控制的机器人奇迹般地改变了生产能力 嵌入式计算机控制了人多数汽车引擎的功能 另外,辅助导航设备也已装备到许多新型气车中 在医疗领域,已经在医院和医生诊疗室里使用了达到最新技术发展水平的数字设备 绝大多数的新楼房也已发装了安全系统 所有这一切的出现都应归为于数字技术

在生手中、人们每大都可以大量地感受到数字技术、如石英闹钟 手手机、移动电话 微波 炉、音乐 电视 视频游戏 个人计算机以及互联网络、等等 这样的名字不胜枚举、而且还在不 断增加

过去的几年中、微电子技术取得了显著的进展 20世纪90年代的集成电路比60年代和70年代的电路板要复杂母多。对工业的进一步要求是生产更高集成度。更快速度的电路,而这个要求却不是那么容易做到的。这些要求来自大众对便携式电子器件的狂热,以及对家用计算机完成更多1.作的渴望

在电子学领域中,我习面对的最直接任务是掌握数字电路的理论和应用知识,本书就是为解决这个问题而编写的。在有些情况下,学习设计一个数字电路可以使我们更好地理解该电路的工作过程,本书将会按照该思路讲解。些电路的设计。

# 1.2 模拟/数字信号

为了掌握本节内容,首先需要比较"模拟"和"数字"这两个术语 模拟信号是在 定电压范 围内连续变化的信号 图 1.1 中的信号就是一个包含无数个电平的交流正弦波信号 图 1.2 所示的是一个数字信号,是由离散电平组成的 该信号包含了两个电平,在数字技术中把它们称为逻辑低电平、逻辑 0 / 和逻辑高电平(逻辑 1 / 在图 1.2 中很容易看出逻辑电平可以用于表示。进制的 0 和1。数字电路能够理解的正是这些低电平(0)和高电平(1 / 这就是经常把二进制称为计算机和其他数字电路的机器语言的原因




图 11 交流正弦波信号




图 1.3 显示了两种能够用于产生逻辑 0 和逻辑 1 的方法 在图 1.3 a 中、开关断开时  $V_{\infty} = 5$  V,开关闭合时  $V_{\infty} = 0$  V 该电路的设计使得开关断开时、电阻将  $V_{\infty} = 1$  拉约 5 V 在图 1.3 的中,开关断开时  $V_{\infty} = 0$  V,开关闭合时  $V_{\infty} = 5$  V。该电路的设计使得开关断开时、电阻将  $V_{\infty}$  下拉到 0 V。通常将用逻辑 1 代表高电平,逻辑 0 代表低电平的方法称为正逻辑,本书使用的就是这种类型的逻辑表示方法 图 1.3 要说明的正是这一点。一般来说,高电平和低电平数字信号都是由数字电路产生的




图 1.3 产生逻辑 0 和逻辑 1

# 1.3 数字集成电路的分类

目前使用的许多数字集成电路都可以买到,通常把它们称为芯片。根据所含的逻辑门数目,这些集成电路可以分为以下几类:

- 1.**小规模集成电路(SSI)**: 指所有少于12个逻辑门的数字集成电路,本书中的许多电路就是这种类型的电路。
- 2. 中规模集成电路(MSI): 指逻辑门数目介于12~99之间的集成电路。第10章包含了一些最流行的 MSI 集成电路。
- 3. **大规模集成电路**(LSI): 指含有99~2 999 个逻辑门的集成电路。本书第 13 章介绍的可编程逻辑器件(PLD)中的大多数都是此类集成电路。
- 4 超大规模集成电路(VLSI): 指包含 3 000~99 999 个逻辑门的集成电路。
- 5. 特大规模集成电路 (ULSI): 指所含逻辑门超过 100 000 的所有集成电路。

# 1.4 各章的内容安排

第2章比较深入地讲述了「进制(基2)、八进制(基8)和十六进制(基16)的计数系统。因为读者一般习惯于十进制的思考方式,所以本章首先对十进制计数系统进行了简单的回顾。这些内

季主要是为建立。进制、、进制和工术进制计数系统的基本概念奠定基础。如前所述、数字系统是对逻辑0和逻辑1电平进行操作的、这些电平用于表示。定例状态、或者用于表示系统中的数据和指令。对为数字系统由这些。进制机器语言操作,并以有关。进制的内容包括顺序计数以及一进制数到十进制数。十进制数至,进制数的转换。在数子系统中经常会遇到大量二进制数的书写问题、大进制和主人进制、数系统的引入实际上就是为了简化这种书写方式。因此,本章讲述了从书写麻烦的。进制数式书写更方便的八进制数和主人进制数的转换方法。第2章还包括了几种在数字技术中用到的特殊编码。

第3章讲述逻辑。1,包括与门 或门 与非门、或非门和非门 这些最基本的逻辑门是所有数字电路的基础。用于构成组合逻辑电路和时序逻辑电路 组合逻辑电路没有存储能力。因此其输出完全取决于当时的输入。时序逻辑电路具有存储能力。所以其输出不仅取决于当时的输入。而且还可以前的输入序列有关。实现一个电路也就是构建一个电路。或是说建立一个真实的硬件产品。通过基于当时输入进行决策。逻辑门步够用于解决逻辑问题。例如,如果满足条件A,也满足条件B、则与门将输出一个高主平。表明输入均为真。如果满足条件A或条件B、则或门将输出一个高电平本章包括逻辑电路的静态。输入不变,分析和动态(输入变化,分析以及故障诊断

第4单介绍了布尔代数、它是逻辑电路的数学描述 布尔代数用数学符号描述逻辑功能 使用这些符号可以使逻辑电路的设计在数学上进行简化 这种简化能够使电路的构建使用更少的逻辑门和更少的集成电路节片 这种简化还有不少其他优点、使电路板的面积更小 功耗更小、电路成本更低 另外,因为布尔方程式表达了逻辑电路的工作过程方式,所以逻辑电路的布尔代数方程式使技术人员能够分析电路的工作过程情况,并对有缺陷的电路进行故障诊断 第4章首先介绍了用来表示逻辑函数的数学符号,然后排解了如何表示和简化布尔表达式,如何使用真值表,并得到最终的逻辑电路设计方案

学到第5章时,就应该非常熟悉基本逻辑门的工作过程了 第5章提供了 些用各种逻辑门连接在一起完成某些特定功能的例子 本章首先讲述了异或操作和同或操作,用于使用奇偶发生器和奇偶校验器进行故障诊断,同样的系统也用于计算机启动时的内存检测 本章还分析研究了实际的诊断、控制 译码和选择电路

第6章详细讲解了锁存器电路和触发器电路 同第3章中讲到的逻辑门的概念一样、本章的内容对于打牢数字理论的坚实基础非常重要 锁存器和触发器常用于存储或转换数据。实际上、锁存器电路或触发器电路只不过是一个具有存储能力的时序逻辑电路。触发器可以用于诸如递增或递减计数器之类的时序逻辑电路的设计 本章对最常用的锁存器和触发器集成电路进行了详细的讲解,最后讲述了触发器的实际应用和故障诊断。

第7章讲解了如何使用计数器完成计数操作和分频操作,并从工作过程和设计角度讲述了两类基本的计数器: 异步计数器和同步计数器。将这两种类型的计数器组合起来形成的混合计数器也在本章中进行了讨论 用触发器设计计数器的方法是在第6章讲述的。这一章采用的例子是用分频电路获得计算机中使用的TOD时钟 另外,还举例说明了一个从000到999计数的计数器

第8章介绍寄存器 寄存器是一些用于存储、转换或移位数据的锁存器和触发器的组合 本章 对不同分类的寄存器进行了说明、还给出了几个电路、表明寄存器如何用于代码检测器或乘/除法 电路

第9章有两个基本目的: 进制运算和 进制运算电路 为了介绍 进制运算,本章先对十进制运算进行了简单的回顾 一旦讲清楚 进制运算的机理,紧接着对 进制运算电路工作过程进行了分析,给出了半加器电路 全加器电路和加/减法电路。本章讲解了 1进制编码的上进制(BCD)

运算,并分析了BCD加法电路,最后讨论了算术逻辑单元 AIU,集成电路,并对其算术和逻辑运算都进行了分析

于如在本章直面的集成电路分类中已经提到的,中规模集成电路(MSI)包含12~99个逻辑门 许多各种各样的 MSI 电路可以用于数字电路中 第10章给出了几个重要的 MSI 电路,并对它们进行了分析,其中有逢码器、编码器 数据分配器 数据选择器和数值比较器 实际应用和故障诊断部分进解了用在订算机地址译码电路、显示译码器、逻辑函数发生器 计行 串行转换器和串行一并行转换器中的 MSI 芯片 书中还在其他几章详述了另外几种 MSI 芯片的特殊作用 例如,第7章 讨论了 MSI 计数器、第8章讨论了 MSI 寄存器

本书讨论了几种不同的集成电路制作技术 第11章讲述了最常用的晶体管 晶体管逻辑 TTL)和互补金属氧化物半导体、CMOS,技术 分析这两种技术之间的接口 TTL电路到CMOS电路和CMOS电路到TTL电路,可以发现, 般要求有专用的电路使TTL逻辑信号达到某种要求, 以便可CMOS电路兼容,或是改变CMOS信号、使其与TTL电路兼容。本章讨论了相关的接口要求,详细说明了具有一念输出的特殊逻辑门和电路,还讲述了数据转换器 数据转换器是将数据从数字状态转换到模拟状态和从模拟状态转换到数字状态的电路。正是这种转换器提供了模拟和数字之间的连接

第12章介绍了存储器的基本概念 本章对只读存储器(ROM)和随机存储器(RAM 进行了详细讨论。另外,还介绍了有关这些类型的存储器的基础知识、讲解了存储器电路的工作方式以及它们的组织和寻址方式

第13章介绍了可编程逻辑器件(PLD)"可编程逻辑器件"是一个"义的概念,泛指那些尚未被约定的逻辑阵列。本章详细讲解了两类 PLD;可编程逻辑阵列(PLA)和可编程阵列逻辑、PAL /。最后,对现场可编程门阵列(FPGA)器件进行了分析。这些器件可以为逻辑门的功能提供丰富的寄存器环境。

本书还包含了几个附录 附录A包括关于晶体管-晶体管逻辑(TII)和互补MOS(CMOS)器件的技术内容 附录A中的内容实际上是补充性的,不学这部分内容也不会影响到其他内容的学习。附录B选择了一些制造商的数据表、附录C概述了本书中用到的IEEE逻辑符号 附录D是全书各章复习题和阶段性练习的答案。

# 第2章 计数系统与编码

#### 重要术语

American Standard Code for Information 美國 标准信息交换码 ASCIL )

Binary 二进制

B.t - 47

Byte 字节

Decrement 递减

8-4 2-1 Code 8-4-2-1 配

Excess-3(XS3) Code 余3(XS3 编码

Gray Code 格雷码

Hexadecimal 十六进制

Increment 递增

Least Significant B td.SB/Digit(LSD) 最低 有效位 数字位

Modulus(MOD 模

Most Significant BittMNB, DigittMSD。 最易

有效位/数字位

Nibble 丰字节

Octal 八进制

Positiona.-Weighted Numbering System - 位权

计数系统

Propagation Delay Time 传输延迟时间

Radix 基、数)

Radix Division 基数除

Radix Multiplication 基数乘

Sum of Weights 位权和

# 本章要点

- 1 是制、八进制、土八进制顺序计数。
- 2 给出一个以特殊数为基的数、将其转换为土进制、二进制、八进制和工穴进制的数。
- 3 给出一个。进制编码的上进制数、将其转换为上进制数、反之亦然
- 4 给出一个格雷编码的数、将其转换为二进制数、反之亦然
- 5. 描述 BCD 码、格雷码、余 3 编码和 ASCII 编码。

#### 概述

因为数字电路只能理解"开"和"关"两种状态,所以首先学习。下计数系统是很重要的。开和关的状态可以用电压来表示,但是它们必须能够转化为数字。由于在数字电路中只存在两种状态(开和关,所以使用了。进制计数系统。该系统只使用数字0和1。

进制是以2为基的数制 在 进制计数系统中,用于表示高和低两个逻辑电平的分别是逻辑 1 和逻辑 0 在数字电路中,电平表示为"位"(bit)单词"bit"源自二进制数字(binary digit)由于 进制用于所有的数字系统,所以就需要有一种方法来将上进制数转化为二进制数 另外,为了

便数字电路输出的 进制变成可读的上进制形式,还需要 种将 进制数转化为上进制数的方法。本章讲述了将上进制数转化为 进制数和将二进制数转化为上进制数的方法。

读者很快就会发现,对任何数都使用其二进制形式是一件非常艰巨的任务。数字系统能够非常容易地处理。进制数、但我们不能。因此,使用数字系统时,除了二进制系统,还经常使用另外两种计数系统。八进制是一个以8 万基的计数系统、该系统只使用0~7 这8 个数字。十六进制是以16 万基的计数系统,它使用数字0~9 和字母 A~F进行计数。这两种计数系统提供了书写大量二进制数据的一种简化方法。

个口数系统的基(rad x)指的就是其基数(base),基数写为数的下标。由于本章使用了几种不同的计数系统,所以一进制数、八进制数和十六进制数都用系统的基数来识别。例如,如果数 3 是一个八过制数,宣将被写为 3  $_{8}$  ;如果是一个十六位数,将被写为 3  $_{8}$  ;如果是一个十六位数,将被写为 3  $_{8}$  ;如果是一个十六位数,将被写为 3  $_{8}$  ;如果。使用的是哪一种计数系统。另外,基还可以标识系统中使用的不同符号的总数量。如果本书中某数没有下标,那么除非有特殊说明,一般情况下该数是一个十进制数

随着本章的逐步深入,除采用土进制和二进制外,采用八进制和工八进制的必要性将变得越来越明显。为了说明这一点,本章将不断对二进制、八进制、十六进制数与相应的土进制数进行对比

研究计数系统时,经常使用十进制、二进制、八进制或十六进制数 输入键盘的数在计算机系统内部会自动转化为 进制数 如果按下键盘上的数字 "9"键,则该数立即被转换成一个表示9的 进制编码,并送到计算机的系统板上 该数将保存在计算机内的某个存储单元中。包含16位、20位甚至更多位的地址将用于指定特定的存储单元 为了简化一个以技术数据形式出现的如此长的 正进制地址,通常都将它转换为十六进制数。

本章的主要作用是使读者熟悉上进制、「进制、八进制和上六进制计数系统、并详细讲解一种 计数系统到另一种计数系统的转换。本章最重要的目的是讲解如何将某种特殊基数的数转换为另外 一种基数的数。例如、给出一个二进制数、读者应该能够将其转换为对应的上进制数、八进制数和 上六进制数。

另外,本章将讲述某些用于各种计数系统的。进制编码。已开发的一些编码是为了使电路用户感到友好,并提高系统的可靠性和工作过程性能还有一些编码是为了标准化和检测错误而开发的对于这些编码(一进制编码的十进制,即BCD码、格雷码、余3编码,美国标准信息交换码ASCII),在本章的后面部分将进行详细的讲解。

### 2.1 十进制计数系统简要回顾

十进制计数系统是一个位权计数系统,这表明每一个数位的位置都有一个特定的权(值)。例如,数字5根据小数点的不同位置代表不同的值。数 0.5,5 和 500 都含有一个5,但是每个5 的位权值不同。众所周知,十进制系统使用 10 个不同的基本符号: 0,1,2,3,4,5,6,7,8 和 9 每个符号称为一个数位。例如,如果用位权决定数 60 328.4 的值,其计算方式如下(各位权值可以参考表 2.1):

$$10^4$$
  $10^3$   $10^2$   $10^1$   $10^0$  .  $10^{-1}$   
6 0 3 2 8 . 4  
 $(6 \times 10^4) + (0 \times 10^3) + (3 \times 10^2) + (2 \times 10^4) + (8 \times 10^0) + (4 \times 10^{-1})$ 

表 2.1 +进制计数系统的位权	表	2 1	上拼告	计数	系统	的位权
------------------	---	-----	-----	----	----	-----

10 的幂	105	104	103	10²	10	100	10 1	10 -2	-
位权	.00.000	.0 000	1.000	00	.0	1	0 -	0.01	

在本例中, 把每个位置的权值相加, 以确定 [ 进制数的值, 该过程称为位权和方法。

6	×	0.000	$10^{4}$			60 000 (
+ 0	×	L 000	$10^{3}$		+	. 0
+ 4	×	100	±0 <sup>2</sup>		+	3000
+ 2	ĸ.	10	01		÷	20.0
+ ×	ĸ	1	$0^{0}$	-	+	80
+ 4	×	0	10		+	0.4
						60 328 4

在数 60 328.4。中、最高有效在 MSD)是 6、MSD 指的是 个数中位权最大的数位。在十进制数中最高有效位 般就是最左边的数位

数60 328 4 中的最低有效位 LSD 是4 LSD指的是一个数中位权最小的数位 在整数中,它总等于表示单位的数字(单位=10°) 整数的小数点如果没有表示出来,则认为小数点在该数的最石边 小数点主要是用于将一个数的整数部分和小数部分分升

实际上,所有的位权计数系统都是类似的,都有基数、小数点、最低有效位和最高有效位以及各位的值

#### 2.2 二进制计数系统

#### 要点

- 1. 进制顺序计数。
- 2. 给出一个上进制数、将其转换为二进制数。
- 3 给出一个二进制数,将其转换为+进制数。

与上进制计数系统一样, 进制计数系统也是一个位权计数系统。由于二进制系统只使用数字0和1,所以它是一个基数为2的系统。一进制系统的位权值用与十进制系统相同的方式来决定。其位权值如表2.2所示。与上进制计数系统相似,二进制系统的位权表也是从小数点左边的第一位为基数(2)的零次幂开始。任何数的零次幂都是1 二进制计数系统的每一位表示2的某一个适当的幂。

表 2.2 二进制计数系统的位权

2的幂	2 <sup>8</sup>	2'	2 <sup>e</sup>	25	24	23	2²	21	20	2.1	2 2	
位权	256	128	64	32	16	8	4	2	1	0.5	125	

要用 进制进行计算,先需要比较一下表2.3中表示的数 逐项选取表2.2中所示的位权值,并以位权和的方式逐项相加, 进制计数才有意义 检验0011<sub>12</sub>的计算:

注意,尽管11<sub>0</sub>左边的两个0的位权值必须表示出来,但它们并没有实际的值,是可以忽略的0011<sub>0</sub>递增一次变为0100<sub>1</sub>,递减一次则变为0010。

十进制	二进制			
0	C000			
1	$0001 = 2^{\circ}$			
2	0010 = 2			
3	CO11			
4	C100 22			
5	C101			
6	C1 10			
7	C111			
8	1000 - 2			
9	1001			
10	1010			
11	1011			
12	1100			
13	1!01			
14	1110			
15	1111			
16	$10000 = 2^4$			
32	100000 25			
64	$1000000 = 2^6$			
128	$10000000 = 2^7$			
256	$1000000000 = 2^8$			
512	1000000000 = 29			
1024	1000000000000000000000000000000000000			

表23 十进制和二进制计数

如表 2.3 所示, 4位 总共可以计数到 15。为了确定计数到任意大小的数所需要的《进制位数,可以使用下面的公式:

最大计数值 = 2"-1

式中, n - 所需要的 进制位数。

上式用数学方式表明,用4位二进制可以计数到最大为15的数。尽管目前还只能通过猜测2的幂次来确定所需要的二进制位数,但稍微熟悉后就会发现这并不难。读者应该重点记住,20 = 1024,

2<sup>∞</sup>-1048 576 在明1,每增加 次幂, 是制数就翻一倍后,以上面这两个数为参考,就可以很否易地猜出所写的。进制位数

如果不想这样猜测,也可以重过计算得到所需的。进制信数 例如,从0到15,以1.11。)的 。 进制数为。

0000	0001	0010	1100
0100	0101	0110	0111
1000	1001	1010	1011
1100	1.01	1110	1111

这种计数方法就像用一个能够比数到1111<sub>2</sub>的二进制计数器产生的一样。尽管 0000 并不是 个有实际意义的计数值,但却是计数器的起始状态。由于计数是从 0000 状态开始的,最大计数到 15、所以 1 数器产生的状态数是 16 计数器产生的最大状态的数目被定义为模(MOD ,它的大小 为 2°、其中 n 是所用的位数。因为 0000 3 状态不是数字,所以最大计数值。2°1 上比模小 1。

如果 n 代表 后需的 行数 、 已可以由下式得到:

 $n = \log$  所需的模:  $\log 2$ 

式中n=所需的位数

下面订算计数到 15 。所需的二进制数的位数 包括零状态,电路的模为 16 。

$$n = \log 16 - \log 2$$

计数到 1023 需要多少位呢"

$$n = \log 1 \ 024 - \log 2$$
$$= 10$$

注意,模等于最大计数值加1

最人计数值 2"-1

2.0 1

= 1.024 - 1

-1023

所以、需要10位数才能计数到1023。

计数到 1999 需要多少位呢?

 $n = \log 2000 : \log 2$ 

= 10.965 (四舍五人为整数

最大计数值 = 2"-1

2.. 1

= 2 048 1

= 2.047

正如上面计算的,需要 11 行数才能计数到 2 047。该值大于所需的最大计数值 1 999,但是,10 位只能允许计数到 1 023, 所以必须用 11 位数 使用 个 11 位的计数器,可以从 0 000000000000。, 计数到 2 047 (11.111.1111。, 2° 1 的结果必须大于或等于所需的最大计数值 如果结果大于所需的计数值,可以强迫计数器提前终止计数 这种计数 7 法称为载位计数,将在第 7 章中讨论

#### 2.2.1 二进制数到十进制数的转换

如果必须确定 11(1<sub>2</sub>对应的+进制表示,可以采用一种称为加权求和的方法来解决。该方法就是将每一位为1的位置的权值累加起来。

主意,2 位的权值没有累加,因为该位是0 参考表2.2,确定23,22和20各位的权值

$$(1 \times 8) + (1 \times 4) + 1 \times .$$
 = 8 + 4 + 1 - 13<sub>12</sub>

本例中,为1的各位的值可以简单地累加在一起 尽管需要进行一些相对较大的二进制数的运算,但加权求和法还是很可靠的

在数 1101<sub>2</sub> 中,可以假设。进制小数点和最低有效位(LSB)在右边,最高有效位(MSB)在 左边。如无其他说明,本书都是这么假设的。然而,在一些数字电路图中却经常可以看见LSB在左 边的情况。当本书中出现这种情况时,LSB和/或MSB都将标注出来。

另一种用于将二进制数转换为十进制数的方法称为基数相乘法。学会这种方法后、也可以将其用于八进制和十六进制到十进制的转换。基数相乘法的处理可以将二进制、八进制或十六进制整个数转换为十进制数。这种处理是通过使用正在转换的计数系统的基数重复相乘完成的。作为一个使用这种方法的例子,图 2.1 说明了如何将 11100 2转换为十进制数。




图 21 \_进制到十进制的转换,基数相乘法

第一步: 从要转换的二进制数的 MSB 开始。

第二步:将0加到MSB。

第三步:和乘以2。

第四步:将乘积值加到下一位上。

第五步: 从第三步操作开始重复 直到 LSB 位。

注意: 在乘积加到最低有效的 LSB 后, 不要再乘以 2 了 最后这 次的加法运算的 结果就是 1要转换的 进制数对应的 1 进制数

在这种一、进制转换的方、中、由于重复使用了一进制计数系统的基数与和值相乘的运算。 以该方去称为基数相乘法。例 2 1 中的结果可以用加权求和法进行验证

下面由举一个解决类似问题的例子, 以加深对基数相乘去原理的理解


先说明加权求和法:

$$0.11_{G} = (1 \times 2^{-5}) + (1 \times 2^{-5}) - (1 \times 0.5) + 1 \times 0.25)$$


$$0.5 + 0.25 = 0.75$$

$$0.11_{G} = 0.75$$

在进行「进制小数到上进制小数的转换时,还可以使用基数相除法,该方法包含连续被2除的运算



下面将 0.0 转换为对应的主进制数



0.625<sub>(10)</sub>

#### 2.2.2 十进制数到二进制数的转换

能够将上进制数转换为二进制数与能够将一进制数转换为上进制数司样重要 基数相除法可以用于将上进制整数转换为二进制数,也可以用于将上进制整数转换为其他数制(进制、八进制或上八进制)的数 只要重复将被转换的工进制整数除以要转换为的计数系统的基数即可 使用该方达转换上进电整数为 进制数时,重复除以2即可 例如,图 2.2 所示即是将 14 向转换为对广的进制数 使用基数相除法的计算过程如下:


第一步: 将上进制数除以 2

第二步:将得到的商的整数部分放到靠近刚除过的数的左边。

第三步: 将余数写在刚除过的数的上面

第四步: 将第二步中得到的整数除以2 再重复第一步,第三步和第四步,直到商为1 商为 1时,如例中箭头所示将1写在1面 这最后一个1就是十进制整数对应的 进制数 的最高有效位。每次除运算得到的余数就是对应的二进制数的位。

**注意**:如果使用计数器做除法,余数总是0或0.5,具体是哪一个值则由于进制数的 奇偶性决定。因为以2为基数的计数系统的05就是1,所以余数0.5在二进制答案中等于实际的余数1



第 步:将↑进制数除以2

第二步:将得到的商的整数部分放到靠近刚除过的数的左边

第 步;将余数写在刚除过的数的上面

第四步、将第二步中得到的整数除以2 再重复第二步,第二步和第四步、直到商为1、商为1时,如例中箭头所示将1写在1面

图 2 2 上进制到二进制的转换(基数相除法)

 $14_{(10)} - 1110_{(2)}$ 

利用面说明的心螺将92 。转换为二进制数:

注意: 在最后 次除运算中、当2除以2时、商的整数部分为1、把它放到靠近刚除过的数的 を边、余数为0 不复忘了、最后一个商必须放到。上面

$$92 = 1011100_{\odot}$$

由了基数相除法用了整数的转换、所以将上进制数的小数部分转换为对方的一进制数就必须使用基数相乘法

将 0.875, 应转换为对应的 进制数:

0.875

<u>\_× 2</u>

MSB 1 750

 $\times 2$ 

1.500

 $\times$  2

LSB 1 000

上述处理过程由小数部分乘[x2运算的多次重复构成 第一次乘以2运算的乘积中的1是对应 1进制数的最高有效位。第二次乘运算(0750×2)产生了另一个1、最后一次乘法运算也产生了 个1、它是对应 "进制数的最低有效位"如式所示,在十进制小数点左边的这些1构成了对应的 1进制数 因此:

$$0.875_{(10)} = 0.111_{(2)}$$

#### 将 ) 375 。转换为对应的二进制数:

0.375

<u>× 2</u>

0.750

× 2

1.500

×\_2

1.8B - 1.000

 $0.375_{10} = 0.011_{(2)}$ 

最低有效位是答案 0.011。中的最右边的一位。在乘法问题中它总是最低位。

#### 2.2.3 使用计数器

当计数器可以解决不同进制数之间的转换问题时,为什么还要费劲地去学习复杂的转换过程呢? 假设有一个订数器,用它可以指定一种不同于上进制的数制。该工具能够大大节约数制转换所需的时间 建议使用计数器完成不同数制间数的转换工作,但还应掌握数制转换的基本知识,因为有些时候计数器可能不起作用

现在,试着在计数器上将 4.096。 ,转换为二进制数。除非有一个非常昂贵的计数器,否则将得到一个 "error"信息 如果计数器只能够显示 9 个字符,则在另一种数制中,其位数将会受限  $1111111111_{62}$   $511_{10}$ ,这是 9 位 计数器能够在 "进制和 1 进制之间进行转换的最大数。对于目前的技术水平,这是 个很严格的限制

如果有人仍然认为没有必要学习这些数制转换的方法,那么可以考虑以下情形。当你应聘 个电子技术职位、考试时不能携带计数器或不允许使用计数器,该怎么办呢?

#### 2.2节复习题

A.	"进制计数系统是	一个们。	权计数系统。

- (1) 村
- (2) 错
- - (l) 计数增
  - (2) 计数减
- C 111a 递增的二进制结果是什么?
- D. 什么方法能够用于将 1011 这样的。进制数转换为对应的上进制数?
- E. 用8个 L进制位可以表示的最大上进制数是多少°
- F. 定义术语"模"。

将下列二进制数转换为对应的十进制数:

将下列上进制数转换为对应的二进制数:

R 20
5 140
T 375 5 - ...
1 23 562 5 5 ...
V 12 375 ...

# 2.3 八进制计数系统

#### 要点

- 1. 八进刊取字月数
- 2 公共八进制数、将其转换为土进制数
- 3 给出土进制数、将其转换为人进制数
- 4 岭山八进制数,将其转换为。进制数

注意: 本节的内容可以不了,这并不会影响对本书其他部分的学习

"八进制"指的是"以8为基数的数" 这种位权计数系统使用的数字是 0、1、2、3、4、5、6和7 各位的权值如表 2.4 所示

表24 八进制计数系统的位权

8 的幂	81	Χª	83	82	8	80	R	N 2
位权	32.768	4 096	512	64	8		U 25	0 015 625

表 2.5 十进制和八进制计数

十进制	八进制	十进制	八进制
0	0	. 3	15
1		14	.6
2	2	15	.7
ے	3	16	2.3
4	4	17	2.
5	5	18	22
6	6	.9	23
7	7	20	24
R	10	21	25
9	11	22	26
10	.2	23	21
11	13	24	30
12	.4	25	1.5

当使用十进制计数到达最高数字 (9) 时,自动移到下一个高位上,即9到 10。数 10。实际上指的是 1 个 10  $(10^i)$  和 0 个单位  $(10^0)$  当使用八进制计数到达最高数字 (7) 时,必须做同样的事,即移到下一个更高的位上。因此,八进制计数将以 4 ,5 ,6 ,7 ,10 和 11 等形式出现。数 10 。指的是 1 个 10 名 10 。数值 11 。 数值 11 。 下表 10 中的 10 计进制数和八进制数

由于八进制数有时用于数字系统的技术数据,所以八进制数和大家更为熟悉的十进制数之间的转换是有必要的

#### 2.3.1 八进制数到十进制数的转换

加权求和的方法也可以用于将八进制数转换为对应的十进制数 如果要将八进制数26m转换为 广进制数、加表25可以查出对立的十进制数是22。 下面验证 下它的正确性:

基数相乘法也可以代替加权求和法用于八进制到土进制整数部分的转换 转换的过程与二进制到土进制的转换基本相同。惟 的不同是现在的基数是 8 所以,只要重复乘以 8 即可 下面,对上面使用加权求和法转换的数再用基数相乘法计算一次

将八进制数 26,4 转换为土进制数:

除了在第一步中用8乘以和外,其他步骤都按照图21所示的二进制到上进制转换的方法进行

下面将377。转换为对应的十进制数:

对于八进制数的小数部分、需要使用基数除以 8 的方法。 将 0.625<sub>®</sub>转换为对应的上进制数。

 $3.625_{(8)} = 0.791_{(10)}$ 

#### 2.32 十进制到八进制的转换

下面拳例说明将一个工进制整数转换为对动八进制数的基数相除法。下面除了是除以8以外, 其他的都与图 2 2 相同

将100,转换为利度利人进制数:

注意: 在计数器上100/8—125, 余数为4, 因为它就是要转换到的计数系统基数的05倍 对了得到正确的形式, 其小数部分乘以要转换到的计数系统的基数 一旦得到上确的形式, 余数就构成了对户的八进制数

将79,转换为对户的八进制数:

注意: 在口数器 79 = 8的小数部分为0.875, 小数部分0.875 乘以要转换到的计数系统基数,就得到了对应的八进制数的最低有效位。

为了转换上进制的小数部分, 需要将上面的计算过程颠倒过来, 即使用基数相乘法将上进制小数转换为八进制数

# 2.3.3 八进制数到二进制数的转换

使用八进制的一个主要优点在上它相对而言可以很力便地转换为二进制。

因为7是八进制计数系统的最大数字,所以所有的八进制数字都能够如表26所示转换为三个组的二进制数

要将任意八进制数转换为二进制数,可把每一位八进制数转换为三个一组的二进制数,如:

:位 组的 进制合在一起构成转换结果。 $144_8 = 1100100_{(0)}$ ,我们通过使用基数相乘法将其分别转换为上进制数进行验证




表 26 二进制编码的八进制数

 八进制数	二进制数
0	000
1	001
2	010
3	011
4	100
5	101
6	110
7	111

 $\begin{array}{ccc} 144._8 & & \mathbf{100}_{110} \\ 1100100_{02} & & \mathbf{100}_{110} \end{array}$ 

将每位八进制数按三位一组书写的简单方法就是所谓的二进制编码的八进制数 (binary coded octal, BCO)。就是这种简洁的写法使得八进制数在数字系统中得到了广泛的使用。

将 4075 病转换为对应的二进制数:

#### 2.3.4 二进制数到八进制数的转换

如果把用于获取 BCO 数的计算过程倒过来,就可以将二进制数直接转换为对应的八进制数。

将 1010110四转换为对应的八进制数:

010 101 110,2, 2 5 6,6

将二进制数分成三位一组,从最低有效位开始转换。然后,写出每组一进制数代表的八进制数字,这些八进制数字组合在一起就构成了对应的八进制数。

将1111 11、转换为对应的八进制数:

.111 5 17.6<sub>(8)</sub>

在上面所示的转换中, 三进制数的小数部分也被转换为八进制数。注意, 转换中插入了一个0、 以构成小数、石边的一组 位三进制数。在开始转换前总是需要先建立三位 组的形式。如果上面 的转换口不在小数部分,人0、则 小数部分的转换结果就会变为 3

#### 23节复习题

1. 八进制的基数是。	
1. 8	
(2) 10	
3.16	

B. 在计数系列中紧跟在 17<sub>8</sub> 后面的数是

将下列八进制数转换为对应的土进制数;

将下列上进制数转换为对应的八进制数:

将下列八进制数转换为对应的二进制数:

M 
$$.O_{18} =$$
\_\_\_\_\_\_2  
N.  $32_{18} =$ \_\_\_\_\_\_2  
O.  $147_{18} =$ \_\_\_\_\_\_\_2

将下列。进制数转换为对应的八进制数;

P 101110111<sub>2</sub> = \_\_\_\_\_8 Q 11010100000<sub>2</sub> · \_\_\_\_\_8 R 10111<sub>2</sub> = \_\_\_\_\_8

## 2.4 十六进制计数系统

#### 要点

- 1 用十六进制数顺序计数
- 2 将给土武十六进制数转换为土进制 进制和八进制数
- 3. 将给出的其他进制数转换为1/7进制数。

随着 20 世纪 70 年代 PC 机的出现和不断普及、更快的速度、更大的字长和地址长度也不断 出现

如果 本解释PC机工作过程的技术文献在提到内存地址时 总是用11111110000010101101、来表示,大家都会认为这种表示方法。非常麻烦 飞管对于现代科技而言,这么人的 进制数非常普遍,但是它在使用和理解时还呈不实用 上六进制计数系统能够克服 进制表达方式的这种问题

于六进制 hex,计数系统 基数为16)需要16个字符 除了0到9这10个数字外,还使用了字母A到F、以满足16个字符的要求 在十八进制计数系统中,就不应该把A、B、(、D、E和F看成字母表中的字母子,它们应该被看成数字、A<sub>6</sub>-10<sub>0</sub>、B<sub>6</sub>=11<sub>0</sub>、等等,详细的对应关系如表2.7 所示。

+ 进制	十六进制	+进制	十六进制
0	0	17	11
1	1	.8	12
2	2	19	13
3	3	20	14
4	4	21	5
5	5	22	16
6	6	23	17
7	7	24	`¥
8	8	25	19
9	9	26	1 A
.0	A	27	1B
11	В	28	1€
12	c	29	10
13	D	30	tΕ
14	E	31	116
15	F	32	20
16	10	33	21

表27 十进制和十六进制计数

在十六进制计数时也可以使用其他计数系统采用的基本法则。也就是说,当到达最高数字(在十六进制中为F)时,必须移到下一个更高的位、我们有必要研究表 2.7 中十进制和十六进制计数的对比,并查看表 2.8 中显示的位权,以确定计数系统的正确性,并理解这种计数方法。

		表28	+大进制计	数系统的位标	又		
16 的冥	۴	₽ <sub>4</sub>	Ć:	14	Ĭħ.	16	161
位权	<b>4</b> አ 576	65 5 56	1 196	256	٠,6	1	0.062.5

## 2.4.1 十六进制数到十进制数的转换

。 基 剧和《进制数》样, 第4 录引 种方法将主人进制数转换为对应的主进制数 该系统也是 个加快求福条价, 但是本书不详解这种方法, 只讲解更常用的使用基数相乘法转换主人, 排制整数的过程

产到这里,或者广该已经非常熟悉这种方法了。以只讲解几个例子就足够了。除了重复枯乘的是16以外,其他计算过程与《进制到上达制和八进制到上进制的转换完全相同

将上六进 闭数 (下转换为对压)可一进制数;

为了熟练地掌握 † 六进制数到 † 进制数的转换, 必须记任 / 到F听对 # 色, † 进制数 在 † 面的转换中、 £ = 15 。

将 ICE 。转换为对应的上进制数、

对于1 六进制数的小数部分,可以通过基数相除法进行转换,如将0.B4。转换为对应的土进制数:

 $0.84_{c.6} = 0.703_{(10)}$ 

## 2.4.2 十进制数到十六进制数的转换

用于上进制到十六进制整数部分转换的是基数相除法。

将工进制数692转换为对,的工人进制数:

本例中,692 · 16 43.25,025乘以要转换到的计数系统的基数 16,得到余数 为 4 43 : 16 - 2687 5 在转换到上八进制时,0.687 5 等于余数 为 11 这里需要记住的关键点是 11 - B

将0.75点转换为对应的十二进制数:

0.75

 $\times 16$ 

12.00 Cc6

 $0.75_{-6} = 0.0_{0.6}$ 

连续讲述这些不同进制数之间的转换,有时很容易把人搞糊涂 这种情况并不少见。使人感到混乱的主要问题是,什么时候应该用除法,什么时候应该用乘法,并且应该乘以或除以什么数等 要乘以被转换的计数系统的基数,还是乘以将要转换到的目的计数系统的基数。或是除以这些基数。

下面的指导方钉可以帮助分清上述问题:

- 1. 基数相除法和基数相乘法只能用于将十进制数转换到其他进制数,或从其他进制数转换到 上进制数 除了可以用计数器以外,没有别的捷径
- 2. 决不能乘以或除以 10。因为总是从上进制数转换到其他进制数或从其他进制数转换到上进制数,所以转换中总有一个数是以 10 为基数的一因此,总是用另一种计数系统的基数来进行乘法或除法的运算。
- 3 记住,当从上进制数转换到其他进制数时,除以上进制数的整数部分 从其他进制数转换 到上进制数时,乘以要转换数的整数部分。
- 4. 对于小数部分的转换,则使用与上面描述相反的方法,即除法变乘法,乘法变除法。

# 2.4.3 十六进制数到二进制数的转换

F是十六进制计数系统中最大的数字。 $F=15_0$ ,那么需要多少位才能将十六进制数转换为二进制数呢?最大计数  $= 2^n - 1 = 2^4 - 1 = 15$ 。所以,需要四位二进制数,所有的十六进制数都可以通过如表 29 所示的四位。组的形式编码为二进制数

 $\frac{2}{0010} \quad \frac{B}{1011} \quad \frac{4_{(16)}}{0100_{12}}$ 

 $2B4_{116} = 1010110100_{(2)}$ 

十八进制	进制
-	(икя)
	1 иж
2	OC_O
2	Ο1
4	.00
5	0.61
6	• C
7	07.1
*	OU/O
g.	1 9/3
<b>\</b>	(O <sub>4</sub> )
В	10-1
(	,,00
1	1.0.
ŀ	1110
l .	111.

表29 二进制编码的十六进制数(BCH)

上面显示的内拉一组的转换方式可以得到十二进制数对应的二进制数。这只不过是一种用二进制编码的工方运制数 为了得到对应的一进制数,只要把每一位十六进制数字变为四位二进制数即可一这种简便的转换方法称为三进制编码的工方进制数(binary coded hexadecia a., BCH )、该方法可以直接将十六进制数转换为二进制数

## 2.4.4 二进制数到十六进制数的转换

BCH的逆过程可以将。进制数转换为对应的上六进制数

将 11101011000001、转换为对应的十六进制数:

$$\frac{0011}{3}$$
  $\frac{1010}{A}$   $\frac{1100}{C}$   $\frac{0001}{1_6}$ 

从一进制数的最低有效位开始,将一进制数按四位一组进行分组。注意,为了将所有的数字都 凑成四位一组,在一面的二进制数的最左边加了两个0 分完组后,将每组数写成对立的十六进制 数字 这些十六进制数字就组成了要转换的十六进制数

## 2.4.5 利用 BCO 和 BCH 的其他方法

可以经常利用 BCO 和 BCH 节省转换时间。如果要求将 1 257<sub>x</sub>转换为土六进制数、可以有不同的方法得到想要的结果。首先、可以用基数相乘法将该八进制数转换为对。的土进制数

然后、可以利用基数相除法将上面得到的上进制数转换为对应的十六进制数

有一种更简便的方法: 先将八进制数转换为三位一组的二进制数, 然后再将二进制数四位组转换为对应的上六进制数

上面的转换过程只需要花费很少的时间。将八进制数和十六进制数以二进制数的形式编码,或将二进制数译码为对应的八进制数和十六进制数,在对计算机存储器进行。建时显得非常简便 另外,计算机中的数据通常用十六进制数表示

因为PC机的典型操作的数据或地址长度都是四位的倍数,所以十六进制数在计算机中比八进制数用得要更广泛。此。这样做使得将数据组成四位。组并转换为十六进制数很方便。四位的二进制数称为半字节。mbble 元 当使用八位数据时,称为一个字节(byte)的数据。

将 70A B 。转换为对应的八进制数:

这种直接转换的方法节省了大量的时间。转换中,十六进制数先以四位二进制数一组的形式编码,然后变为三位二进制数一组的形式,最后再转换为八进制数。二进制小数点右边的低四位本来是没有权值的,但也被加上了,以便能够得到一位一组的二进制数,从而方便地转换为八进制数。

本章开头给出了一个很长的《进制数地址11111110000010101101<sub>4</sub>、很容易看出,以FE0AD<sub>16</sub>形式表示的十六进制地址更容易操作。

# 2.4节复习题

- A. IFF<sub>us</sub>向上数的下一个数是什么?
- B. 1FF ic 向下数的下一个数是什么?

将下列 + 六进制数转换为对应的十进制数:

C. 
$$CA_{(16)} = \underline{\hspace{1cm}}_{(10)}$$
D.  $102_{(16)} = \underline{\hspace{1cm}}_{(10)}$ 
E.  $BB6_{(16)} = \underline{\hspace{1cm}}_{(10)}$ 
F.  $12A5_{(16)} = \underline{\hspace{1cm}}_{(10)}$ 

将下列十进制数转换为十六进制数:

# 阶段性小结(2.1节~2.4节)

二进制计数系统是以2为基数的系统, 八进制计数系统是以8为基数的系统, 1六进制计数系统是以16为基数的系统, 八进制和上六进制数提供了一种决定。进制数到底是多少的简单方法, 免除了计算大量二进制数的麻烦

加权求和法可以用于确定任何位权计数数据对应的上进制数。用该方法计算一个数对应的上进制数时,将每位的数字乘以该位的权值,然后将乘积相加 累加的结果就等于对应的上进制数的值。

基数转换过程如图 23 所示




图 23 基数转换过程

基数相除法可以用于将上进制数的整数部分转换为对应的二进制、八进制或十六进制数。该过程中需要多次重复除以基数。使用基数相乘法可以将上进制小数点右边的数转换为对应的其他进制数。

基数相乘法能够用于将三进制、八进制和十六进制整数转换为对户的。进制数 该过程中需要 多次重复乘以基数 使用基数相除法可以将其他进制的小数转换为对应的上进制小数

基数相除和基数相乘过程只能将一个数从上进制转换到其他进制或从其他进制转换到上进制例如,这两种方法中没有一种可以将二过制数转换为八进制数。 进制数可以用基数相乘法转换为上进制数,然后可以再利用基数相除法将上进制数转换为八进制数。但是,这种转换方法很费时间。

八进制到二进制的转换可以通过将每一位八进制数作为。组三位的一进制数编码(BCO 完成 将该转换过程倒过来可以实现一进制到八进制的转换

十六进制到"进制的转换看。进制到十六进制的转换 ] 以通过使用于面曾描述过的将四位。进制数组成一组。BCH)的方法来完成

八进制到十六进制和十六进制到八进制的数据转换可以很容易地通过使用BCO和BCH方法实现,无将数据编码为一进制数,然后再将二进制数以正确的位组形式过行译码。

表 2 10 提供了十进制 一进制、八进制和十六进制计数的比较

+进制	二进制	八进制	十六进制
0	00000	0	0
1	OOO	1	1
2	00C to	2	2
3	00011	3	3
4	00.10	4	4
5	001).	5	5
6	OC . 110	6	6
7	00 11	7	7
8	01000	10	ধ
9	OTOREL	1.	9
10	01040	12	A
.1	01011	13	В
12	9.100	14	c
13	01.01	15	ā
14	011.0	16	£
15	01111	17	F
16	10000	20	10
17	10001	2+	11
18	100.0	22	12
19	1001.	23	13
20	10100	24	14
21	10101	25	15
22	10110	26	16
23	101	$2^{\gamma}$	17
24	1.000	30	18
25	11001	3.	19
26	1.010	32	.A

表 2 10 十进制、二进制、八进制和十六进制计数

#### 阶段性练习(2.1节~2.4节)

1 八进制计数系统的基数为:

a. 2

	b 8
	€ .0
	a 16
2.	10000,在计数序列中的下一个数是:
	a 111 <sub>2</sub>
	Б 11110
	← 10001 s
	d 1111 <sub>2</sub>
3.	17,在计数序列中的下一个数是:
	a. 16. <sub>5</sub>
	$\mathbf{p}_{-1}8_{\mathbf{x_i}}$
	c. 20 <sub>rs</sub>
	$d/30_{eq}$
4.	土六进制计数系统的基数为:
	a 2
	b 8
	c 10
	d 16
5.	IA。在计数序列中的前一个数是:
	a. 18 <sub>.6</sub>
	р 19 <sub>16</sub>
	c 25 5
	d 26 5
6	要将一个八进制整数转换为十进制数, 应采用基数相法。
	a. 除
	D. JU
	c 减
	d 乘
7	十六进制计数系统是一个位权系统。
	a. 对
	b. 错
8	通过将二进制数分成个一组,可以直接将二进制数转换为八进制数。
	a :
	b
	c. 四
	d 六
9.	上六进制数 E 表示的是十进制数。
	a. 9
	b. 10
	c 14
	d. 15

将下列数转换成基数如下标所示的数:

```
.1.21 , ______.
2 46<sub>i m</sub>
13 250 =______
14. 105 e- e2
15. 10111 2 -
16. 10.011 2
17, 11111<sub>2</sub> . o
18. 1111110101<sub>121</sub>=
19. 125<sub>8</sub>
20. 733 * + 0
21 FFD<sub>€61</sub>
22 3B6_{1.6} = 
23, 255, 0,-
24. 950 <sub>101</sub> - 48
26. 0.A8<sub>(16.</sub>
27. 05625 16 .8
28. 10110 1<sub>02</sub>
```

# 2.5 二进制编码的十进制数

# 要点

- 1. 说明 BCD 数的优缺点。
- 2. 给出十进制数,将其转换为BCD数;或给出BCD数,将其转换为十进制数。

为了增强功能,并达到一定程度的提高和标准化,已经开发出了许多不同的编码用于数字系统中。编码就是一组用于表示一个数字、字母或符号的数位的组合。在绝大多数情况下,编码是无权码。其中之一就是二进制编码的十进制数(BCD)。

2.3节中讲解了八进制到二进制和二进制到八进制的直接转换。2.4节说明了十六进制到二进制和二进制到十六进制的转换。这些使用 BCO 和 BCD 进行转换的方法很直观,很容易理解。这主要是因为所有的八进制数(0~7)都能够用三位一组的二进制数表示。而所有的十六进制数(0~F)都能够用四位一组的二进制数表示。

十进制数字 0 到 9 也能够用与 BCH 同样的方式进行编码。因为 8<sub>(to)</sub> 和 9<sub>(to)</sub> 必须编码为 1000 和 1001, 所以同十六进制数一样,十进制数也要求四位一组。这样会留下6个四位数组成为无效的BCD

数 上制编码的手运制数,包括无效的BCD数,如表 2.11 所示。这些没有用到的BCD数在后面 容进行订论

十进制码	BCD 码
	0000
	1001
2	0010
4	00
4	0100
٦	1010
b	0.10
7	0(11
*	1000
9	.001
	1 110*
	1011*
	1100*
	101*
	1110*
	11)1*

表 2 11 二进制编码的十进制数 (BCD)

当将一个十六进制数编码为 进制数(BCH)时、编码结果就是对应该十六进制数的 进制数 当将一个十进制数编码为 进制数(BCD)时、得到的结果却不是二进制数

首先,检查下面的例子,看看为什么不能将上进制数编码为上进制数,并得到与 BCH 编码样的结果。在下面的例子中,36 被编码为四位一组的二进制数、但是这并不是36对点的进制数:

 $36_{co} = 00110110$ 

36<sub>10</sub> 并不等于0011 0110<sub>2</sub>, 该 进制数(110110<sub>2</sub>)等于54<sub>.m.</sub>。

## 2.5.1 十进制数到 BCD 数的转换

如果每个上进制数字都被编码为一组四位的二进制数,可以将其标注为二进制编码的上进制数;

$$36_{00} = 0011 \ 0110_{000}$$

用BCD 下标将其进行标注是非常重要的,因为这样才能将其与二进制数区分开 在BCH 数中就不用这样,因为结果就是二进制数。将92m 转换为BCD 数。

$$\frac{9}{1001}$$
  $\frac{2_{(C)}}{0010_{(BCD)}}$ 

# 2.5.2 BCD数到十进制数的转换

将上述过程倒过来就可以将BCD数转换为对应的上进制数。从最低有效位开始将BCD数按四位一组进行分组。然后,将每组数写成对应的上进制数字。

很显然,BCD 数很容易读懂。比较 1001110g 和与其相对的 0111 1000<sub>06.1</sub> 。

$$1001110_{2} = 78_{103} - 01111000_{60.0}$$

将该BCD数读做78,非常容易。但是,对于上面的二进制数,需要通过使用基数相乘法或加权求和法进行计算,才能转换为与其对应的上进制数。

由于每个数字用四位。进制编码,所以BCD 有时也称为 8-4-2-1 编码。这与四位一组的数据中的每一位的权值直接对应。然而,如前所述,BCD 编码并不是一个位权计数系统

尽管 BCD 数很容易辨识、编码和译码,但是它还存在一些缺点。前面已经提到过,有一些四位组合的数在 BCD 编码中没有用到,这些组合构成了无效的 BCD 数。例如,10,00 = 0001 0000<sub>BCD</sub> 因此,1010 不是一个有效的 BC.) 数

上进制数16在下面分别表示为《进制形式和BCD形式》BCD编码的一个主要缺点是使用了比证制数更多的位数来表示一个上进制数。

$$16_{00} = 10000_{2} - 0001 \ 0110_{mem}$$

由于把每一位上进制数字强制编码为一组四行二进制数,所以可以很容易地看出,需要采用此编码为二进制数更多的位数才能将上进制数 16 编码为 BCD 数

需要更多位数编码还带来了另一个缺点。如果 BCD 数用在含有存储器的数字系统中,则需要更多的存储器 处理更多的位数也会消耗更多的能量,从而降低效率

对于数字电路而言,BCD编码与纯粹的二进制数并没有什么不同。在系统中,根本无法辨识BCD下标。因此,如果对二进制数进行加法运算,数字系统的加法器将依照下面所示的二进制加法法则对其求和。但是,如果这些数是BCD数该怎么办呢?系统的运算是相同的。这样,如果没有其他电路纠正内部出现的错误、系统中BCD数相加的结果将会出现问题

.进制加法法则很简单:

采用 (进制加法法则将得到:

$$\begin{array}{rcl}
0101_2 & = & 5_{(10)} \\
+ & 0101_{(2)} & + 5_{(10)} \\
\hline
1010_{(2)} & 10_{(10)}
\end{array}$$

另一方面,如果这些数是BCD数将会出现什么情况呢?加法器电路不会知道这是BCD数,并且会以同一种方式进行运算。所得的和1010是一个无效的BCD数。这样,当求BCD数的和时,必须对和值进行检测,并插入一个纠正因子,以使和值有效,现在,BCD运算电路要求用另外的电路检测无效的和值,然后用更多的电路纠正该和值,使之成为可用的BCD数。第9章将讲解这些运算电路。

#### 2.5 节复习题

- A 叙述BC )的优点
- B. 叙述 BCD 的缺点
- C 将 29 编码 为 B(D 数
- D 将 1246 编码为 BCD 数
- F. 将 0.11 1000 a n 泽码为 + 进制数
- F 将 00.0 001. 011 。n 译码为土进制数

## 2.6 格雷码

#### 要点

- 1 讲述格雷码的目的
- 2 将给出的。进制数转换为格雷码,或将格雷码转换为。进制数

数字系统中经常用钩的另一种用于提高可靠性的编码是格雷码。Gray Code ,这种编码有时也称为最小误差编码或反射编码

在这种编码中,连续变化的数之间只有一位发生状态改变。表 2...2 所示的是格雷码表。如果忽略第一位、则 $8_0$ 以下的数例,好与 $7_0$ 以上的数相对应,这就是术语反射编码(Reflected Code 7的来历一注意,就后三位而言,7 和 8 = X100,6 和 9 = X101,5 和 10 - X111 等都是对应的

+ <b>进制数</b>	_进制数	格雷码
0	0000	0000
1	0001	0001
2	0010	0011
3	00.1	0010
4	0.00	0.10
5	0.0.	0
6	00	1.0.
7	01	0100
8	1000	1.00
9	100.	1.0.
10	1010	<b>1</b> 111
11	1011	10
12	1100	10.0
13	1101	101.
14	1110	100.
.5	1111	1000

表 2 12 格雷码

格雷码是无权码,所以不是算术编码 表2.12所示的 进制计数只是为了对比才加上去的 如果选择格雷码计数、则在增加或减少一个计数时,只有一位发生改变。这在 进制计数中是不对的。在 些 进制计数中,增加一个计数值可能会导致所有的位发生改变。将二进制数 01.1<sub>2</sub>加1,其结

果为1000<sub>2</sub>,经常改变位状态可能会产生问题,因为它们从高到低的变化速度与从低到高的变化速度并不相同。

要展开论述这个问题,需要回顾晶体管的基本理论。使一个晶体管达到饱和状态所需要的时间为x。正如在许多数字电路中一样,当晶体管都达到饱和状态时,它们就超过了饱和点。因此,使它们从饱和状态转换到截止状态所需要的时间,比从截止状态转换到饱和状态所需要的时间更多这可以通过比较制造商数据手册中查到的由高到低的传输延迟时间和由低到高的传输延迟时间得到证明。这些延迟时间如图 2.4 所示。传输延迟时间(Propagation Delay Time)是指当输出从一个电平(低或高)转换到其他电平时,从输入波形上的一个特定点到输出波形上的一个特定点之间所需的时间一对于外行而言,这也就是从对电路的请求开始到电路响应为此之间的时间




图 2 4 传输延迟时间

找一个7400系列的二输入与非门, 检查其传输延迟时间。由高到低的传输延迟时间 t<sub>PHL</sub>的典型值是 7 ns 另一方面,由低到高的传输延迟时间的典型值是 I 1 ns 前述时间是针对标准 TTL 与非门而言的。这些数字证明它们从饱和状态转换到截止状态比从截止状态转换到饱和状态所需的时间更多。


在电路的工作过程中,这种传输延迟时间上的不一致会产生什么影响呢?考虑一个如下所示的 递增计数器的计数系列。

_进制计数	实际计数序列	格雷码	
0011	0011	0010	
	0000 短期计数错误		
0100	0100	0110	
	0000 短期计数错误		
0101	0101	0111	

由于从高到低的传输延迟时间 tett 更短,将会产生短期计数错误。简而言之,由1变为0发生在0变为1之前。尽管该问题能够在译码电路中被屏蔽掉,但是采用格雷码还是可以使这种错误变得最小,因为在格雷码中只有一位数字的状态会发生变化。同样的原因,格雷码一般还用于将诸如角度变换器的每分钟转数(r/min)和旋转方向等机械量转换为电量。

## 2.61 格雷码到二进制数的转换

安将格雷仍转换为对方的。进制数、互以按图 2.5 听示的步骤进行。注意、图中的第一步提出"将最高有效作(MSB。降低"。因为格雷码是一种无权码、F以使用术语"MSB"并不是很合适构度、用在这里仅仅为了指示要降低的信息位置



为25 格雷码到 进制数的转换

将 0010, 转换为对应的。进制数

0010 0011,

在图 2.5 中、没有产生进位。如图中的例子所示,如果"生了进位、进位必须含去

将01117转换为对应的二进制数



1+1 0, 进行被舍去。

 $0111 = 0101_{(2)}$ 

# 2.6.2 二进制数到格雷码的转换

发将。进制数转换为对应的格雷码,可以按图 26 所示的步骤进行




图 26 进制数到格雷码的转换

将 0100,转换为对应的格雷码 如果产生进位,还是应该含去进位

0100<sub>2</sub> 0110<sub>(C)</sub>

将几日。转换为对应的格雷码

.11<sub>2</sub> 1000<sub>(6)</sub>

上例中的所有加法运算的和都是1+1=0,并带有一个进位,该进信舍去。 要分清究竟是加邻位还是加对角位、需要记住一句话:"二进制到格雷码,加邻位" 尽管在1面的例子中格雷码只有四位,但是它也可以扩展到任意多位。

## 2.6 节复习题

- A. 格雷码的主要目的是什么?
- B. 格雷码是 种位权码
  - (1) 对
  - 2) 错
- C. 将 0101, 转换为对应的格雷码
- D 将 11011001,转换为对应的格雷码。
- F. 将 1101 c 转换为对应的 . 进制数。
- F. 将 10110 i 10 i 转换为对应的二进制数。

# 2.7 其他特殊编码

## 要点

- 1 将给出的上进制数转换为余3编码,或将给出的余3编码转换为上进制数。
- 2 说明 ASCII 的意义和用法。

# 2.7.1 余3编码

因为余 3XS3 编码是一种自补码, 所以余 3 编码是用来设计运算电路的。这种编码通过给每位 上进制数字加 3, 然后将和编成四位一组, 就像 BCD 码一样。

表 2 13 形示的就是 X-3 编码 四位一组的数 0000,000,0010,1101,1110 和 1111 在 XS3 码 卫没有用到。

	表 2 13	宋 3 编码(XS3 编码)
	十进制	余3编码
	)	001
	1	0100
	1	010
:	3	0.0
4	1	0.1
4	5	(000
6	5	100.
:	7	1010
8	\$	.0.1
c	)	00

表 2 13 余 3 编码 (XS3 编码)

要将含有多个数字的上进制数转换成 XS3 编码、将3 加到每位数字上、然后将和编成四位二进 制数

将 68, 转换力 XS3 编码的过程为,

将 509 转换为 XS3 编码的过程为。

0110 1001 0.11 
$$\chi_{53}$$
6 9 7
3 -3 3
6 4 9
0.10 .001 0111  $\chi_{53} = 364_{110}$ 

尽管 XS3 编码是一种无权码, 但是它的自补码特性使其在运算电路中非常有用。第9章将说明其用法。

## 2.7.2 美国标准信息交换码

PC机导致了对数字世界标准化的巨大需要。首先,需要一个标准编码表示来自键盘的数据 进行标准化即可实现系统硬件的交换 在标准化之前,每个生产制造商都开发了各自的编码,以表示

键盘数据,这使得许多系统几乎完全无法与其他系统在接口上兼容。而且,即使有可能,硬件交换 也1分困难

由于ASCII将了母表中的字母和数字。起编码、所以是一种字母数字混合编码。ASCII是7位的编码、7位二进制数可以表示128(2')种不同的字符和命令。ASCII在许多计算机上用于传输信息。128个码可以表示所有大写字母和小写字母、0~9这10个十进制数字、标点符号以及其他的些特殊符号。另外、ASCII码还包含一些用于格式化文本的命令码。所有这些字符、命令以及它们的编码数和二进制表示都显示在表 2 14 中 表 2 15 定义了用于 ASCII 中的字符的意义。

可以对表2 14中的大写字母 "A" 和小写字母 "a" 进行一个有趣的比较 大写字母 "A" 是0100 0001(十六进制的 41),而小写字母 "a" 是 0110 0001(十六进制的 61) 两个 7 位编码仅仅只有一位不同

另一个有趣的地方应该是由表 2.14产生的 每个代码含有 8个 进制位 由于 ASCII 是 7位编码, 所以每个 进制编码的最高有效位都是 0 但是, 第 8 位能够用上, 而且是用在绝大多数的现代计算机中。当用,第 8 位时,这种编码被称为扩展 ASCII 码。扩展 ASCII 码允许在系统中使用另外 128 个图形字符。

表 2 14 美国标准信息交换码

表 2 14 美国标准信息交换码				
代码	字符	二进制	十六进制	
0	NL L	0000 0000	00	
1	SOH	0000 0001	01	
2	STX	0100 0000	02	
3	FTX	0000 0011	03	
4	LOT	0000 0100	04	
5	FNQ	0000 0, 01	05	
6	ACK	0000 0110	06	
7	BFI	0000 0111	07	
8	BS	0000 1000	08	
9	HT	0000 1001	09	
10	IF	0000 1010	OA	
11	VΤ	0000 1011	OB	
12	FF	0000 1100	OC	
13	CR	0000 1101	0D	
14	50	0000 111€	OF	
15	<b>∖</b> I	0000 1111	0F	
16	DLE	0001 0000	10	
17	DC1	0001 0001	11	
18	D( 2	0001 0010	12	
19	DC3	0001 0011	13	
20	DC4	0001 0100	14	
21	NAK	0001 0101	15	
22	SYN	0001 0110	16	
23	FTB	0001 0111	17	
24	CAN	0001 1000	18	
25	EM	0001 100.	19	
26	SUB	0001 1010	1 <b>A</b>	
27	ESC	0001 101.	1B	
28	FS	0001 1100	1C	

(建表)

			(鐘:
代码	字符	二进制	- 六进制
29	US .	1011 1000	ıD
3()	RS	0001 11.0	1F
31	Į S	0001 1111	11
32	SP	0010 0000	20
3 4	1	0010 0001	2.
34	٠	0010 0010	22
3.5	#	0010 001.	23
36	\$	0010 0100	24
3.7	T <sub>k</sub>	0010 0.01	25
38	&	0010 0110	26
39	•	0010 0111	27
40	(	0010 1000	28
41	,	0010 1001	29
42	*	0010 1010	24 2A
43		0010 1010	
44	+		2B
45	•	0010 1.00	20
		0010 1101	2D
46	,	0010 1113	2 <b>L</b>
47	1	0010 1111	2F
48	0	0011 0000	30
49	1	0011 3001	٦
50	2	0011 0010	12
51	3	1100 1100	21
52	4	0011 0100	34
53	5	0011 0101	15
54	6	01101100	36
55	7	0011 0111	37
56	8	0011 1000	38
57	9	0011 1001	39
58		0011 1010	3A
59	,	00.11011	3 <b>B</b>
60	<	00111100	30
61	-	001.1101	3D
62	>	0011 1110	3E
63	?	0011 1111	46
64	<u>(d)</u>	0100 0000	40
65	A	1000 0010	41
66	В	0100 0010	42
67	C	0100 0011	43
68	D	0100 0100	44
69	E	0100 0 101	45
70	ŀ	0100 0110	46
71	G	9190 0111	47
72	н	0100 1000	48
73	1	0100 1001	40 49
74	Ţ	0100 1010	49 4A
75	K	0100 1011	
76	L L		4B
	<u> </u>	0100 1100	4C

1	227	悪

代码	-字符		(续表 十六进制
77	M	0100 1101	4D
78	\ \	0100 1110	4F
79	o o	0.001111	4F
80	P	0101 0000	50
			51
81	Q	0101 0001	
82	R	0101 0010	52
83	`	0101 0011	53
84	I	0.01 0100	54
85	£1	0.01 0101	5.5
86	V	0101 0110	56
87	W.	0101 0111	57
88	X	0101 1000	58
89	Y	0101 1001	59
90	Z	0101 1010	5A
91	[	0101 1011	5B
92		0101 1100	5C
93	}	0101 1101	5D
<del>9</del> 4	Α.	010. 1110	5F
95	<u>.</u>	0101 1111	5F
96		0110 0000	60
97	8	0110 0001	61
98	Ь	0110 0010	62
99	c	01.0001.	63
100	d	0110 0100	64
101		0110 0101	65
102	e f	0110 0110	66
			67
03	g	0110 0111	
104	h	0110 1000	68
105	1	0110 1001	69
106	J	01101010	6A
107	k	0110 1011	6B
108	1	0110 1100	<b>6</b> C
109	m	0110 1101	6D
110	n	0110 1110	6E
111	o	0110 1111	6F
112	P	0111 0000	70
113	q	0111 0001	71
114	r	0111 0010	72
115	S	0111 0011	73
116	t	0111 0100	74
117	ט	0111 0201	75
118	v	0111 0110	76
119	w	0111 0111	77
120	x x	0111 1000	78
120		0111 1001	79
	<b>y</b>	0111 1010	7.4 7.A
122	2.		7B
123	(	0111 1011	
124		0111 1100	7C

				(续表)
代码	字符	二进制	主六进制	
25	7	ott. 110.	 7 <u>D</u>	
26		011. 110	7 r	
127	Ŋ. I	01111	71-	

字符	含义	字符	含义
M.I	7	T).c	直接控制 1
SOF	标题	DC 2	直接控制 2
SIX	丁文 姓	DC3	直接學制(
ETX	上文档束	DC 4	直接尋制.4
FOT	传输结束	NAK	不应答
ENÇ.	<b>台</b> 境	55.5	司儿会国
AUK	心警	B	块传输结束
BFI	蜂心声	(4)	取消
B5	退格	ĿM	存储告束
H'I	制表位	ST B	替换
1.1	滚在	FSC	退中
VT	九杉 返 ··.	F.'	<b>光标 行移</b>
FF	<u> </u>	GS.	九标 た移
CR	中, 李	Rs	光标 + 移
80	移出	Un	光标下榜
SI	移人	SP	幸 枠
) H <sub>2</sub>	数据链断 +	DEI	删除

27节复习题

- A. 将 49 "转换为 XS3 编码
- B. 将 188 a转换为 XS3 编码
- (. 将 1100 0110、s 转换 为对应的 + 进制数。
- D. 字母组合 ASCII 代表什么?

### 阶段性小结(2.5节~2.7节)

这些年来,人们已经开发出很多种编码供数字系统使用。绝大多数编码在系统中表现出了一些优点,但是它们通常又伴随着一些缺点。本章讲解了一些最重要的编码及其特性。

因为上进制数很容易被编码为BCD数,而且BCD数的译码也很容易,所以采用了BCD编码、即二进制编码的上进制数 另外,BCD数也很容易读懂

要将一个十进制数编码为BCD数,可把每一位上进制数字编码为。组匹位二进制数、并将结果标上BCD下标。要将一个BCD数译码,可把每组四位的BCD数写成一个「进制数字 因为这些BCD数在每四位一组的二进制数中代表了这些数位的权值,所以BCD码有时也称为8 4 2 1码。

BCD 有一些缺点: (1)与二进制相比,它需要用更多的位数表示一个人于9的上进制数; (2)使用更多的位数将要求更多的存储器空间,结果会消耗更多的能量,从而降低效率; (3)在BCD运算电路中经常会出现无效的和值,故必须能够检测出这些无效的和值并纠正该错误,而这两项工作都需要使用另外的电路

格雷码又称为最小误差码 用格雷码连续计数时,每次只有一位的状态发生改变。然而,在二 进制计数时,经常在计数增1或减1时有3~4位的状态发生改变。例如,考虑下面的二进制订数: 0011到0100, 0111到1000,以及1011到1100 由于这些位并不是同时从低到高、从高到低变化、 所以位竞争的结果是造成错误的计数。使用格雷码时则不会出现这个问题。

格雷码转换为 进制的方法是, 山降低最高有效位; (2)从对角方向与右上角的位相加。 进制 转换为格雷码的方法是: (1)降低最高有效位: (2)与邻位相加。在这两种转换方法中, 加法产生的任 何进位都应舍去

余 编码(XS3)是一种用于运算电路的自补码 上进制数转换为余 编码的方法是: 给每位 上进制数字加3,然后将和值像BCH编码 样编成四位 组即可。要译码XS3数,将四位 组的编 码写成十进制数字,然后将该上进制数字减去3即可。

美国标准信息交换码(ASCII)提供了128个编码,用于代表键盘数据和一些命令编码,为7位 编 的 编

#### 肜

8. 将 1010<sub>亿</sub>转换为格雷码。

9. 将 11101110 转换为格雷码。

e 1100

d. 1111

c. 1414

d. EE

a. A

**b.** 10

a 10011001 b. 10110100

		扩展 ASCII 使用。 用于代表图像符	∫8位 进制数,允许总共256(2®)种编码。在绝大多数计算机中,其他的 号。
段	性	挂练习(25节	ち~2.7节)
]	1	需要多少位才能	尼将一个干进制数字编码为 BCD 码?
		a 3	c. 8
		b. 4	d. 9
2	2.	有多少无效的I	BCD 数°
		a 3	c. 6
		b 4	d. 9
3	3	当 个类似 311	这样的干进制数被编码为一进制编码的干进制数(BCD)时,得到的结果
		等于对应于该是	上进制数的二进制数。
		a. 对	b. 错
4	١.	将49回编码为I	BCD 数
		a. 100 1001	e 0100 1001
		b. 111 1100	d. 0111 1100
5	5.	将0011100110	O1 <sub>(RCD</sub> :泽码为十进制数。
		a. 66	c. 612
		b. 399	d. 921
6	) <u>.</u>	BCD码的另一个	·名称是 8-4-2-1 码。
		a. 对	b. 错
7		在二进制加法中	3 + 1 = 1
		a. 对	b. 错

	10	将1000点转换为	对应的一进制数
		a 0111	c 1100
		ь 1011	d. 1111
	11.	.将 10111011 。转	英为对应的 进制数
		a 11100.10	c 11010010
		Ь. 11101111	d 11001100
	12.	. 格雷码是一种常产	用于运算电路的权重码。
		a M	b. 错
	13	XS3 编码又称为b	<b>最小误差码</b>
		a. 对	b 错
	14.	. 下列编码中,哪	种在连续计数时只改变一位的状态
		a. XS3	c 格雷码
		b. BCD	d, ASCII
	15.	将 68 转换为 XS	3 编码
		a 0011 0101	c. 0100 0100
		Ь 0110 1000	a 1001 1011
	16	下列编码中、哪	-种常用于表示键盘上的数字、字母和标点符号?
		a XS3	c格電码
		b. BCD	a. ASCII
	17.	标准的 ASCII 码包	<b></b> 位
		a. 7	e. 10
		b, 8	d 16
	18.	8位的扩展 ASCII	码可以表示多少种字符和命令?
		a. 127	c 255
		b. 128	d. 256
习题	Į		
	_		
2.2 †	5		
		用二进制写出上记	生制的0到9,10)。注意,每个十进制数用四位一组的一进制数来表示。
			专换为对应的上进制数:
•	_	a. 110 <sub>0</sub>	e. 101100,
		h 1110 <sub>0</sub>	f 11110000 <sub>17</sub>
		c. 1111 <sub>a</sub>	g. 11011011 <sub>21</sub>
		d 101011 <sub>(2)</sub>	n. 11101.11 <sub>(2)</sub>
:	3	151	传换为对应的二进制数:
•	_	a. $10_{00}$	e. 260 <sub>1.00</sub>
		b. 20 ,01	f. 1 000 <sub>10</sub>
		c 100 c	g. 2 048 <sub>up</sub>
		d. 210 <sub>i 0</sub>	h. 32 625 <sub>(10)</sub>
		u	0(10)

- \*CI 4. 如果要设订一个计数器电路、使其能够顺序递增计数到 3 000<sub>10</sub> 并包括 3 000<sub>00</sub> 假定 个 电路能够产生一行计数、在设计中共需要多少电路才能产生要求的 进制计数?

#### 23节

- 6 用八进制写证土进制的0至10。
- 7. 将下列八进制数转换为对方的上进制数:
  - a 15<sub>%</sub>
- e. 171.
- b 27<sub>8</sub>
- 1 752.,
- c 55 x
- g. 1750,
- d. 134<sub>6</sub>
- n. 144 6<sub>s</sub>
- 8 将下列十进制数转换为对量的八进制数:
  - a. 21
- e. 130
- b 27
- f. 250
- c. 48<sub>cm</sub>
- g. 1 012 <sub>v</sub>
- d, 95 n
- n, 100,625<sub>-0</sub>
- 9. 将下列八进制数转换为对应的二进制数:
  - a. 15<sub>%</sub>
  - b.  $55_{18}$
  - c. 175<sub>a</sub>
  - $d.402_{\odot}$
  - e. 1231<sub>8</sub>
- 10 将下列 进制数转换为对应的八进制数:
  - a 11111,
  - b. 101110 <sub>x</sub>
  - $\epsilon$ . 1111100 $_{\odot}$
  - d. 10000100<sub>cm</sub>
  - e 11111110101<sub>2</sub>

#### 2.4 节

- 11. 用十六进制写出十进制的 0 到 20,000
- 12. 上六进制数 3916增1后是什么?
- 13. + 六进制数 40,6减1 后是什么?
- 14 将下列十六进制数转换为对应的十进制数:
  - a. D .6
- e FF 6
- b 11<sub>16</sub>
- f. 1AC .6
- c 1B 6
- g. 1EE<sub>-16</sub>
- d. 20<sub>.36</sub>
- h. FFFF0<sub>0.60</sub>

<sup>\*</sup> 在每章后面标注上CT 的是需要深入思考的难题。它( J - 般是以前学习过的材料的逻辑应用,或者是几个不同原理或信息的应用,要得出答案有时会比一般问题困难。

15 将下列上进制数转换为对立的上六进制数:

1 10 c

e 426

b 24 i

1 5 000

 $\epsilon = 100$ 

z = 10000

a 200

n 65 535

16 国过将每一位上,进制数编码为一个 位一组的数,可以将上点进制数直接编码为

5 先数

7 客下列 一、进制数转换力对应的 进制数:

- a L
- b 10 6
- c 211 6
- d 3B2.
- e HO,
- 18 离下列。进制数转换为对应的十六进制数。
  - a 10101.s
  - в 1111001100,
  - c 10010,00000
  - d 1011 110001
  - e 1111...11000011.0.
- C1 19 数字系统的某一个存储器芯片包含8 K的存储单元(每1 K存储器等于1024个存储单元) 该存储器芯片的最低(基始 地址是 100 0000 0000 0000。 该存储器芯片的最高地址是多 シ 提示: 因为起始地址包含在8 K 存储单元中, 所以最高地址的存储单元比最低地址高 8 191 个存储单元 🤙

#### 2.5节

20 将下列;进制数转换为3(1)码:

a. 8 n

d 100 m

b. 17<sub>40</sub>

e 1 111 o

. 99 ,

f 5 050 a

- 2 将下列 BCD 数转换为十进制数:
  - a.  $00010.01_{\rm esc...}$
  - b 0010 1001 <sub>80</sub>
  - c 1001 0000 BC.
  - a 0010 0010 0010<sub>(Bea)</sub>
  - $e = 0011 \ 0000 \ 0000 \ 0000_{\rm ct}$  ,
  - f. 0011 0000 1001 0001 <sub>80 f</sub>
- 22 列出用 BCD 码代替 .进制的优点
- 23. 列田用 BCD 码代替二进制的主要缺点
- 24 在数字系统的运算电路中使用 BCD 的主要缺点是什么?

#### 2.6节

- 25. 格雷码的另一个名字是有么?
- 26 格雷码是一种有权码
  - a X.
  - b. 辑
- 27 将下则格雷码转换为对 5的二进制数:
  - a 0011.
  - ь 0100.
  - e .100<sub>6</sub>
  - a 1101 c
  - e 111.
  - f. 01101010<sub>6</sub>
- 28. 将下列。进制数转换为对应的格雷码:
  - a 1001,
  - b 1010,
  - c. 1011 -
  - a. 11.1 -
  - e 10000<sub>2</sub>
  - f. 10111,

#### 27节

- 29. 将下列十近制数转换为 XS3 编码:
  - a. 6 c
  - b 12, o
  - $c.\,66_{\rm t,0}$
  - d. 719
- 30. 将下列 XS3 编码转换为上进制数:
  - a.  $0100\ 0011_{\rm exc}$
  - b 0110 0110<sub>0.8</sub>
  - c.  $0111\ 1000_{0.83}$
  - d 1000 0101 1000\_033
- CT 31. 上进制数 7 和 8 以二进制形式存储在计算机的相邻存储单元中 查找每个数的 ASCII 码并 将其转换为对应的格雷码和 XS3 编码。

# 第3章 逻辑门

# 重要术语

Active-High Signal 高电平不效信号 Active Low Signal 低电平有效信号 MD Gate 5 1 Asserted 肾有效 Combinational Logic Creuits 且全逻辑电路 Complementary Metal. Oxide Sern.conductor. CMOS 互补金属氧化物工导体 'Don't Care Input "无关"输入 Dynamic Operation。动态工作之程 Enable/Enabler 使能,使能端 Floating Inputs 浮点数输入 Inhibit Inhibitor 禁止 禁上端 Inverter 反相器 非 1) Mremon.c 助记符 NAND Gate 👆 [#] ]

Negation # Negation Indicator 非指示符 NOR Gale 或非 ] NOT Gate # 1 OR Gate 或门 Overbar 上划线 Pul.-Up Resistor | 1 標电跳 Sequential Logic Circuits 时序逻辑电路 Short Logic 短逻辑 Short Logic 知逻辑 Static Operation 静态操作 Fransistor-to-fransistor Logic(TL) 晶体管 -晶体管逻辑 Truth Fatale 真值表 Un ised Inpits 未用输入端

# 本章要点

- 1. 给出一个逻辑符号、能够识别它、并能够根据输入条件确定输出
- 2. 给出一个逻辑门符号,能够画出真值表。
- 3 给出一个逻辑门符号、能够识别该逻辑门的使能端和禁止端。
- 4. 给出一个含有逻辑门的简单电路, 根据特征对该电路进行故障诊断, 并将故障与该区隔离

# 概述

从理论角度看,计算机电路和其他类型的数字设备的工作过程似乎很复杂,但是其工作过程相对而言还是很简单的,而且具有逻辑性。这种简洁性和逻辑性主要来自于数字设备中逻辑门的使用

对所有的数字技术而言,逻辑目都是基本的构建框架、形成了用于数字系统的决策电路 这些门通过基于一系列输入条件的决策来解决逻辑问题。要学习本书,需要首先掌握有关逻辑门于作过程的深层知识。

本章中击到的 些基本逻辑 门经常被连接在 起构成组合逻辑电路,组合逻辑电路将在第5章 进行深入讨论 为了了解触发器 译码器、编码器、 进制加法器、乘法器以及其他许多在多数数 字系统中都可以见到的电路的操作、需要先理解门逻辑

为了允分了解逻辑电路, 必须关心的逻辑函数只有3个 这些函数是与(AND) 或(OR)和非(NOT) 充分了解了这3个函数, 就能够深入了解其他类型的逻辑电路 一旦掌握了逻辑目的工作原理, 了解更先进的逻辑电路的工作原理就会成为一件很容易的事

组合逻辑电路是指那些完全基于电路输入来做出判断的电路。组合逻辑电路并不具有记忆能力。上面将要字心的组合逻辑电路仅仅是本章讲解的逻辑门和第5章中讲解的一些高级门电路的组合。本书后面讲述的绝人多数数字电路都是基于逻辑门进行操作的。

第6章至第8章中的时序逻辑电路采用了由逻辑门组成的触发器、它们都被设计为集成电路 I( ) 时序逻辑电路的输出取决于存储能力(电路的原有条件)和电路当前的输入。因为时序逻辑电路的下一步操作由以前存储的数据和电路的当前输入决定,所以存储器应存储原有的电路条件例如,一个时序逻辑电路可以根据当前的输入变化存储一个二进制的"0"或"1" 更重要的是,它可以根据 个以前的输入条件保存二进制的"1"或"0"

# 3.1 与门

#### 要点

- 1 识别与门的逻辑符号。
- 2 给出一个与门的逻辑符号、由所给出的输入条件决定与门的输出。

当要求只有所有的输入变量都达到一定条件,才能得到所需要的输出时,应该在数字电路中使用与门 换句话说,如果条件 A 为真且条件 B 也为真,该逻辑门应显示为两个输出皆为真。如果条件 A 或 B 为假,或条件 A 和 B 同时为假,该逻辑门的输出也为假

利用双门轿车可以进行简单的模拟。与门可以指示出轿车的两个门都关着。如果司机门关着,条件 A 为真 如果乘客门关着,条件 B 为真。如果这两个条件都为真,与门的输出可以阻止开门指示器亮。如果其中某个门开着,与门的输出将处于一个使升门指示器接通的电平。

短逻辑是一种用于使逻辑电路分析变得更容易的技术。短逻辑是一套简单的规则,它可以指明一个逻辑门的输入、输出之间的关系。通过设计这种理解逻辑操作的简捷方法,一旦学会了与门和或门的短逻辑,就可以开发其他任何一种逻辑门的逻辑。

图 3 1 所示的是与"]的逻辑符号。一般情况下,本书中的与门都用图 3 1(a)所示的标准符号表示。图 3.1(b)所示的是与[]的 ANSI/IEEE 符号,它也经常用来表示与[],并有可能在将来代替标准符号。在两种符号中,都是用 A 和 B 表示输入,用 Y 表示输出。这些输入/输出字母都是任意的,并且可以命名为其他许多字母或字母组合。在矩形 ANSI/IEEE 符号中是一个"与"(&)符号,该符号是一种通用限定符(又称总定性符号),还可以表示与门和与函数。通用限定符一般都位于接近ANSI/IEEE 符号顶端的位置。




图 3.1 二輪人"肩

图 3 Ino 近小的表称为真值表或函数表 在数字上路中、经常用真值表表示逻辑电路的操作 真值表列出了每一种功能存在的输入组合以及对应于每种输入的输出结果 | 如真值表析示、 个输入 5 L 有 4 种可能的输入组合 不 考虑输入数目、对任何 — 种逻辑 门的输入组合数目,都可以用 2"进行计算,n 等于逻辑门输入的数目 对于一个数字电路 11,通过求 2 的幂 指数等于输入的数目 、能够得到输入组合的总数 在真值表中除了使用 0 和 1,许多开发者还使用 I (低 = 0)和 H · 高 - 1 ,这两种表示法并没有实际区别

用图 3.11c 可以发现、只有当两个输入 4 和 B 都为高时、逻辑门的输出才为高 4 或 B 有 个为逻辑 0 时,输出就为 0 使用矩逻辑是一种决定与门输出的简单方法。与门的短逻辑是"只要有 0 输入、输出就为 0" 用外行的话来说、短逻辑说明了逻辑门是如何工作的

输入与门可以看成两个相连的开关。为了使能量或信号通过这两个开关,就需要这两个开关 都闭合 因为原始逻辑。路使用继电器来完成逻辑功能,所以逻辑门经常被称为开关电路

与门的短逻辑是"只要有0输入、输出就为0",在分析图 3 1(c)中的真值表时应该仔细思考这句话。如果 A 为低、输出 Y 将为低。在这种输入条件下、输入 B 的电平就无关紧要了。 A 为低时,可以把 B输入作为"无关"条件、因为此时无论 B 是高还是低、输出都为低

如果 B 为低、情况也一样,与门的输出将为低、输入 A 成为无关输入 X 用于表示无关条件 图 3 1(d)的真值表中用到了这种无关条件的表达方式 图 3.1(d)中的高/低真值表与图 3.1(e)中的真值表是对等的。

图 3.2 中所示的电路足以证明与门的功能很容易实现 如果 A 和 B 为低、D 和 D 导通、电流通过 R 连接到 +5 V 电源上 因此、 $R_D$  底端的输出为低

如果一个输入为低,另一个为高,也存在同样的情况。例如,如果输入A为低、输入B为高,则 D 导通、电流流过 R 、输出仍然为低

当输入A和B均为高时,D和D,均为反向偏置,没有电流通过。由于没有电流流过 $R_D$ ,电压不会下拉、所以输出为+5 V(逻辑 1) 该电路产生了逻辑与的功能,并且证明了短逻辑"只要有 0 输入、输出就为 0"是对的。

+5 🔖




图 32 电阻 - .极管逻辑电路

对图 3 3(a 所示,在逻辑符号中标注逻辑门的短逻辑是一种非常好的辅助学习工具。 旦掌握了这些逻辑门的短逻辑,就没必要再进行这种标注了 但是,现在最好还是使用这种辅助工具 图中所示的与门有一个输入端。不过,它的短逻辑与 输入与门的是相同的 实际工厂无论输入的数目是多少,对于所有的与门而言,短逻辑都是"只要有 0 输入,输出就为 0" 在数字电路中,八输入的与门也很常见 短逻辑中第 位的值指明的是输入电平,表明"只要有 0 输入";短逻辑中第一位的值指明的是输出电平,表明"输出就为 0"。




图 3 3 : 输入与门

注意,在图 3.3(b)的真值表中,与门短逻辑的 0 输入电平表示了 1 输入与门 8 个可能输入条件中的 7 个。换句话说,8 个可能输入组合条件中的 7 个条件都至少含有一个逻辑 0。因此,正如与门短逻辑中所言,该与门的输出在这 7 种中任一输入条件下都是逻辑 0。只有当输入 A,B 和 C 都是高电平时,该与门的输出才是逻辑 1。图 3.3(c)还列出了高/低真值表。

#### 3.1 节复习题

- A 四出一个 输入 门间标准逻辑符号
- B 叙述与 ]的短逻辑
- C, 如果 1 1 B 1 1 1 输入与 1 的输出是什么?
- D 如果 1 1, B 1, 而 6 = 0, 则 一个 「输入与门的输出是什么?
- F. Uit. 个四输入。 ]的真值表、输入用 1, B, C和 D表示、输引用 1 表示

## 3.2 或门

#### 要点

- 工识别或门的逻辑符号
- 2. 给山或门的逻辑符号,由所给的输入条件决定或门的输出。

如果要求当任意一个输入变量达到某一条件时,都能够得到所需的输出,就要用到或门 也就是说,如果条件 A 为真或条件 B 为真,或者条件 A 和 B 都 为真,该逻辑 J 的输出都能够体现出至少有一个输入条件为真。如果没有任何输入条件为真,该逻辑门电能够指示 B 来这种情况

这里,可以再用一次模拟汽车开门的例子。在上述情况下,或门将用于指出某一个门开着。如果司机, ] 开着、条件 A 为真。如果乘客门开着、条件 B 为真。如果两个门都开着,则条件 A 和 B 都为真。只要有一个门开着,或门的输出就可以通过接通开门指示器指示出该状态。




图34 输入或门

图 3.4 中的真值 表表明该逻辑 门将会在输入 A 或 B 为真或输入 A 和 B 均为真时输出高电平 只有 当 A 和 B 均为低时,该逻辑门的输出 A 为低 可以把 输入或门理解为两个开关并联 为了使能量或信号通过开关,需要有一个开关闭合或两个开关都闭合

另一种叙述或门功能的更简单的方法是短逻辑。或门的短逻辑是"只要有一个输入为1,输出就为1"注意、在图 3 4(a)的高 低真值表中,当输入 A 为高时,输入 B 为无关项,反之亦然。可以根据或门的短逻辑思考上面这句话

图35所示的是 个 输入或门及其真值表,该真值表再 次证明了或门的短逻辑是"只要有个输入为1,输出就为1"。无论一个逻辑门的输入数目为多少,短逻辑对于任何类型的逻辑门都是适用的。





图 3.5 三输入或门

如果研究图 3.6 所示的二输入或门的组合,可以发现该电路提供的结果与图 3.5 中所示的三输入或门的结果相同。或门的短逻辑证明,如果 A 或 B 为高,则 Y 为高,因此 Z 也将为高。同样,无论输入 A 或 B 为什么,只要 C 为高,Z 就为高。对图 3 6(b)中真值表的分析可以证明三输入的电路将提供 8 种输入组合。图 3.6(a)所示的逻辑电路的真值表与图 3.5(b)所示的真值表完全相同。

#### 3.2节复习题

- A. 画出 个二输入或门的标准逻辑符号。
- B. 叙述或门的短逻辑。
- C. 如果 A=0, B=0, 二输入或门的输出是什么?
- D. 如果 A=1, B=1, 而 C=0, 则三输入或门的输出是什么?
- E. 画出一个 1输入或门的真值表,输入用 A 和 B 表示,输出用 Y 表示。



3.3 ≢门

## 要点

- 1. 识别非门的逻辑符号。
- 2. 给出非门的逻辑符号,由所给的输入条件决定非门的输出

最简单的数字电路是反相器 反相器经常称为非门(NOT gate )。使用这种逻辑门可以实现逻辑非的功能。逻辑非功能就是一种将输入信号转换为其互补形式并在输出端表示的方法 简而言之,它可以将逻辑0变为逻辑1,或将逻辑1变为逻辑0 这种处理常被称为非。尽管这种门不具有判定功能,但是仍把它称为逻辑门

图3.7所示的是非门的逻辑符号。图3.7(a)中的每个标准符号中的圆圈代表的就是反相,并且常被称为非指示符。注意,图中的圆圈既可以放在非门符号的输入端,也可以放在输出端。在第4章中,将讨论关于圆圈放在不同位置的意义。但是,无论在哪个位置,圆圈表示的都是反相。

图 3.7(b)所示的 ANSI/IEEE 符号显示了一个输入、A)和一个输出(A)。输出端的符号 A 带有一条横线,它是一个标志符,用来指示反相输出或指示低电平有效输出

图 3.7(c)所示的真值表表明,如果 A=0 (输入),则 A=1 (输出);如果 A=1,则 A=0 因为加到反相器输入端的信号标为 A、所以从逻辑关系上而言,输出就必然是 A。输出变量 A 上的横线表明对输入变量 A 求反。A 一般读为 A 非。有时,也用符号(')代替横线 这时,可以把信号分别称为原 A、A 非或 A 和、最常用的是 A 非

该电路的输入标为A、字母A是任选的,也可以标为其他字母或字母组合。例如,MEMR就在许多计算机中用于表示"存储器读"信号。如果图3.7(a)或图3.7(b)所示的反相器的输入标为MEMR,则其输出将被标记为 MEMR。

用字母标识信号的方法有时称为助记符。助记符是指那些用来在系统中命名或标识 条线或 个输入/输出信号的字母。如果这些字母有助于识别某一条系统线的用法,则将其称为助记符、上 面用到的 MEMR 就是助记符的一个很好的例子。




图 37 反相器

由于在数字电路中只使用两种逻辑电平, 所有有效的信号必须是逻辑0(低电平 或逻辑1 高电平, 在数字系统中的许多电路中都要求有一个特定的信号电平作为器件的时钟, 或关闭 开启该器件。有时, 在系统的某一点上要求用一个低电平来关闭器件, 而在同一个系统的其他某个点 上又有可能要求将此信号反相为高电平, 以开启一个逻辑门或其他的电路, 器件

首先,可以举一个微处理器复位(RESET)输入信号的例子。在数字计算机中,微处理器是其中央处理器(CPU),它可以对指令进行译码并控制系统。 些微处理器的 RESET信号被作为一个有效信号 单词RESET上不加横线表明该信号是一个高电平有效信号。该信号的名字就隐含着一面且也确实意味着,该信号必须被设置为高电平才能复位微处理器。在微处理器正常工作的绝大多数时间里,RESET信号都处于低电平状态 然而,一旦它变为高电平,微处理器就会被复位。这种复位条件将使微处理器立即终止当前的活动并重新启动。当计算机电源发生短暂中断时,总会引起由RESET信号变为高电平(有效)造成的复位状态。

在计算机中,有些地方的复位信号必须是低电平才能完成复位功能。当需要低电平有效信号时,RESET信号要被送到如图38所示的反相器、以产生低电平信号。反相器的输出RESET表示该信号现在是低电平有效信号。从非门的输出端得到的复位信号可用于所有需要低电平有效的输入端、以实现初始化的复位操作。




图 3.8 复位反相器

下面的例子用到了高电平有效的复位信号RESET和低电平有效的复位信号RESET,如表31所示,当一个信号处于有效电平时、称为被"置有效"(asserted)。

信号	有效电平	信号电平		条件	
RESET	н			置有效电平	
RESET	н	0	-	未置有效电平	
RESET	T	0	<del>.</del>	置有效电平	
RESET	1	1		未置有效电平	

表 31 置有效信号电平

注意 所有1 面没有带横线的信号都是高电平有效的。当它们为逻辑1时,被置有效。所有1 面带横线的信号都是低电平有效信号。当它们为逻辑0时、被置有效。

有时,当一个信号为高电平时可以完成某一个操作,当该信号为低电平时可以完成另一个操作。标为 RD/WR 的信号线就是这样一个例子。该信号允许一个计算机在该信号线为高电平时读寄存器,为低电平时写寄存器。在这种情况下,该信号就有两种有效电平。

#### 3.3节复习题

- A 画出非门的标准逻辑符号
- B. 画出非门的真值表。
- C. 当在某个字母上面画上一道横线时, 表示什么意思,
- D. 叙述"置有效"的定义。
- E. 信号 MEMR 的有效电平是什么?

# 阶段性小结(3.1 节~3.3 节)

逻辑门用于数字电路中作为判断电路。

在数字电路中共有3种基本的逻辑功能。与、或和非。

短逻辑是一套简单的规则,能够指明逻辑门的输入、输出之间的关系

与门用于辨别是否所有的输入条件都满足要求。

与门的短逻辑是"只要有一个输入为0、输出就为0"。

真值表(函数表)指明了逻辑门/电路的工作过程规律 真值表列出了逻辑门/电路可能存在的每一种输入组合,以及对应于每种输入组合的输出信号。

以逻辑门的输入线的数目为指数,求2的幂即可得到一个逻辑门可能存在的所有输入组合的总数。逻辑门的无关输入指的是,无论该输入是高电平还是低电平都无关紧要 无关输入不会影响逻辑门的工作过程结果。在真值表中、无关输入用 X 表示。

当要表示任意一个输入满足条件时,需要使用或门。

或门的短逻辑是"只要有一个输入为1、输出就为1"


逻辑门的短逻辑与该逻辑门的输入数目无关。与门的短逻辑"只要有一个输入为0、输出就为0",对于八输入与门和对于二输入或二输入与门同样正确

反相器,常称为非门,可以提供信号的反相信号。反相处理有时称为"非"。用标准逻辑门符号上的圆圈来标识反相。这个圆圈称为非指示器。

字母或字母组上面的横线( )表示该信号经过了逻辑非处理。A通常读为"A非"或"A杠"。信号被置有效是指它处于有效电平 当一个信号被置有效时,通常指其将要完成某一项功能。高电平有效信号是指当它处于逻辑1时,该信号有效 低电平有效信号是指当它处于逻辑0时,该信号有效 RESET信号就是这样的一个例子。如果信号被标记为RESET,则当该信号处于高电平时,将使某个电路复位 如果信号被标记为RESET,横线表明该信号是低电平有效的,这表示当该信号为低电平时,将使某个电路复位


## 阶段性练习 (3.1节~3.3节)

- 1. 图 3.9 所示的逻辑符号表示一个二输入 门。
  - a. 或
  - b. 5
  - c #
- 2. 或门的短逻辑为
  - a 只要有一个输入为0,输出就为0
  - b. 只要有一个输入为 0、输出就为 1
  - c. 只要有一个输入为1、输出就为1。
  - a. 只要有一个输入为1,输出就为0
- - a e≹
  - b. 与
  - c. #



- 4. 只有当所有的输入都是高电平信号时,与门的输出才为逻辑1。
  - a. 对
  - b. 错
- 5. 只有当所有的输入都是高电平信号时,或门的输出才为逻辑1。
  - a. 对
  - b. 错
- 个五输入逻辑门有多少种不同的输入组合?
  - а. 4
  - b. 8
  - c 16
  - d 32

- 7 与函数可以看成是并联的两个开关。
  - a. 村
  - b错
- 8 如果 个 1输入与门的输入 A 为低电平, 则输入 B 是 个 无关输入。
  - a. 1.
  - b错
- 9 在真值表中、无关输入用 Y 表示
  - a. 对
  - b. 锴
- 10 与门的短逻辑是
- a 只要有一个输入为1、输出就为0。
  - ь 只要有一个输入为1、输出就为1。
  - c 只要有一个输入为 0、输出就为 1。
  - d 只要有一个输入为0,输出就为0.
- 11. 反相器常被称为非门。
  - a. 对
  - b 错
- 12 非门标准符号上的非指示器(圆圈)可以放在该逻辑门的输入端或输出端
  - a 材
  - b 错
- - a或
  - b. 与
  - c. #



- 14 缩写词 MEMR 表示\_\_\_\_。
  - a. 低电平有效信号
  - b. 髙电平有效信号
- 15. 当 RESET 为逻辑 0 电平时, 是指\_\_\_\_。
  - a 置有效
  - b 未置有效

## 3.4 与、或、非组合逻辑电路

#### 要点

说明将短逻辑变为短逻辑的规则

2 给出包含与、或、非门的组合逻辑电路的逻辑图,在给出输入条件下确定电路的输出。


从与门的短逻辑来看,可以推出该逻辑门的另一个公理 这个概念称为短逻辑(注意上面的横线)、与门的短逻辑是"只要有一个输入为0、输出就为0" 短逻辑的规则是将"只要有一个输入"改为"所有输入",并将输入和输出的电平反相。这样,可以得到与门的短逻辑概念为"所有输入为0、输出才为0"

在对二进制数进行操作时、需要记住的另一个事实是0=1。也就是说,如果信号不为0,则它 定是1 同理,1=0。

由于0 = 1. 与门的短逻辑变为"所有输入为 I, 输出才为 I"。该逻辑对所有的与门都适用。而 日、短逻辑的概念也可以应用于所有类型的逻辑门。

如果知道或门的短逻辑, 就应该能够迅速将其转换为短逻辑。或门的短逻辑为"只要有一个输入为1, 输出就为1",它可以转换为"所有输入为1, 输出才为1",而这与"所有输入为0,输出才为0"是一样的。或门的真值表可以证明该公理是正确的。

对图 3.12 所示的组合逻辑电路进行分析时、为了确定真值表中的输出 Y和 Z,就使用了短逻辑。稍后可以看到另一种简单的分析方法,但是目前还要使用短逻辑的概念。为了分析方便、在图 3.12(a)的专门和或门中已经标出了各自的短逻辑。



A	B	C	Y	Z
0	Ð	0	0	_ j
0	0	1	1	0
0	1	0	0	1 '
0	1	1	1	0
, 1	0	0	0	1
1	Q	1	1	0
1	1	0	1	0
j	1	1_	1	0

(b) 真值表

图 3.12 组合逻辑电路

1. 条件 A : 0、B 0、C - 0

与门的输出(X)为0 注意,这里的X表示的是该逻辑门的输出,而不是一个无关条件。由于X 0和C 0输入到或门、由"所有输入为0、输出才为0"可知、或门的输出为0。这样、正如图 3.12(b 所示、反相器( $\mathbb{P}^{1}$ )输出的结果为1。

- 2 条件 A=0, B=0, C=1。 与门的输出 X 为 0 然而,由于 C=1,或门的输出 Y 为 1 因此,在这种情况下,或门的输入 X 就变成一个无关项 输出 Y 为逻辑 1,它反相后为 Z=0
- 3 条件 A = 0、B = 1、C · 0。
   与门的输出 X 为 0 由于或门的两个输入都为 0,所以它的输出 (Y) 也为 0 因此,输出 2 必然是 1

花几分钟的时间分析该电路的其余五种输入组合 如果能够顺利地进行这种分析,而且结果与图 3.12(b)中真值表所示的 Y 和 Z 相同、就可以继续下面的学习内容 如果进行这种分析时有问题,可以按 3 1 节、3.2 节和 3 3 节的顺序进行快速复习。

#### 3.4 节复习题

- A. 将短逻辑变为短逻辑的基本规则是什么?
- B. 1 = 0
  - (1) 对
  - (2)错
- C. 短逻辑的概念只能应用于与门。
  - (1) 对
  - (2) 错
- D. 与门的短逻辑是什么?
- E. 写出图 3 13 所示电路的真值表、要求表示出对应该电路所有输入组合的输出 Y 和 Z。




图 313 逻辑电路图

# 3.5 与非门

### 要点

- 1. 识别与非门的逻辑符号。
- 2 给出一个与非门的逻辑符号、由所给的输入条件决定与非门的输出。

有时候,在数字电路中需要使用与门的功能,但是希望在输出端得到低电平有效的逻辑电平,前面已经讲过,当所有的输入都为高电平时,与门的输出才为高电平。因此、与门的输出称为高电平有效输出。只要在与门的输出端加一个反相器,就可以很简单地改变与门输出的有效电平,该方法如图 3 14 所示。在该电路中,只有当输入 A 和 B 均为高电平时,输出 (Y) 才会是低电平。所有其他的输入组合都将在非门的输出端产生。个高电平信号。在该电路中,低电平输出信号才是有效输出已平,高电平输出是无效输出




图 314 带反相器的与门

为了用 种更简单的方法来解决这个问题,而不是再额外加一个逻辑 ],已经专门设计出了与非门 NAND) 图 3 15 显示了与非门的逻辑符号和真值表。注意,在图 3.15(a 所示的标准逻辑符号的逻辑门输出端的圆圈 非指示符)。该圆圈表示对经过逻辑与操作后的信号进行的反相操作是与非 ]的一种功能,并且是一种内含的功能。该圆圈代替了图 3.14 中外加的非门,并使与非门的输出是低电平有效 在图 3.15(b)的ANSI/ILEE符号中,Y输出端的对角斜线是表明输出为低电平有效的标记。




图 3.15 二输入与非门

与门和与非门之间的惟一区别是,在与非门中,经过逻辑与操作后的信号还要反相,因此可以很容易地得到与非门的短逻辑。首先,从与门的短逻辑入手。由于经过逻辑与操作后的信号还要反相才最终输出,所以短逻辑就是"只要有一个输入为0,输出就为0"。注意,与门的短逻辑和与非门的短逻辑之间的惟一区别是,与非门输出端的短逻辑电平反相了。只要在逻辑门符号上看见圆圈或对角斜线,就可以很容易地记住与非门的短逻辑。"只要有一个输入为0,输出就为0"与"只要有一个输入为0,输出就为1"是相同的。图 3.15时所示的与非门的真值表证明了这个短逻辑。


正如把与门的短逻辑变为短逻辑一样,与非门的短逻辑也能够以完全相同的方式变为短逻辑,只要将"只要有一个"变为"所有",并对输入和输出的逻辑电平都进行反相即可。这样,与非门的短逻辑就变为"所有输入为0,输出才为1"。还可以将其变为"所有输入为1,输出才为0"。

由与门和与非门的真值表(如图 3 16 所示)可以看出,两个逻辑门的输出电平正好相反。自然,这是因为与非门的输出端反相了。只有当输入A和B都是高电平时,与门的输出才是有效的高电平。只有当满足同样的条件时,与非门的输出才会变成有效的低电平、对这两个逻辑门而言,其他一种输入组合所输出的都是无效电平。

输入		与门的 输出	「非」 的输出
A	В	Y	Z
0	0	0	1
0	I	0	
1	0	0	
1		1	0

图 3.16 与门 与非门真值表

图3 17所示的是一个四输入与非门的ANSI/IEFE符号和真值表。注意,图3 17(c)所示的使用无关输入项的高/低真值表极大地简化了图 3 17(b)所示的真值表。



	输	۸.		輸出
A	₿	С	D	Y
0	0	0	0	1
0	0	0	1	1
0	0		0	1
0	0		1	1
0	1	0	0	1
O	1	0	1	1
G	1	1	0	1
0	1	4	_	1
1	0	0	0	1
I	0	0	1	
1	0	1	0	1
1	0	1	1	3
1	l	0	0	
1	1	0		
1	l	l	0	
1	1	1	1	0

(b) 真值表

		输	人		输出
	A	В	С	D	Y
=	Н	Н	Н	Н	I
	L	Х	X	X	H
	Х	L	X	X	Н
	X	X	L	X	н
	X	X	X	Ĺ	Н

(c)高/低真值表

图 3.17 四输入与非门

#### 3.5节复习题

- A 四出一个一输入与非门的标准逻辑符号。
- B 说出与非门的短逻辑。说出与非门的短逻辑
- C 如果 4-0 且  $B \cdot 1$  ,写 打门的输出是什么?
- $\mathbf{D}$  如果  $\mathbf{A}$   $\mathbf{L}$  **L**  $\mathbf{L}$   $\mathbf{B}$   $\mathbf{L}$   $\mathbf{L}$  与非门的输出是什么  $\mathbf{L}$
- L 画出一个 输入与非门的真值表、用 A、B 和 C 表示输入、用 Y 表示输出

## 3.6 或非门

### 要点


- 1. 识别或非门的逻辑符号
- 2 给出一个或非门的逻辑符号,由所给的输入条件决定或非门的输出

有一些数字电路要求或函数的输出为低电平有效。前面已经讲过,任何一个输入为高电平,则或门的输出就为有效高电平。可以再使用一次反相器来完成这种有效电平的转换,如图318所示。不过,如果使用或非门,则可以更简单地解决这个问题,因为在或非门中电平的转换是在内部完成的



图 3 18 带有反相器的或门

图 3.19 所示的是或非门的逻辑符号和真值表。在图 3.19(a)中的逻辑门输出端所加的圆圈 非指示符 表示电平转换。圆圈表示经过或运算后的信号转换是或非门的一个内置功能 图 3.19(b)中的通用限定符、≥ 1 代表或功能、输出端(Y)的对角斜线代表或非门的电平转换功能(低电平有效输出)。



输力	<u> </u>	输出
A	B	Y
0	0	1
0	1	0
1	0	0
1	i	0
·	<u>آ</u> رع)	 其值 表

图 3.19 输入或非门

或门和或非门之间的惟一以别是,在或非门中对经过或运算的信号还要进行电平转换。由或门的短逻辑可以得到或非广的短逻辑。或门的短逻辑是"只要有一个输入为1,输出就为1",由于或非门对电平的转换功能。或非门的短逻辑可以变为"只要有一个输入为1,输出就为1"记住。在该短逻辑中,输出逻辑电平经过了逻辑非的操作。这样,或非门的短逻辑就成为"只要有一个输入为1,输出就为0"图3.19(c)所示的或非门的短逻辑证实了这一点。只要看见或非门符号上的圆圈或对角斜线,就可以很容易地由或门的短逻辑推出或非门的短逻辑。

由前面讨论的规则、该短逻辑还可以变为短逻辑。可以推出, 短逻辑为"所有输入为0,输出才为1"。

为了便于比较,或门和或非门的真值表都显示在图 3.20 中 由于对输出电平的转换、或非门的输出电平与或门刚好相反。只要有一个输入条件为真,或门的输出就是有效的高电平;只要有一个输入条件为真,或非广的输出就是有效的低电平。

输入		或门输出	或非.] <b>输</b> 出
A	В	Y	Z
0	0	0	l
0	_		0
1	0		0
1		1	0

图 3 20 或门/或非门的真值表

### 3.6 节复习题

- A. 画出一个二输入或非门的标准逻辑符号和 ANSI/IEEE 符号
- B. 说出或非门的短逻辑。说出或非门的短逻辑
- C. 如果 A=1 且 B=1, 一个二输入或非门的输出是什么?
- D. 如果 A=0 且 B=0,一个二输入或非门的输出是什么?
- E. 如果 A=0, B=0, C=0, D=1, 个四输入或非门的输出是什么?

## 阶段性小结(3.4节~3.6节)

为了得到一个逻辑门的短逻辑, 其规则为: 将该逻辑门短逻辑中的"只要有一个"变为"所有", 并将短逻辑中的输入、输出电平都取反。

在掌握逻辑图之前,应该在逻辑图的每个逻辑门上标注出其短逻辑,以帮助分析电路。 $0=1,\ 1=0$ 。

与非门的短逻辑是"只要有一个输入为0,输出就为1"。通过使用与门的短逻辑,并对与门的输出进行反相处理,即可得到该短逻辑。与非门的反相功能要求对输出进行逻辑非处理。

与非门的短逻辑是"所有输入为1,输出才为0"。

在同样的输入条件下,与非门的输出逻辑电平总是和与门的输出逻辑电平相反。

或非门的短逻辑是"只要有一个输入为1,输出就为0",其短逻辑是"所有输入为0,输出才为1" 在同样的输入条件下,或非"J的输出逻辑电平总是和或门的输出逻辑电平相反。

图3.21显示了上面讨论过的除非门以外的所有逻辑门的短逻辑和短逻辑。非门的操作太简单、不需要短逻辑。






图 3.21 短逻辑和短逻辑

## 阶段性练习 (3.4节~3.6节)

- 1. 与门的短逻辑是
  - a 只要有一个输入为0. 输出就为0。
  - b. 只要有一个输入为 l. 输出就为 l
  - c. 所有输入为0,输出才为0。
  - d. 所有输入为1,输出才为1。
- 2. 或门的短逻辑是
  - a. 只要有一个输入为0、输出就为0。
  - b. 只要有一个输入为1. 输出就为1。
  - c. 所有输入为0,输出才为0。
  - d. 所有输入为1,输出才为1。
- 3. 图 3.22 所示的标准逻辑符号表示的是一个 \_\_\_\_\_\_\_\_\_ 门。
  - а. ф
  - b. 5
  - c. 或非
  - d. 与非



- 4. 图 3.23 所示的 ANSI/IEEE 符号表示的是一个\_\_\_\_\_\_门。
  - a. 或
  - b. 与
  - c. 或非
  - d. 与非



- 5 与非门标准符号上的圆圈表示反相
  - a. 16
  - b. 错
- 6 或证]]的短逻辑是
- a 只要有 全输入为 0、输出就为 0
  - b 只要有一个输入为1, 输出就为1。
  - c 只要有一个输入为0、输出就为1
  - d 只要有一个输入为1、输出就为0
- 7. 与非门的短逻辑是
  - a 只要有一个输入为0、输出就为0
  - b 只要有一个输入为1,输出就为1.
  - c. 只要有一个输入为 0. 输出就为 1.
  - d. 只要有一个输入为1,输出就为0
- 8. 如果 A=0, B=0, C=0, 一个 输入与非门的输出是什么?
  - a. 逻辑 0
  - b 逻辑1
- 9 如果 A=1, B=1, C=1, 一个三输入与非门的输出是什么?
  - a. 逻辑 0
  - b. 逻辑 1
- 10. 如果 A=0, B=0, C=0, 一个 [输入或非门的输出是什么?
  - a. 逻辑 0
  - b. 逻辑 1

# 3.7 逻辑电路的动态工作过程

#### 要点

- 1. 定义静态工作过程和动态工作过程
- 2. 给出一个逻辑门的符号及其输入时序波形, 画出该逻辑门的输出波形。
- 3 定义使能端和禁止端。
- 4 辨别能够使能或禁止与门、或门、与非门和或非门的逻辑电平。

前面讲述的逻辑门的工作过程都是在输入为静态条件下进行的。换句话说,逻辑门的输入设定 在某一个逻辑电平,并在电路分析期间保持不变。通常这种情况称为静态工作过程。 实际上,绝大多数情况下逻辑门的输入都是在不断改变的,这种情况称为动态工作过程。如果使用短逻辑或每逻辑,则利用时序图进行动态分析的过程并不复杂。

这里提供了另一种学习逻辑门工作过程的简单方法,用来作为补充内容,以保证在学习动态分析前充分理解逻辑门的工作过程

如果逻辑门的输入和输出是以高、低电平的形式进行讨论的,并且与逻辑函数直接相关,则可以得到一些非常简单的短逻辑和短逻辑的概念,在进行此类分析时,必须牢记两点:

- 1 只有两个逻辑函数需要考虑: 与函数和或函数
- 2 如果在输入端或输出端没有圆圈符号, 则将输入或输出看成商电平。如果在输入端或输出端有圆圈符号, 则将输入或输出看成低电平。

图 3 24(a)所示的与门可以用上述的两个步骤进行分析、具体过程如下:

如果输入 4 元國圈)为高电平,输入 B 也是高电平(无圆圈)、两者相与输出将为高电平(无圆圈)

图 3.24(b 所示的与非门的分析过程为:

如果输入A: 九圆圈 为高电平,输入B也是高电平(无圆圈),输出将为低电平(输出端有 [6 圈])




图 3.24 逻辑门工作过程概述

在上面的分析中,因为在两个逻辑门的输入端都没有圆圈,所以输入均为高电平。由于在逻辑门的输入端没有圆圈,所以如果与门的两个输入都是高电平,则可以断定输出为高电平。由于输出端都有圆圈标志,所以与非门的输出为低电平。

上述分析过程也可以用于图 3.24(c)所示的或门, 具体分析过程为:

如果输入 A 为高电平、或输入 B 为高电平、则输出将为高电平。


同样,图 3.24(d)所示的或非门的分析为:

如果输入 A 为高电平,或输入 B 为高电平,则输入 B 为低电平。

前面的类推和与门的"所有"规则以及或门的短逻辑"只要有一个"规则直接相关。

#### 3.7.1 与门

图 3.25 显示了与门及其输入、输出的波形。这里的任务是证明输出端的波形是正确的。如果输出正确,则可以认为该逻辑门工作过程正常。



### 我们从时刻4.开始分析:

t<sub>1</sub>~t<sub>2</sub>: 此时输入A和B均为高电平,因此输出为高电平。记住,该逻辑为"所有输入为1、输出才为1"。

 $t_2 \sim t_3$ : 此时输入 A 为低电平、根据逻辑"只要有一个输入为 0、输出就为 0"。可得,此时的输出为低电平。

ta-ta: 此时输入A和B均为高电平,因此输出为高电平

t\_~t.; 此时输入 A 为低电平, 所以此时的输出为低电平。

 $t_{5}\sim t_{.0}$ : 在此期间、输入B为低电平、该逻辑门的短逻辑表明、在此期间输出应该一直为低电平。实际上、由于在此期间输入B为低电平、输入A是一个无关项。

tio~t: 输入 A 为低电平, 输出应该为低电平。

tu~to: 输入 A 和 B 均为高电平, 因此输出为高电平。

to~t: 输入A为低电平,输出应该为低电平。

 $t_{13}$ ~ $t_{.4}$ : 输入A和B均为高电平,因此输出为高电平。

-旦习惯了这种动态分析,就会自动地去寻找短逻辑条件。对于与门,"所有输入为 1,输出 才为 1"相对而言是比较容易找到的一个条件。看一下图 3.25 可以发现,高电平输出只出现在  $t_1 \sim t_2$ ,  $t_3 \sim t_4$ ,  $t_{1.1} \sim t_{12}$  和  $t_{1.3} \sim t_{14}$  等时间段。只要分析时换用其他逻辑门的短逻辑,这种波形分析方法就可以适用于所有类型的逻辑门的分析。

从图 3.25 中还可以得到更重要的两点启示。首先,可以发现当输入 A 被允许通过逻辑门时, A 被传送到该与门的输出端,并且没有反相。观察图 3.25 中  $t \sim t_5$  时间段和  $t_{10} \sim t_4$  时间段与门的输出,

这一点表现得非常明显。其次、当输入B为高电平时、输入A才能够被允许通过该逻辑门;当B为低电平时、输入A将被禁止通过该逻辑门。

有该逻辑电路中,可以把输入B称为控制输入,它可以决定输入A的信号是否被允许通过该逻辑门。如果B输入端的控制输入信号为高电平,则A输入端的信号将通过该逻辑门,不发生反相,该逻辑门此时是被使能的。当一个逻辑门被使能时,它就可以被激活,并允许通过信号。

当输入 B的控制输入信号为低电平时、输出为低电平 因此, A输入端的输入信号不能传到该逻辑门的输出端。在这种情况下、当 B输入端的信号为低电平时,与门就被禁止了一当一个逻辑门被禁止时、它就变得无效了, 其他的输入信号就不能被传到输出端。实际上、当与门因为某一个输入为逻辑 0 而被禁止时、其他输入就变成了无关输入。


如果一个逻辑电平能够激活一个逻辑门,即允许它传输信号,则称该电平的信号为使能信号。如果一个逻辑电平禁止了一个逻辑门,即不允许它传输信号,则称该电平的信号为禁止信号。

熟练掌握哪一个逻辑电平禁止或使能哪些逻辑门是非常必要的。因为这些信息已经都包含在逻辑门的短逻辑中,所以了解这些逻辑电平还是很容易的。短逻辑的输入电平(对与门而言就是"只要有一个输入为0"/总是能够表示出该逻辑门的禁止信号。与门的禁止信号就是逻辑0。当某一个逻辑门被禁止时,短逻辑的输出电平(对与门而言就是"输出就为0"/总是表示该逻辑门的输出逻辑电平

上面的基本知识可以应用于我们所研究的所有逻辑门、也就是说,输入短逻辑电平总是表明了禁止电平。当某一个逻辑门被禁止时,输出短逻辑电平总是表明了该逻辑门的输出电平

而且,由于我们使用的是一进制电路、只存在两种逻辑电平,所以,如果逻辑0是与门的禁上信号、则逻辑1必然就是使能信号。很容易就可以想到,可以用逻辑0禁止一个逻辑门,必然就可以用逻辑1激活该逻辑门。但是,必须牢记的是,对与门而言,逻辑0是禁止信号,但对其他类型的逻辑门它很可能是使能信号。这就是为什么必须依靠逻辑门的短逻辑的指导,直到能够非常熟练地使用使能信号和禁止信号的概念。

如果在一个逻辑门的逻辑符号上标注了其短逻辑(如图 3.26 所示),那么立即就可以知道该逻辑门是如何 I 作的,即它的禁止信号是什么,当它被禁止时输出信号是什么,以及它默认的使能信号是什么 注意,使能信号总是禁止信号的补码。



使能信号=禁止信号-0=1

图 3 26 与门的禁止信号/使能信号

## 3.7.2 或门

图 3.27 显示了或门及其输入、输出的波形。这个三输入电路的分析如下:

7~6: 此时、输入 4 为高电平、因此输出为高电平 记住,或门的短逻辑 "只要有一个输入 为 1、输出就为 1"表明输出应该为高电平

5~1·此时, 一个输入均为低电平, 因此输出应该为低电平。该逻辑广的短逻辑"所有输入为 0, 输出才为 0"。可以证明这一点

1~4、此时、输入 A 为高电平, 因此输出应该为高电平

ta~ta: 此时、 个输入均为低电平,所以此时的输出为低电平。

t,~t,:输入 4 为高电平,所以输出为高电平

5~6: 二个输入均为低电平、归输出应该为低电平

5~to: 输入B为高电平, 因此在这期间输出都应该为高电平

40~1: 个输入均为低电平,则输出应该为低电平

t, 13: 输入A和C均为高电平, 因此输出为高电平




图 3 27 或门的动态工作过程

注意,在图3.27中,根据短逻辑条件"所有输入为0,输出才为0",可以很容易地确定该逻辑门的输出。在5.和4、4.和4、4.和4以及1。和1.时间段内,上述条件是满足的。在这些时间段内,或门的输出为低电平。在其他的时间段内,都至少有一个输入信号为高电平,所以输出为高电平。

在图 3.27 中,当输入B和 C的条件允许时,输入A 可以通过或门,不发生反相。只要比较或门在上到 b间的输出与输入A的关系,即可很容易地发现这一点。

在这个特定的电路中,可以把输入B和C称为控制输入。这两个控制输入决定是否允许输入A的信号通过该逻辑门

很显然,如果输入B和C均为低电平信号,输入端A的信号就可以通过或门、不发生反相 因此,在输入端B和C为逻辑0可以使该逻辑门工作。

当控制输入端B或 6 的信号为高电平时,或门将被禁止,即输入 A 的信号被阻塞。在 6 和 1.0 之间的时间段内、输入 B 为高电平、该逻辑门被禁止,输入 A 和输入 C 成为无关项。在 6 元、当输入 C 变为高电平时也会出现这种情况、此时输入 A 和输入 B 成为无关项


中亿亿前面对与门进行动态分析时所定义的使能信号和禁止信号的概念, 牢记这一点是很重要 下一大致的要点为: (1)某个逻辑 ]的输入短逻辑电平总是确定了禁止电平, 2 当该逻辑门被禁止时,输出短逻辑电平总是确定了该逻辑门的输出电平。

或用的短逻辑表明,逻辑1将禁止该逻辑门 当该逻辑门被禁止时,其输出将为高电平信号该逻辑门的使能逻辑电平为逻辑0

或门禁工信号(逻辑1)和与门禁工信号的电平正好相反。当或门禁止时,其输出电平为逻辑1、门禁止时,其输出电平为逻辑0。下面还将讨论与非门和或非门,那时这些禁止信号和使能信号是很容易混淆的。但是,只要记住各逻辑门的短逻辑,就可以很简单地确定各逻辑门的使能电平和禁止电平

值得指出的是、在上面讨论使能信号和禁止信号时、并没有谈到逻辑门的"开"和"关"在数字电路中、人门 般习惯于将逻辑0号"关"联系在 起、将逻辑1号"开"联系在 起 如果习惯于这种思路、在广面将会碰到 些问题 完成了内部的逻辑门分析后,这个问题就会显现出来在内部分析的过程中,当逻辑 ]的输出晶体管处于"关"状态时、逻辑门的输出为逻辑1;当逻辑 ]的输出晶体管处于"开"状态时、逻辑门的输出为逻辑0。这与上面提到的人们的习惯看法工好相反 这就是为什么采用这种习惯思路会产生混淆的原因 通常、最好是将使能有效的逻辑门看成是被激活的、将被禁止的逻辑门看做是无效的

图 3.28 用图示的方法表示了或门的工作过程、禁止信号、被禁止时的输出电平和使能信号。



使能信号-禁止信号 1-0

图 3 28 或门的禁止信号和使能信号

## 3.7.3 与非门

图 3.29 表示的是一个与1引及其输入端A和B以及输出端Y的波形、这些波形可以用于动态分析。

t<sub>1</sub>~t<sub>2</sub>: 此时,输入A和B均为高电平,因此,根据该逻辑门的短逻辑"所有输入为1、输出才为0",输出应该为低电平。

 $t_2 \sim L_1$ : 此时,输入A为低电平,因此,根据该逻辑门的短逻辑"只要有一个输入为0、输出就为1",输出应该为高电平。

ta-ta: 此时,输入A和B均为高电平,因此输出应该为低电平。

t<sub>4</sub>~t<sub>5</sub>: 此时,输入A为低电平,所以此时的输出应该为高电平。

15~16: 两个输入均为高电平,输出应该为低电平

to-to: 输入 4 为低电平, 输出应该为高电平

t--k: 输入 1 和 B 均为高电平、因此输出应该为低电平

ta~ta: 控制输入 B 为低电平、因此,在此期间的输出应该为高电平

注意、在图 3 29 中、当 B 端的控制输入为高电平时、输入 A 可以直接传输到与非门的输出端。当与 l 门 L 作时、输出端 l 除了与输入端 A 的信号反相外,其他方面同输入端 A 的信号完全相同。这是符合逻辑的,因为与非门的输出端有一个反相器





图 3.29 与非门的动态工作过程

由于当控制输入信号为高电平时,输入端A的信号允许传输到与非门的输出端,所以逻辑1使与非门工作。因为逻辑0是与非门的禁止信号,所以当输入B为低电平时,与非门被禁止。与门被禁止时的输出信号为逻辑电平0。和与门不同的是,与非门被禁止时的输出是逻辑电平1。

图 3 30 用图示的方法表示了与非门的工作过程、禁止信号、被禁止时的输出电平以及使能信号。记住,一个逻辑门的短逻辑往往能够说明其禁止信号、使能信号及其禁止时的输出逻辑电平。



使能信号 - 禁止信号 = 0 = 1

图 3 30 与非门的禁止信号和使能信号

#### 3.7.4 或非门

图 3 31 表示了或非门及其输入和输出的波形。本节所用的每一个概念都能够用于分析或非门的动态工作过程。应用所学的概念可以理解图 3.31 所示的输出波形





图 331 或非门动态分析

完成分析后可以得到或非 ]的几个有趣的特点。当或非门丁作时,输出 Y等于输入 A 的反相。由于输入 B 为高电平时或非门无效,所以输入端 B 为逻辑 1 时或非门禁止。由于只有当输入 B 为低电平时输出信号才反相、所以输入端的逻辑 0 可以使或非门工作 图 3 22 用短逻辑标注了该或非门的工作过程规律。




使能信号=禁止信号=1=0


图 3.32 或非门的禁止信号和使能信号

## 3.7 节复习题


- A. 定义逻辑门的动态工作过程。
- B. 画出图 3 33 所示的逻辑门的输出波形。



C 画出图 3.34 所示逻辑门的输出波形。



- D. 画出图 3.35 所示逻辑门的输出波形。
- E. 写出图 3 36 所示各逻辑门的禁止信号逻辑电平和使能信号逻辑电平。



## 阶段性小结(3.7节)

逻辑门或电路的静态工作过程是指当输入保持稳定电平时,该逻辑门或电路的工作过程状况,动态工作过程是指当输入信号不断变化时,逻辑门或电路的工作过程状况。

在动态输入分析期间,最好的方法是利用短逻辑决定一个逻辑门的输出电平。

在使能情况下,与门和或门是没有反相的逻辑门

在使能情况下,与非门和或非门是反相逻辑门。

当一个逻辑门工作时、它允许输入信号传到输出端。能够使某个逻辑门工作的电平称为该逻辑门的使能信号。


当一个逻辑门被禁止时,它不允许输入信号传到输出端。能够禁止某个逻辑门的电平称为该逻辑门的禁止信号。

逻辑门的禁止信号和使能信号可以通过下面的方法确定: (1)输入短逻辑电平总是表明了禁止信号; (2)某个逻辑门的输出短逻辑电平总是表明了该逻辑门禁止时的输出电平; (3) 个逻辑门的使能信号总是禁止信号的反相信号


当一个逻辑门被其某一个输入端的逻辑电平禁止时,其他输入端的信号就成了无关输入。

### 阶段性练习(3.7节)

- 1 什么类型的逻辑 1 L作过程的输入为固定输入?
  - a 静态
- b. 动态
- 2 与门是反相逻辑门
  - a 1/1
- b错
- 3. 或非门是反相逻辑门。
  - a. 好
- b 错
- 4. 当一个逻辑门被禁止时、它被激活、允许将一个信号传到输出端
  - a对
- b. 错
- 5. 当一个 输入与 )被一个输入端的逻辑 0 信号禁止时,它的另一个输入端将成为无关输入 a 对 b. 错
- 6. 图 3 37 所示的输出波形是上确的。
  - a Af
- b. 错



- 7 图 3.38 所示的输出波形是正确的
  - a. 对
- b. 错
- 8. 逻辑 0 对与门而言是一个\_\_\_\_。
  - a. 使能信号
- b. 禁止信号
- 9. 逻辑 0 对或门而言是一个
  - a. 使能信号
- b. 禁止信号
- 10. 对于一个二输人或非门而言,如果 A=0, B=1,则输出电平应该是输入\_\_\_\_\_\_
  - a. 逻辑 0
- b. 逻辑 1



## 3.8 数字逻辑电路系列

#### 要点

- 1. 说明 TIL 系列的 1cc、逻辑 0、逻辑 1 电压等概念
- 2. 列举 TII 系列和 CMOS 系列电路的 主要优点
- 3. 定义悬空输入并说明它对逻辑广的影响
- 4. 为保证电路正常工作、给出两个逻辑门的不用输入端连接的方法

本章讨论的逻辑门主要有两大类 类是双极型集成电路芯片,另一类是金属氧化物半导体 (MOS)集成电路芯片

尽管在附录A中详细说明了这两类主要的逻辑门电路,但是为了使初学者充分理解,以便能够在实验室跨出使用双极型集成电路芯片逻辑门和金属氧化物半导体集成电路芯片逻辑门的第一步,这里先对几个要点说明一下。

可用的双极型集成电路芯片和金属氧化物半导体集成电路芯片有几种不同的封装形式。

最常用的是采用塑料或陶瓷封装技术的双列直插式封装(DIP)。这种封装是绝缘密封的,这样有利于插到电路板 1 图 3.39(a)所示的是一片有 14 个引脚的 DIP 数字集成电路,图 3 39(b)所示的是一个带有引脚号的封装外形图。以俯视查看方式时,引脚号按逆时针方向(Counterclockwise、CCW)排列、如图所示,按 CCW 的方向,引脚 1 紧靠凹口,如果芯片上没有凹口,则会有一个彩色的圆点,通常是白色的、直接紧靠着引脚 1。




图 3 39 14 个引脚的 DIP 数字集成电路

现在又出现了几种其他的封装方法。一种方法是如图 3 40 所示的塑料"小外形"封装。图 3.41 所示的是陶瓷扁平封装。还有一种是如图 3.42 所示的陶瓷芯片载体封装的集成电路,这种集成电路用于焊点表面贴装




图 3 40 16 脚"小外形"封装

图 3 41 14 脚陶瓷扁平封装

图 3 42 28 脚无引线陶瓷 芯片载体封装

与`! 或门、非门、与非门以及或非门一般都是多个逻辑门封装在一个芯片! 只要集成在一个芯片上的逻辑门的个数不超过12、这种芯片就属于小规模集成电路(SSI)

图3.43所示的逻辑门SN7408是一个四一工输入的与门 3.43(a)所示的是该逻辑门的ANSITEEE 符号,这种符号在制造商数据表中很常见 图 3.43(b)显示的是该芯片上4个与门的逻辑图。集成电路经常用如图 3.43(c)所示的框图来表示。注意,在图 3.43(d)中,该集成电路的4个与门中的每一个都有两个输入引脚和一个输出引脚。集成电路中引脚(如 1A、1B、1Y等)的用法可以通过比较带有引脚配置的封装外形图或逻辑图来确定。许多数据手册只提供封装外形图和逻辑图,但是通过对比两个图很容易就可以确定各引脚的用途。读者还可以注意到,4个与门的接地引脚和 V<sub>CC</sub>引脚都在引脚7和 14 1.




图 3 43 四 - 【输入与门 SN7408

图 3.44 所示的是一个 -1 — -1 输入的与门 (SN7411),图 3.45 所示的是一个二 — 四输入的与门  $\sqrt{SN7421}$  )。注意,SN7421 的引脚 3 和 11 没有用到。




图 3.45 四 二输入与门SN7421

图 3.46 所示的是一个四 - 二输入的与非门(SN7400)。图中提供了该与非门的ANSI/IEEE 符号、逻辑图 引脚配置图和封装外形图。




图 3 46 四 二输入与非门 SN7400

SN7432或门是另一种双极型逻辑门集成电路,该集成电路如图3.47所示。比较大量的逻辑门集成电路的封装外形图可以发现,它们的引脚配置是相同的。但是,不要以为所有的逻辑门集成电路都是这样的。引脚7和14并不总是用于接地和电源  $V_{cc}$ 。




图 3.47 四- 1输入或门SN7432

观察图 3 48 所示的或非门 SN7402 可以发现,该集成电路芯片的引脚配置与前面已经提到的芯片是不同的。尽管引脚 7 和 14 用于接地和接电源  $V_{cc}$ ,但是,注意该集成电路芯片的引脚 1 是一个输出引脚,而我们看到的其他集成电路逻辑门芯片的引脚 1 是一个输入引脚。每一位技术人员和维

修人员都必须拥有数据手册,以查对被检查芯片的引脚排列情况。 定要注意花时间检查不同集成 电路的引脚排列情况,因为一旦连接错误,芯片很容易被毁坏




图 3 48 四 - .输入或非。JSN7402

图 3.49 所示的是土六进制 反相器芯片 SN7404 注意、该芯片的引脚号和与门、与非门、或门 以及或非门集成电路芯片有很大的变化




图 3.49 十六进制反相器芯片 SN7404

#### 3.8.1 TTL 逻辑电路

晶体管 晶体管逻辑电路(TTL 系列使用双极型晶体管实现逻辑功能 FTL逻辑电路系列由 Jexas Instruments 公司 于1964 年作为标准产品推出 它首先被命名为半导体网络 54 系列,并主要用于军用市场 不久后,上立界就可以通过商业途径获得 74 系列的产品

TTL是数字逻辑电路的最常见形式 该逻辑系列的电路具有低价格 高速度和良好输出驱动能力的优点 输出驱动能力将在第 11 章进行专题讨论

目前。TTL电路出现了好几个子系列。与早期的TTL电路相比,这些新的子系列从设计于进行了一些改进,使得TTL电路在转换速度和功耗方面比早期的54/74系列电路有所提高。TTL电路的这些子系列可以从集成电路芯片的零件号上识别出来。识别字母如表32所示。它们都是可以在市场上买到的74系列集成电路芯片

	02 112 (244) 1 3373	
ITL 子系列	零件号	
标准 TTI 电路	SN74XX*	
肖特基电路		
高级肖特基电路	SM74ASXX	
低功耗肖特基电路	SN74LSXX	
高级低功耗当特基电路	SN74ALSXX	
快速电路	MC.74r XX	

表 3 2 TTL 电路的子系列

各电路子系列的详细情况列在附录A中。另外,还对SN74HXX(高速)和SN74LXX(低功耗) 子系列的历史进行了简短的介绍。

在这里、我们需要了解一些TTL集成电路芯片的典型特征。随着需求的增加、还将提供更为详细的情况。

对于全部的 TTL 集成电路而言,  $V_{\rm CC}$  提供的电平都是 +5 V。逻辑 0 的电平是从 0~0.8 V。查 下TTL 集成电路的数据表可以发现、制造商指定的低逻辑电平的最大输出电压为 0.4 V、逻辑 1 则是大于 2 V 的电压。在数据表中,制造商指定的高逻辑电平的最小电压为 2 4 V 图 3 50 所示的是逻辑 0 和逻辑 1 的电平。尽管逻辑 0 的可用电压范围是 0~0.8 V,典型的可用电压范围却是 0~0 4 V 同理,逻辑 1 的典型可用电压范围为 2.4~5 V。留出 0.4 V 电压差的原因是制造商为 了不使产品正好工作在逻辑电平的限制范围边界上, 0 8~2 V 范围内的电压是 1 放的。最大低电平和最小高电平之间的这种 2 效电压差使器件具有一定的抗噪声 下扰特性。噪声可能造成低电平信号达到高电平逻辑范围,从而造成误操作,而 2 效电压差刚好能够阻止这种噪声产生误操作。同样,大于高电平信号的噪声也可能使信号穿越整个电压差进入低电平逻辑范围,从而引起问题。第 11 章将具体讨论抗噪声 下扰的问题。

## 3.8.2 互补金属氧化物半导体逻辑芯片系列

互补金属氧化物半导体(CMOS)逻辑芯片系列使用P沟道和N沟道增强型晶体管实现逻辑功能。本章讨论的逻辑功能既可以用TTL技术实现,也可以用MOS技术实现。MOS集成电路芯片于20世纪60年代面世。到1970年,又发现了金属氧化物半导体场效应晶体管作为集成电路的许多优点

<sup>\*</sup> XX 是代表用在逻辑门电路 5片上以识别逻辑门类型的真实数字 例如, SN7408 是一个标准 T11 四一. 输入与门的器件号码




图 350 逻辑电平

在整个20世纪70年代,由于各种原因,这方面的研究得到了迅猛的发展 有存在的要减小电路尺寸的想法非常重要 在那个时代,在MOS集成电路上实现了非常高的电路集成度。这对20世纪70年代MOS大规模集成电路 LSI 存储器的构造尤其有利 LSI集成电路已经高达每片9999个逻辑门的集成度 如此高的集成度到目前仍然是MOS技术优于双极型技术的一个主要原因

MOS 系列比双极型系列重要的另一个优点是它的低功耗特性。这一点非常有意义、因为 MOSFFT 是电压控制器件,而双极型系列是电流控制器件

目前、可以得到几个CMOS子系列产品。与TTL的子系列芯片相似、CMOS芯片在从最初的产品向更高设计水平发展的过程中、也出现了各种不同的分支。这些子系列列在表 3.3 中。

CMOS 子系列	零件号
4000 系列	CD40XX
<b>建逻辑门技术</b>	C D74HC XX
硅逻辑[]技术	CD74HCTXX

表 3.3 CMOS 的子系列芯片

这里,我们需要考虑CMOS集成电路芯片的一些特性。CMOS集成电路的供电电源可以在3~18 V之间;不过,为了与TTL电路的电压兼容、多数的CMOS集成电路使用 5 V 供电。

CMOS集成电路的逻辑电平电压范围不能像TTL电平那样去规定, 因为它的电源电压有一个变化范围。因此,其逻辑电平是按供电电源电压的百分比来确定的。只要低于 $V_{\rm np}$  30%的电压都被当成是逻辑 0。只要高于 $V_{\rm np}$  70%的电压都被当成是逻辑 1。

## 38.3 悬空输入

当逻辑门芯片上的某一个引脚没有连接时,称该引脚悬空了。悬空输入将使TTL逻辑门在动作 时将悬空输入引脚按逻辑1处理。

在前面曾经讲过,逻辑1将禁止或门和或非门。因此,应该认识到,TTL或门和或非门上的悬空输入引脚将使逻辑门处于无效状态。

图 3.51(a,所示的是有一个输入引脚处于悬空状态的或门 由于该悬空输入被当成逻辑 1,所以该逻辑门被禁止、其知逻辑表明该逻辑门的输出将保持为高电平 在 3.) 节中还将进一步阐述这个问题

逻辑, 电平将使与门和与非门工作,因此,悬 >输入对它们的影响与对或门和或非门的影响完全不同。如图 3.51(b)所示,如果让与门输入 4 处于悬空状态,则输入 8 的信与将传输到输出端。在这些输入条件下,该逻辑 ] 看起来工作一切干帛,但是当 4 输入漏为逻辑 0 寸,该输入根本无法接入逻辑门的输入漏,情况会怎么样呢。这个逻辑广将一直处于使能状态,我们根本不能用 4 输入端的信号控制它




图 3 51 悬空输入

在数字电路中,有时与门或者与非门的某一个引脚也可能始终处于高电平 这里简单讨论一下这种情况 无论如何,这种情况至少是想让该引脚处于悬空状态,以替代把它接到高电平上。当然,这样可以使这个逻辑门的功耗降低,而输出的结果是一样的一然而,实际情况并不是这样。

对于这种情况,可以建立一个通用的规则 在任何情况下都不要让一个逻辑门的输入处于悬空状态 悬空输入带来的问题非常多,而且有时候是灾难性的 其中一个与逻辑 ]的抗噪声十批有关。如果悬空输入端有噪声进入,通常会使电路的工作过程不稳定一一个CMOS逻辑门的悬空输入会造成不正常的工作过程,但是更典型的是增加功耗,有时甚至达到烧毁集成电路芯片的程度。通过更进一步的分析可以发现,触发器、见第6章)的悬空输入将产生错误的输出

#### 3.8.4 未用的输入

如前所述,有时与门或者与非门的输入可能始终处于高电平状态 下面看 下这种情况的必要性。在数字电路中,多数情况下用的是「输入逻辑门」如图3.52所示、「输入与门芯片(SN74LS15)中共有一个与门。假设最上面的与门要求用到全部的一个输入端(1A,1B和16,然而、另外两个与门只要求用到两个输入端。这种情况在许多数字电路中是很常见的。问题是如何处理不需要的第二个输入引脚。所以,我们需要建立一个规则,即"永远不要让输入端处于悬空状态。"

解决上述问题的一种具体方法是,将这两个要求的输入信号连接到 2A 和 2B 上,然后将 2C 和 2B 连接在一起。图 3 52 中间的与 1就是采用的这种方法。

图 3.52 中下方那个与门所示的是解决这个问题的另外一种比较令人满意的方法、即,将 3A 和 3B输入引脚连接到它们的输入逻辑信号上,而将 3C 通过一个称为上拉电阻的电阻连接到 +5 V 电

源1. 30 上的高电平可以使该与门工作、并允许输入端3A和3B控制其逻辑判断处理。




图 3.52 - 输入与门的逻辑图

连接未用输入引脚的这两种方法对与非门也适用。而且、它们对或门和或非门也适用、只是需要用逻辑0来使或门和或非门工作。因此、如果是或门或者是或非门、为了使图 3.52 中最下面的逻辑门工作、只要将 3C连接到 V, 改为连接到地即可。

### 3.8节复习题

- A. TTL电路的标称供电电压 Vcc 是多少?
- B. TTL 电路可用的典型逻辑 0 电压限制是多少?
- C. TTL 电路可用的典型逻辑 1 电压限制是多少?
- D. 陈述 CMOS 电路优于TTL电路的一个优点。
- E. 定义悬空输入。
- F. 悬空输入能够使能与非门吗?
- G. 用悬空输入使能逻辑门是一个好的维持方法吗?
- H. 将一个未用的引脚连接到一个正在使用的引脚上可行吗?
- I. 将或非门的---个未用引脚通过 -- 个电阻连接到 Vα 上可行吗?
- J 将与非门的一个未用引脚通过一个电阻连接到 Vc 上可行吗?

## 3.9 逻辑门的故障诊断

#### 要点

- 1. 列出下面器件的作用。
  - a. 逻辑探针

- b. 逻辑接线柱
- c. 逻辑脉冲发生器
- 2. 给出一个带有输入电平和不正确的输出电平的门的逻辑符号或逻辑图,从理论上对该逻辑门进行故障诊断。

集成电路在数字系统中的出现主要是提高了系统的可靠性。然而,问题仍然存在,并且必须发现并维修这些故障。幸运的是,这些故障(有时称它们为"bug")中的绝大多数能够使用相对而言不太昂贵的测试仪器查出来。

遗憾的是,逻辑门的故障诊断并不总是简单有效而且能够很快学会的处理步骤,但是调试电路所必需的分析技巧经过思考是可以掌握的。使用逻辑推理有助于技术人员理解某个电路在通常情况下应该如何工作。在钻研数字电路的问题之前,让我们先了解一些较简单的数字电路故障诊断设备,这些设备都是比较常用的。

#### 3.9.1 逻辑探针

确定数字电路中的故障点时,逻辑探针是技术人员最常用的辅助工具。逻辑探针的生产厂家非常多,但是它们的基本设计和功能都是类似的。图 3.53 所示的就是一个逻辑探针。



图 3.53 逻辑探针

通常,逻辑探针都有一个红色的LED、一个绿色的LED和一个黄色的LED。红色的LED亮时,用于指示逻辑1(高电平)。绿色的LED亮时,用于指示逻辑0(低电平),黄色的LED亮时用于指示脉冲情况。大多数情况下,当逻辑探针连接到一个脉冲信号线上时,黄色LED将不断地闪烁(对应着脉冲信号的高低)。

逻辑探针可以用于数字系统,以确定信号线或集成电路的输入/输出引脚是低、高、脉冲还是死机了。逻辑探针的电源线(未在图 3.53 中表示出来)必须连接到要测试电路的电源上,以确保逻辑探针工作可靠。逻辑探针的黑色导线必须连接到测试电路的地线上,红色导线必须连接到测试电路的+5 V电源上。由于在逻辑探针上通常有 3 个 LED, 所以我们可以建立一个如表 3.4 所示的功能表。

		And the ball of the state of th	
低(绿)	高(紅)	脉冲(黄)	条件
0	0	0	无电源/开
0	0	1	脉冲信号
0	1	0	逻辑 1 (高)
0	I	1	*逻辑 1 脉冲
1	0	0	逻辑 0 (低)
1	0	1	*逻辑 0 脉冲
1	1	0	不会出现
1	1	1	1高/低脉冲
1			

表 3.4 逻辑探针功能表

<sup>0-</sup>灯灰, 1-灯亮

<sup>\*</sup>这些指示能够由 50% 占空比的周期信号引发。

表中的第一个条件(0-0-0)表明正在检查的引脚或导线是坏的,或在它上面有一个无效的逻辑电平。在检测和维修故障时,逻辑探针的供电电源线没有连到供电电源的情况也是时有发生的。因此,遇到这种情况(000)时、首先要确定逻辑探针的输入电源夹子是否连接在系统的供电电源上(包括接地线和 $V_{CC}$ )。否则、很可能将实际上逻辑探针的连接问题误认为是电路线坏了。

在表3.4中还对其他的逻辑探针情况进行了解释、情况1 1-0是不存在的,因为除非正在检查的引脚或导线连接在脉冲信号上,否则电路不可能在同一点上既是逻辑1又是逻辑0。而在连接了脉冲信号的情况下,黄色 LED 也会发亮。

将逻辑探针的探头放在连线或集成电路芯片的引脚上时,技术入员必须特别小心。如果一个逻辑探针的探头同时接触到两条连线或引脚,将造成信号电平的短路,短路会烧坏芯片或电路。在技术人员将逻辑探针的探头从引脚滑开时,这种情况经常发生。

### 3.9.2 集成电路逻辑接线柱

集成电路逻辑接线柱将引脚接出,以利于接触。图 3.54 所示的是一种逻辑接线柱。顶端引出的接线柱便于进行信号控制或与测试端相连。这种逻辑接线柱有 14 引脚、16 引脚和 40 引脚的。




图 3.54 集成电路逻辑接线柱


## 3.9.3 逻辑脉冲发生器

逻辑脉冲发生器是用来将逻辑脉冲注入数字电路或芯片的仪器。逻辑脉冲发生器在利用逻辑探针确定电路问题时是非常有帮助的。可以将脉冲发生器的脉冲注入到电路中,同时用逻辑探针检测输出脉冲。

# 3.9.4 故障诊断

在本节,将学习一些用来分析芯片故障的基本诊断技术。首先,看一下在逻辑门中可能发生哪些故障。在诊断故障时,必须牢记一点,即正常情况下逻辑门或电路应该是什么状态?

当有一个输入为低电平时,图355(a)所示的与门将产生一个低电平输出。当两个输入均为高电平时,如图3.55(b,所示,该与门将产生一个高电平输出。









图 3 55 与门的正常工作过程

下面分析如图 3.56 所示的逻辑门。首先,假定接地脚(引脚 7) 和  $V_{cc}$ (引脚 14) 已经检查过,证明芯片的供电电源正常。图 3.56(a) 所示的与门的两个输入均为低电平,但输出为高电平。我们知道输出应该为低电平。是什么造成了输出的错误呢?










图 356 与门的故障诊断

(a) 不正常的高电平输出

首先,可能是逻辑门存在内部问题 如果是这种情况,我们不需要完全知道该内部问题究竟是什么、只要将这种有问题的逻辑,门更换即可

在分析中还应该挖掘更深层次的原因,以确定还有其他什么问题可能造成这种现象 我们很快可以发现,这种现象可能不是由有问题的逻辑门造成的。

如果如图 3.56(a)所示的逻辑门的引脚 3 的输出被内部短路到 1<sub>11</sub> 上,就会出现上面的现象 如果将一个新的逻辑门换掉,该逻辑门的问题依然存在,应该查哪九呢。很有可能是连接到该引脚的输出线为高电平,即那根线在电路的某个地方连接到高电平上了。这是一个合理的解释,有时可能是由于潮湿的焊料引起的。

在对上面提到的故障进行诊断时,还应该牢记,逻辑门的输出线也是一个引起问题的关键点它连接到哪儿呢'一般情况下,它连接到负载。如果与门的输出被连接到另一个逻辑门的输入,该负载逻辑门就值得怀疑了一负载逻辑门的输入可能在内部被短路到 V<sub>cc</sub> 上。这将造成驱动逻辑门的输出线保持为高电平。断开负载逻辑门的输入可以确定故障高电平是由负载逻辑门还是由其他什么原因造成的。如果负载逻辑门断开后,输出由高电平变为低电平,可以确定问题就出在负载逻辑门。如果负载逻辑门断开后,输出由高电平变为低电平,可以确定问题就出在负载逻辑门。如果负载逻辑门断开后,问题仍然存在,就可以确定该问题是由其他原因造成的

因此,造成图 3.56(a)所示故障现象的可能原因有好几个。目前我们只需知道,问题并不是只可能出在输出错误的逻辑门上即可 在第 5 章的组合逻辑电路中,还将讨论故障诊断问题。在那里,将学习如何确定如果更换逻辑门仍然不能解决问题时,问题到底出在何处

图3 56(b)所示的是一个可比较的问题。两个高电平输入应该产生一个高电平输出,然而输出却保持为低电平 引脚3的输出可能在内部被短路到接地线上。如果是这种情况,更换逻辑门就可以修复该故障。有时,该逻辑门由于潮湿被连接到电路上,这时更换它们也不能立刻解决问题,14个引脚的芯片需要一段时间才能变于一如果该逻辑门没有问题,很可能是输出线被短接到地。和前面讨论的情况相似,问题也可能是由负载逻辑门的输入引脚短接到地造成的。

图3 56(e)所示的是有一个高电平输入、一个低电平输入并输出高电平的与门。引脚1是低电平,引脚2就应该是无关项,而输出应该是低电平。在对图 3.56(a)的讨论中,可能的故障点对本电路都可能是合理的解释。然而,如果该逻辑门是 TTL 与门,则可能还有一种问题造成这种现象。如果引脚1的输入内部开路,则该输入处于悬空状态。前面讲过,TTL逻辑门的悬空输入可以造成该逻辑门表现得像输入为逻辑1一样。如果引脚1的输入处于悬空状态,引脚2的高电平输入就会产生一个高电平输出。

对于这个问题,还可以使用一种逻辑推理的方法。如果在图3.56(e)的引脚1上是一个悬空输入,它可能是内部开路了。如果开路点在外部,就应该在连接到该引脚的输入线上,还有可能是由于该引脚没有连到输入线上,如图 3.57 所示,这样在引脚1上就不可能出现逻辑 0。

下面,仔细分析 下这种情况。如果将逻辑探针的探头放在连接到如图 3 57 所示引脚 1 的导线 上、该探针将显示为逻辑 0; 但是如果将探头直接放在引脚 1 上,则 LED 中没有一个发光。这样就揭示出问题了 而且,很显然,逻辑探针的探头必须直接放在芯片的引脚上,而不仅仅是放在电路板的连线上检查逻辑电平。尽管图 3.57 所示芯片的引脚 1 是弯折在管座外的,但是没有正常安装的芯片的引脚也可能弯折在芯片下面而不太容易被技术人员看见。

看一下图 3 58 所示的逻辑电路,我们可以把这种简单类型的分析更深入一步、该电路可以用 SN7408 四 二输入与门芯片来实现。为了对该电路进行故障诊断,技术人员必须先知道在不存在 故障的情况下该电路应该如何工作。短逻辑表明,只有在输入 A, B, C和 D 都是高电平时,输出 才是高电平。该描述在图 3.58(b)所示的真值表中。





图 3 57 诊断芯片故障



(a) 逻辑图

	输	٨		输出
A	В	C	D	Y
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	_	0
] 0	1	0	0	0
0	ì	0	1	0
0	1	1	0	0
e	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1
		į (d)	值	<del></del>

图 3.58 组合逻辑电路

对该芯片进行故障诊断的第一步应该是检查电源和接地情况。如图 3.59 所示,芯片中的四个与门是各自独立的。其中三个工作工常,另外一个却可能出现故障,但是四个逻辑门的电源和接地都是由引脚 7( 地)和引脚 14(  $V_{cc})$  提供的。如果芯片的电源出现问题,四个与门就都不能正常工作。




图 3 59 TTL四 1输入与门SN7408

检测这些引脚花不了几秒种时间。它们都位于芯片的角上,检测起来很方便。另外,在进行该项检测时,需要先了解一些预防方法。如图 3.60 所示,应该保证使用的逻辑探针的探头以一定的角度直接放在芯片的引脚上。记住,将逻辑探针的探头放在通向芯片引脚的导线上而不是直接放在芯片的引脚上时,测试的结果并不能反映芯片引脚上的真实电平。




图 3.60 用逻辑探针进行检测


将探头放在引脚7上时,逻辑探针上的绿色LED应该发光。将探头放在引脚14上时,逻辑探针的红色LED应该发光。如果这两项检测都没有问题,就可以说明芯片的供电是正常的。也有可能  $V_{cc}$  电平不是很准确或者波动很大,但现在先假定在用逻辑探针进行检测时,它是正确的。

为了诊断与门的故障,只要知道"只要有一个输入为0,输出就为0"或"所有输入为1,输出才为1"即可,如果图3.58(a)所示的四个输入端都被置为高电平,则可以检测引脚3上的输出,以确定它是否为高电平。如果引脚3是高电平,再检测引脚6的输出电平。如果它也是高电平,就需


要检测从引脚3到9的连线,从引脚6到10的连线是否是好的,方法是检测引脚9和10的电平。如果这两个输入都是高电平,而输出端1不是高电平,就说明该芯片可能是坏的或没有得到正常的供电。另一方面,问题也可能出在电路的输出导线或负载上。

#### 39节复习题


- A. 使用逻辑探钉的目的是什么?
- B. 探针上的红色 LED 发光代表的是什么逻辑电平?
- G. 探针上的黄色 LED 发光代表的是什么逻辑电平?
- D. 使用逻辑脉冲发生器的目的是什么?
- E. 如图 3.61 所示,列出 TTL 逻辑门输出错误的可能故障原因



F. 列出造成图 3 62 所示 TTL 逻辑门输出错误的可能故障原因。



G. 列出造成图 3.63 所示 TTL 逻辑门输出错误的可能故障原因。



# 阶段性小结(3.8节~3.9节)

双极型逻辑门和 MOS 逻辑门是两类主要的逻辑门。 集成电路最常用的封装形式采用的是 DIP 双列直插式封装。 晶体管 晶体管逻辑 TTL)系列是采用双极型晶体管实现逻辑功能的

TTL 逻辑系列提供了低价。相对高速和良好输出驱动能力的芯片。

TTL 子系列包括高级肖特基(AS) 低功耗肖特基(IS)和高级低功耗肖特基(ALS。

TTL系列芯片的 II 常电压 1 是 +5 V; 逻辑 0 = 0~0 8 V; 逻辑 1 2~5 V 0 8~2 V 之间的逻辑 电平是无效的 典型的可用逻辑电平是逻辑 0 0~0.4 V. 逻辑 1-2 4~5 V

CMOS 逻辑系列使用增强型的 MOSFET 来实现逻辑功能

MOS逻辑系列的主要优点是集成度高和功耗低。

悬空输入会造成TTL逻辑门按悬空输入引脚为逻辑1电平动作。永远不要让逻辑门的输入处于 悬空状态(断开, 注意,如果在电路中某个输出不需要,则这个没有用到的输出端不应该被连接, 让它们处于断开状态即可。

电路中一个逻辑门的未用输入端可以连接到另一个输入端或连接到一个使能逻辑电平上 在数字电路中,使用逻辑探针来确定一个输入/输出引脚或连线是高电平、低电平、脉冲状态 或是坏了

逻辑脉冲发生器能够用于将脉冲信号注入到数字电路或芯片中。


查找故障的第一步是弄清楚正常 I 作情况下逻辑门或电路应该如何 I 作。

### 阶段性练习(3.8节~39节)

c c	TTL 逻辑 ]的逻辑 0 的典型电压范围限制是
	a. 0 ~ 0.2 V
	b. 0 ~ 2 V
	c 0 ~ 0.4 V
	d. 0 ~ 5 V
2	与 MOS 逻辑系列相比,TTL 逻辑系列的主要优点之一是。
	a 高速

- b 高集成度
- c 低功耗
- 3 与TTL逻辑系列相比,MOS逻辑系列的主要优点之一是\_\_\_\_
  - a. 高速
  - b 高集成度
  - c. 低功耗
- 4. 悬空输入\_\_\_
  - a. 将使能逻辑门
  - b 將禁止逻辑\*]
  - e. 使 TTL 逻辑 门将其作为低电平输入来动作
  - d. 使 TTL 逻辑门将其作为高电平输入来动作
- 5. 或门上的未用输入引脚可以通过一个上拉电阻固定在高电平上,以使能该逻辑门。 a. 对
  - b. 错
- 6 与非门上的一个未用输入引脚可以通过一个上拉电阻固定在高电平上,以使能该逻辑门。 a. 对

- b错
- 7. 下面哪一种测试仪器最适合将逻辑脉冲注入到电路中?
  - a. 逻辑探针
  - b. 逻辑脉冲发生器
  - c. 扩展接线柱
  - σ 测试点视器接线柱
- 8、下面哪一种测试仪器最适合用于检测电路中的逻辑电平、脉冲信号和失效的导线?
  - a 逻辑探针
  - b. 逻辑脉冲发生器
  - c扩展接线柱
  - d 测试监视器接线柱
- 9. 造成图 3.64 所示电路故障的原因可能是(注意标出的逻辑电平,它们是从实际电路中测出的):
  - a. 逻辑门 14 的引脚 2 在内部被短路到地
  - b. 逻辑门 1A 的引脚 2 在内部被短路到 Vac
  - c. 逻辑门1A的引脚1在内部被断开
  - d. 逻辑门 2 的引脚 2 在内部被断开



- 10. 造成图 3.64 所示电路故障的原因可能是(注意标出的逻辑电平):
  - a. 逻辑门 1B 的引期 4 被短路到地
  - b. 逻辑门 2 的引脚 3 被短路到地
  - c. 逻辑门2的引脚3被短路到 Vcc
  - d. 逻辑门 1A 的引脚 1 处于悬空状态

# 3.10 逻辑门的实际应用

#### 要点

给出一个 ROM 寻址控制电路的逻辑图,分析其电路工作过程以确定故障点。

图 3 65 所示的是使用与止门和或非门的一个实际电路。分析该电路的目的是为了解释这些逻辑门的工作过程情况。尽管有些简单、但是该电路是一个典型电路、它是一种在计算机中用于选择并 引取只读寄存器(R.)M.) 芯片的控制电路。第 12 章将详细讲解存储器芯片和存储器引虹




图 3 65 ROM 寻址控制电路

ROM 芯片中包含了计算机加电工作过程时所必需的数据。其他类型的存储器数据存在其他存储器芯片中。

在数据从 ROM 中读出前、图 3.65 所示 ROM 芯片上的片选(CS)输入信号必须是低电平、而且输出到芯片的  $A_0$ ~  $A_0$  升脚上的地址信息也必须已经到位 要使数据从左边移到右边、双向收发器必须被使能(G上低电平)、收发器的方向引脚 DIR)必须是低电平。

有四条地址线(A<sub>4</sub>~A<sub>19</sub>)连接到与非门。连接到该逻辑门的所有地址位都是高电平时,才能提供 个低电平的CS输入信号给ROM芯片。这个与非门输入引脚上的1111地址是十六进制的F。在这个特定的电路中,这4位地址称为页地址。与非门上的页地址F将选择这个ROM芯片并忽略系统中所有其他存储器芯片。

用四条地址线进行页选择时、即可以在 0000 (十六进制的 0)到 1111 (十六进制的 F)之间选择 它们表示 16 个不同的页地址、可以对计算机中的存储芯片进行分配。不要把存储器的一页与图 3.65 中的存储器混为一谈。一般情况下,存储器的一页包含 64 KB 或更多的数据。

在图 3.65 所示的系统中,ROM 数据都存储在位于页 F的一个芯片里。其他页地址(对应地址 线  $A_{.6}$ ~ $A_{.9}$ 的十六进制数 0 到 E)至少在 4 个数据位中含有 1 个 0。因此,ROM 芯片只能够用页地址 F 来选择。

一旦CS输入被选定,其他地址线( $A_0$ - $A_0$ )将在ROM芯片内部选择特定的存储位置。我们上是从这些内部地址位置读取 8 位数据的一这些数据位( $D_0$ - $D_0$ ,出现在收发器的左端。假定收发器上的 G 被选通,则 DIR 5 脚必须为低电平,以允许数据从收发器传到微处理器

当真地址下加到与非门上,而且存储器读《MEMR》信号为低电平时,DIR引脚就被设置好了页地址为主时、与非门的输出为低电平。这个低电平加到第一个或非门的输入端。另外,如果系统正在进行存储器读操作而不是存储器写操作,则MEMR将是低电平。由于系统不能写到ROM芯片里,为了能够正常工作、MEMR信号必须为低电平

加到或非门上的两个逻辑0将在输出端产生逻辑1的输出信号 这个输出信号加到第二个或非门将形成一个逻辑0信号,这样就允许数据从收发器传到微处理器

使用短逻辑和短逻辑可以让读者自己分析上面描述的电路

### 3.10 节复习题

- A. 在图 3.65 中、将地线连接到第二个或非门。的目的是什么?
- B. 图 3.65 中第一个或非门的 MEMR 线被断开而且该门是 ITC 逻辑门时,将会发生什么?

# 本章小结

逻辑门的工作过程是所有数字技术的基础

在数字技术中共有3种逻辑函数: 与 或和非

与门用于识别所有的输入是否都为真。与门的短逻辑是"只要有一个输入为0,输出就为0"与门是一个无反相功能的逻辑门,其输出为高电平有效

或门用于识别在所有的输入信号中是否有为真的。或门的短逻辑是"只要有一个输入为1,输出就为1"。或门也是一个无反相功能的逻辑门,其输出为高电平有效。

短逻辑可以由短逻辑得出,只要把"只要有一个"改为"所有",并将输入和输出电平进行逻辑非运算即可。

无论逻辑门的输入数目是多少,任何逻辑门的短逻辑和短逻辑都是成立的。

非门用于将一个逻辑信号反相。在数字电路图中,单个字母或一组字母上的横线表明该电路进行了逻辑非操作。

置有效信号指处于有效电平的信号。

与非门只是一个输出在芯片内部被反相的与门。与非门的短逻辑为"只要有一个输入为0,输出就为1"。与非门是一个具有反相功能的逻辑门,其输出为低电平有效。

或非门只是一个输出在芯片内部被反相的或门。或非门的短逻辑为"只要有一个输入为1,输出就为0"。或非门是一个具有反相功能的逻辑门,其输出为低电平有效。

图 3.66 显示了本章出现的所有逻辑门的逻辑符号。

对逻辑门进行操作时,应该注意逻辑门上有无圆圈(反相符号)以及逻辑门是与函数还是或函数。如果在一个逻辑门的输入和输出上出现了圆圈,则其电平应该看成低电平 没有圆圈时,就应该看成高电平。每个逻辑门的逻辑电平都可以这样来看,这样做结果也不会错

在输入变化时,称逻辑门的操作为动态操作。逻辑门的输入保持不变时,称其操作为静态操作。 当一个逻辑门处于激励状态时,称该逻辑门被使能(允许通过信号)。当其处于非激励状态时, 称其被禁止。




图 3.66 逻辑门符号

输入的短逻辑电平总是该逻辑门的禁止信号。使能信号总是等于禁止信号的非信号。

主要有两种类型的逻辑。]。双极型逻辑门和MOS逻辑门 双极型逻辑门系列几乎都是TTL 芯 MOS逻辑系列采用的是金属氧化物半导体场效应管

TTL逻辑系列芯片具有相对较高的速度、低价格和良好的输出驱动能力。

MOS 逻辑系列芯片具有较高的集成度和低功耗特性

无论是什么逻辑系列的芯片,逻辑门的输入都不应该处于悬空状态。悬空输入的 ITL逻辑门将 把该输入作为逻辑 1。MOS 逻辑 门的悬空输入引脚可能造成芯片过热。

在分析逻辑电路的故障时, 最重要的一点是弄清该电路在正常情况下应该如何工作。在数字电路中, 逻辑探针可以用来检查电路的逻辑电平。

# 习题

#### 3.1节

- 1、国出一个二输入与门的标准逻辑符号
- 2. 下面是一个 "输入与门的真值表,填写对应输入组合的输出电平。

	输入	輸出
A	B	}
0	0	
0	1	
1	0	
1	1	

- 3. 画出一个「输入与门的 ANSI/IEEF 符号。
- 4. 对于一个三输入与门,如果 A=1, B=1, C=0, 其输出逻辑电平应该是多少?
- 5. 对于一个 [输入与门, 如果 A=1, B=1, C=1, 其输出逻辑电平应该是多少?
- 6. 个四输入逻辑门共有多少种输入组合?
- CT 7. 下表中的 X 表示的是什么意思<sup>2</sup> 如果下表是一个二输入与门的真值表,写出每一种输入组合对应的输出电平( ) )

	輸入	输出
A	В	Y
Н	11	
I	X	
X	L	

#### 32节


- 8. 闽出一个 输入或门的标准逻辑符号。
- 9. 对于一个二输入或门,如果 A=1、B=1、其输出逻辑电平立该是多少位 对于一个一输入或门,如果 A=0。B=0、其输出逻辑电平方该是多少。
- (T 11.下面是一个三输入或门的真值表,填写对应输入组合的输出电平

	輸入		輸出
4	В	-6	ł
L	L	I	
λ	X	X	
_ χ	λ	H	

12. 图 3 67 所示电路的功能与一个三输入或门相同。

a. 对

b. 错




#### 3.3 节


- 13 画出一个非门的标准逻辑符号。
- 14 画出一个非门的 ANSI/IEEE 符号。
- 15 对于数字信号而言、什么是被"置有效"?
- 16 当 个标有 READ 的信号处于逻辑 1 电平时,它是
  - a. 被置有效
  - b 未被置有效

#### 3.4 节

- 17. 当A=1, B=0, C=0时, 图 3.68 所示电路的输出逻辑电平应该是多少?
- 18. 当A-1, B=1, C=0时, 图 3.68 所示电路的输出逻辑电平应该是多少?
- 19 当A=1, B=0, C=1时, 图 3.68 所示电路的输出逻辑电平应该是多少?
- 20. 当 A=1, B=0, C=1 时,图 3.69 所示电路的输出逻辑电平应该是多少<sup>9</sup>



- 21. 当A = 0, B = 0, C = 1 时, 图 3.69 所示电路的输出逻辑电平应该是多少?
- 22. 当 A = 1, B = 0, C = 0 时, 图 3.69 所示电路的输出逻辑电平应该是多少<sup>9</sup>
- 23. 当 A = 1. B = 1. C = 1 时,图 3.69 所示电路的输出逻辑电平应该是多少?
- CT 24. 对于图 3 70 所示电路,产牛高电平输出的性 电平是多少?



#### 3.5节


- 25. 画出一个二输入与非门的标准逻辑符号。
- 26. 对于一个 1输入与非门, 如果 A=0, B=0, 其输出逻辑电平应该是多少<sup>9</sup>
- 27. 对于一个 2输入与非门、如果 A=0, B=1, 其输出逻辑电平应该是多少?
- 28. 对于一个三输入与非门、如果 A=1、 B=1、 C=1、 其输出逻辑电平应该是多少?
- 29. 画出 个三输入与非门的完整的真值表。

#### 3.6 节


- 30. 画出一个二输入或非门的 ANSI/IEEE 符号。
- 31. 画出一个二输入或非门的真值表。
- 32. 对于一个三输入或非门,如果A=1, B=1, C=1, 其输出逻辑电平应该是多少?
- 33. 对于一个一输入或非门、如果 A=1, B=0, C=0, 其输出逻辑电平应该是多少?
- 34. 对于一个三输入或非门、如果 A=0,  $B\approx0$ , C=0, 其输出逻辑电平应该是多少?

# 3.7 节


35. 画出图 371 所示与门的输出波形




36. 画出图 3.72 所示或 ]的输出波形



37 画出图 3.73 所示与非门的输出波形。



38. 画出图 3.74 所示或非门的输出波形。



- 39 什么逻辑电平可以使与 ]被禁止"
- 40. 年么逻辑电平可以使或门被禁止?
- 41 什么逻辑电平可以使能与非门?
- 42 什么逻辑电平可以使能或非门。
- 43. 被禁止时,或门的输出逻辑电平立该是多少?
- 44 被禁止时,或非门的输出逻辑电平应该是多少。

#### 3.8 节


- 45. 在 ITL 集成电路芯片中使用的是什么类型的晶体管?
- 46 JTL芯片的标称电源电压是多少?
- 47. TTL 芯片逻辑 0 的限制电平是多少?
- 48. TFL 芯片逻辑 1 的限制电平是多少°
- 49 CMOS 集成电路 等片中使用的是什么类型的晶体管。
- 50. ITL 芯片的输入被开路时, 该输入将被当成逻辑 电平处理。
- 51. 或非门的悬空输入将 该逻辑门
  - a 使能
  - b. 禁止
- 52 如何将 个 输入逻辑门连接为一个 1输入逻辑门, 举例给出两种较好的方法。

#### 3.9 节

- 53 逻辑探针的用途是什么?
- 54. 检查一条具有高电平的电路线,当其正由高电平变为低电平时,逻辑探针的指示灯应该指示什么、亮还是灭)。

绿灯 <u>—</u> 红灯 , 黄灯 。

CT 55. 图 3.75 中的哪一个逻辑门存在开路输入引脚? 注意,假定逻辑门都是 TTL的,从理论 上比较正常工作情况和确实存在缺陷的电路的工作情况



	Ą	投情况	
A	Ħ	С	Y
0	0	0	0
n	0	1	1
0	_	0	0
0		l	0
ı	0	0	0
1	0	1	1
1		0	1
1	1	1	1

实际情况			
A	В	С	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	ì	0	1
1	l	1	1

图 3 75

# 第4章 布尔代数与逻辑电路

### 重要术语

A.ternate Logic Gate Symbo's 可替换逻辑 ]符号

Associative Property of Addition 加法的相关 特性

Boolean Algebra 布尔代数

Commutative Property of Addution 加法的交换特性

Commutative Property of Multiplication 乘法的交换特件

Complement Property 补码特性

DeMorgan's Theorems 摩根定律

Distributive Property of Multiplication over Addition 乘法优于加法的分配特性 Don't Care Inputs 无关输入

Double Negation Property 双重否定特性

Enable Property 使能特性

Inhibit Property 禁止特性

Karnaugh Map 卡诺图

K Map Looping 卡诺环

Logical Product 逻辑乘积

Logical Sum 逻辑和

Product of Sums 和之积

Propagation Delay 传输延迟

Redundant Property 冗余特性

Signs of Grouping 分组符号

Sum of Products 积之和

Variable 变量

Vinculum 联结

# 本章要点

- 1. 给出一个真值表, 能够得出布尔表达式并简化它
- 2. 确定每一个逻辑门的可替换逻辑门符号。
- 3. 简化布尔表达式。
- 4. 给出一个逻辑图,只使用与非门或或非门实现相应的逻辑电路。

# 概述

第2章中介绍了二进制、八进制和十六进制计数系统。由于数字系统的操作只使用逻辑0和逻辑1,所以需要重点注意二进制计数系统。用于描述逻辑的数学形式称为布尔代数,在本章中将对它进行讲解。与二进制计数系统类似,布尔代数也是用于处理双电平的函数,是进行数字电路分析的极好工具。布尔代数将提供一种表示数字电路工作过程的简单工具。

布尔代数是用数学符号描述逻辑处理的一种逻辑形式。在本章中,将把第3章出现的逻辑门操作以逻辑定律的形式来进行描述。

对技术人员而言,深入了解布尔代数非常有助于对数字电路的操作和故障诊断进行分析。另外,它还有利于电路的设计,利用它于以用最少的逻辑门来实现电路功能。尽量少地使用逻辑门可以减少集成电路志片的个数、减小电路尺寸。降低功耗和降低成本。

1847年,哲学家乔治·布尔发表了 篇关于符号逻辑的论文 19世纪50年代,他又发表了今人被我们称为布尔代数的数学理论 1938年,人尔电话公司的(E. Shannon 发展了布尔的理论、并得出了今天用于分析逻辑电路的布尔符号、代数)

本章讲解了从布尔表达式中代表逻辑函数的符号到数字电路的最终设计的各种知识,并详细 讲述了从逻辑符号到最终设计之间的各个步骤。这些步骤包括解释并简化布尔表达式,以及解释 真值表

# 4.1 布尔符号

### 要点

- 1 写出与门、或门、与非门、或非门和非门的布尔表达式
- 2. 写出代表 个逻辑门的高电平或低电平输出的布尔表达式

布尔代数中用到的数学符号列在表41中 布尔代数使用这些数学符号表示数字电路完成的各种逻辑功能

符号	例子	意义
A,B,C		在布尔表达式中用字母表示逻辑门和电路的输入/输出。这些字母表示数字电路中的变
X,Y,Z		量、它们必须为低电平(0 或高电平(1
・蚊ス	4 · B	圆点或 × 表示逻辑乘 多数情况下,逻辑乘不用符号来表示 左边的 3 个例了表示的都
	$4 \times B$	是 A 和 B 的逻辑与操作。这个符号 节该读为"与""4B-A 与 B"和"A・B-A 与 B"
	AB	一样
+	A + B	加法符号代表逻辑和或逻辑或运算。左边的例子表示A和B进行逻辑或运算。该符号位
		<b>读为 "或"。A+B−A 或 B</b>
-	X = A + B	等号表示两个表达式或变量的值相同
	4	上划线代表非运算,有时也称为补运算、左边的例子应读为"A非"和'A或B的非"。
	A + B	当上划线画在两个或更多变量上面时,它就不仅仅表示补运算了,而是表示。个联结符
		号。该符号将所有的字母收集在一起形成一个独立的表达式
(□)		△4.4.4.4.4.4.4.4.4.4.4.4.4.4.4.4.4.4.4.
[□]		分组符号表示内部的所有符号一起作为独立的表达式来处理 当表达式在分组符号中
(□)		还有分组符号时 应先运算里层的分组符号

表 4.1 布尔逻辑符号

#### 4.1.1 与函数

图 4.1 中的与门表示该逻辑门的输出是" $A \cdot B$ "。圆点常常用来表示电路的逻辑乘。逻辑乘是通过将两个或更多的输入(变量)相与来实现的。如表 4.1 中的注解,在逻辑乘的表达式中,圆点常常省略,只写为 AB。圆点是隐含的,AB 表示输入的变量进行了逻辑与操作,表达式 X = AB 称

为布尔表达式。表达式中的字母 1, B和 3 称为变量。变量的值必须为低电平、逻辑 0) 或高电平 逻辑 2 · 行门产生的逻辑乘积和将 4 与 B相乘产生的实际 乘利完全相同,如:

0.0

7 • 1

1 • 0 — 1

1 • 1 1

布尔表达式 AB 表示能够产生高电平输出的输入条件。在这种情况下,如果 4和 B都是高电平,逻辑门的输出将是高电平。这同与门的短逻辑概念是相同的





图 4.1 与门 布尔代数表达式

这种理论可以扩展到包括反相的逻辑变量 例如、图4 2(a 所示电路输出的布尔表达式就是AB图4.2(b)是该电路的另一种画法。由于圆圈代表反相、所以这也是一种可以接受的电路画法。因为A在和B进行逻辑与操作以前先进行了逻辑非的运算、所以该电路的表达式为 4B 这里用字母 4 上面的上划线来表示逻辑非运算。由于该表达式写成高电平输出的形式、所以表达式应读为 "A 11 与B'如图 4 2(c)所示、这表明当 4 为低电平,B 为高电平时,该电路输出为高电平。

在读逻辑门或电路的布尔表达式时,表达式就可以表明当输入条件满足时输出为高电平 凌一个表达式时,变量工的非导水远表示低电平信号,没有非导的变量则表示高电平信号






图 42 反相与门/布尔表达式

### 4.1.2 或函数

图 4.3 所示的或门表明该逻辑门的输出是 A+B 加号用于表示或函数,也称为逻辑加。该表达式说明输入变量 A 和输入变量 B 进行了逻辑或运算




图 4.3 或门 布尔表达式

两个输入均为1的或门的逻辑和的输出是 1 + 1 - 1 该逻辑和并不等同于在 进制加法中所得的实际运算值。由 进制加法的规则可知, 1 + 1 0 并带有 个进位 1 在数字电路中、加号有两种意义。在数字运算电路中、它表示。进制加法。在布尔代数和逻辑电路中、它表示逻辑或

同样, 布尔表达式 A+B 也表示该输入条件将产生一个高电平输生 如果该表达式读法是正确的, 两当 A和B 都为高电平时, 该电路将输出为高电平

### 4.1.3 与非函数

图 4.4 所示与非门的布尔表达式为 AB 整个表达式上面的上划线表示 A 和 B 先进行逻辑与操作,然后进行逻辑非操作。整个表达式上面的上划线常常称为联结。布尔表达式中的联结是指画在两个或更多字母上面的上划线,用来表示将一些变量看作为一个独立的变量。例如、在表达式 AB中、变量 A 和 B 进行了与非运算、作为逻辑门输出的结果,这是一个独立的变量




图 4.4 与非门/布尔表达式

由于该表达式的 AB上面有一个非号(联结), 所以它表示的输入条件将产生一个低电平输出对于与非门而言, 如果 A 是高电平, B 也是高电平, 则该逻辑门的输出为低电平 这与该逻辑门的短逻辑是相关的。

布尔表达式可以扩展到多于两个输入的逻辑门、只要对增加的每一个输入端提供输入字母或助记符即可、图 4 5 是一个四输入与非门的例子。




图 45 四输入与非门/布尔表达式

# 4.1.4 或非函数

图 4.6 所示的或非门产生的布尔表达式为 A+B,和与非门的布尔表达式类似,整个表达式上面的联结符号表示 A 与 B 先进行逻辑或运算,然后对结果进行逻辑非运算。该表达式表示的输入条件将产生一个低电平输出。在这种情况下,如果 A 为高电平或 B 为高电平,则输出为低电平




图 46 或非门, 布尔表达式

与门和与非门输出表达式的惟 区别是与非门的表达式上面有一个非号(联结) 类似地,或门和或非门输出表达式的惟 区别也是或非门表达式上多 个非号 两种情况下,与非门和或非门)、非号(联结)表示的都是逻辑处理后的反相运算,而不是逻辑门内部的运算

从与门(AB)和或门(A+B)的布尔表达式可以看出,按照它们的输入条件,将产生高电平输出 从与非门(AB)和或非 J(A+B)的布尔表达式可以看出,按照它们的输入条件,将产生个低电平输出 对于低电平输出的情况,联结是一个符号,用来表示当输入条件满足时,输出将为低电平。

### 4.1.5 非函数

非门的输出是输入的补码 如果 A是一个非门的输入、则输出为A(A的非) 尽管有时用两个非门背靠背地连接在一起来延迟信号(如图47所示),但是绝大多数时候、非门还是用于转换信号的逻辑电平。图4.7中第二个非门输出的信号和输出的时钟信号完全相同,但是该信号延迟了一段时间,延迟的时间等于两个非门的传输延迟时间 传输延迟是指输出信号响应输入请求的时刻与信号输入到逻辑门的时刻之间的差。




图 47 用于延迟信号的非门

非门也可以背靠背地连接在一起用来增大信号的脉冲宽度 图 4.8 所示的电路是一个例子 该电路使用二个非门和一个或非门将一个信号的占空比从 33% 提高到 50%。图 4.8(b)中每个波形的延迟时间等于一个非门的传播时间(在本例中是 15 ns )。#1 和 #3 非门的输出信号应用到或非门上产生了 50% 的占空比信号。




图 4.8 使用非门增加信号的占空比




图4.8 续 ) 使用非门增加信号的占空比

### 4.1 节复习题

- A 有一个一输入与门,其输入分别为A和B,写出它的布尔表达式
- B. 有一个一输入与门、其输入分别为A和B,如果B在该逻辑门的输入端经过了逻辑社运算,写出它的布尔表达式
- C 有一个 输入或门, 其输入分别为 4 和 B, 写出它的布尔表达式
- D 有 个 [输入与非 ], 其输入分别为 A 和 B, 写出它的布尔表达式。
- E 有一个一输入或非门,其输入分别为A和B,写出它的布尔表达式
- F. 表达式 A+B用于识别可以产生\_\_\_\_\_\_\_\_\_\_电平输出的输入条件。
  - (1) 低
  - (2)高
- G 表达式 AB 用于识别可以产生\_\_\_\_\_\_ 电平输出的输入条件。
  - (I) 低
  - (2)高
- H. 定义"变量"。
- I 定义"联结"。

# 4.2 实数和布尔代数的特性

# 要点

- 1. 识别布尔代数的不同特性。
- 2 确定诸如 A + AB + A + B 和 A + BA + AB + A + B 之类的布尔代数特性的有效性

大家熟知的许多代数运算规则也适用于布尔代数。在基础学习中,因子分解律和分配律都应该 是大家已经非常熟悉的规则。

数学中有关实数的一些特性也可以用到布尔代数中。这些特性包括加法和乘法的结合律、加法和乘法的交换律以及乘法对加法的分配律。

### 4.21 实数特性

#### 加法结合律

$$(A + B) + C - A + B + C$$
,  $A + B + C$ 

该特性只是说明在多个变量进行逻辑或运算时,无论它们相互之间如何组合,逻辑或的结果都是相同的。术语"结合"指的是各变量之间的组合是独立的。上面的第一个表达式中有一个组合符号。则括号),它指明 4 先与 B 进行逻辑或运算,然后其逻辑和再与 C 进行逻辑或运算。如图 4.9 所示,该表达式表明这等于先将 B 和 C 进行逻辑或,然后再将其逻辑和与 A 进行逻辑或运算。实际上,这与一个变量直接通过一个一输入或门进行逻辑或是一样的。




图 49 表现加法结合律等效性的逻辑电路

图4.9所示的前两个电路对应的布尔表达式中的圆括号用来表示各个运算的先后顺序、是必须有的 在第一个表达式(A+B)+C中,4和B先进行逻辑或运算;在第二个表达式A+(B+C)中,先进行B和C的逻辑或运算。

生下列情况出现时、必须用组合符号: (1) 个或门的输出作为另一个或门的输入时; (2) 一个与门的输出作为另一个与门的输入时; (3) 一个或门的输出作为一个与门的输入时。当一个与门的输入时,不需要使用组合符号, 因为其运算顺序与基本代数的运算顺序完全相同, 即逻辑乘运算优先于逻辑加运算 图 4 10 所示的就是这种情况




图 4 i0 表现组合符号用法的逻辑电路

#### 乘法结合律

(AB)C - A(BC) = ABC

该特性表明,无论怎么组合,各变量相与的顺序都完全相同。上面表达式中的第一个式子表示 A先与B进行逻辑与运算,然后逻辑乘的结果再和C进行逻辑与运算。第二个式子表示B先与C进行逻辑与运算,然后其结果再和A进行逻辑与运算。这两个式子是等同的,而且和将二个变量输入到一个一输入与门进行逻辑与运算完全相同。图4.11 用逻辑门表示了这一个式子的等价性




图 4 11 表现乘法结合律等价性的逻辑电路

#### 加法和乘法的交换律

$$\frac{1+B+B+A}{AB} = \frac{B+A}{BA}$$

术语: 交換律"指的是运算结果与运算顺序无关。上面的这两个特性证明: 如果 4 输入到一个逻辑门、B 输入到一个逻辑门、这两个输入可以颠倒过来, 而输出结果完全相同

#### 乘法对加法的分配律

$$A(B+C) = AB + AC$$
  
 $(B+C)A = BA + CA$ 




图 4.12 表现乘法对加法的分配律的逻辑电路

表 4 2 实数的性质		
性质	名称	
A+B+C $A+(B+C-A+B+C$	加法的结合律	
AB C = A(BC = ABC)	乘法的结合律	
A + B = B + A	加法的交换律	
AB BA	乘法的交换律	
A(B+C) = AB + AC	乘法对加法的分配律	

# 4.2.2 布尔代数的性质

图 4.13 所示的性质在简化布尔表达式时非常有用。布尔表达式的简化处理将降低实现该表达式逻辑功能的电路的成本 这里需要解释的是,尽管在本节中说明实数和布尔代数性质时常常用到的是 A 和 B,但实际上可以使用任何字母。

ん子 ( ) 企图 4 13(a) 和 b) 中逻辑门的特性、我们把为 0 或 1 的输入称为控制输入

#### 禁止特性

1 . 0 0

4 + 1 .

禁止特性如图 4 Bia 所示。如果与了的控制输入为低电平、每个逻辑门的输上都必然是低电子。需要记住的是、0 输入将禁止与门。因此,4·0=0。当与门有一个输入为低电平时,其他输入工工。实商上就是无关输入。




图 4.13 布尔代数特性

如果图 4...3(a)中或门的控制输入为高电平,该逻辑门将被禁止,其输出将是高电平,A是一个无关输入。因此,该特性可写为 4+1=1。

禁止特性提供了一个用途广泛的规则,利用它可以简化布尔表达式 该规则为: 在一个表达式中,任何时候只要某个变量与一个禁止信号进行逻辑与或逻辑或运算,该变量就可以从表达式中简化掉

禁止特性起适用于输入相乘的逻辑门 例如, $A \cdot B \cdot C \cdot 0 = 0$  和A + B + C + 1 = 1 这与逻辑门的知逻辑直接相关

#### 使能特性

 $A \cdot 1 = A$ 

1 + 0 = A

图 4.13 的所示的就是使能特性。如果一个与门的控制输入为高电平,则该逻辑门被使能、其输出将等于A。因此、 $4 \cdot 1 = A$ 。

输入A=1,控制输入=1,输出=1 A(所以输入为1,输出才为1)。

输入 4 = 0,控制输入 = 1,输出 0 - A (只要有一个输入为 0,输出就为 0)。

对于或门,如果控制输入为低电平,则该逻辑门被使能,而且输出等于A。因此,A+0-A

输入A=1,控制输入=0,输出=1=A(只要有一个输入为1,输出就为1)

输入A=0,控制输入 0,输出=0 A(所以输入为0,输出才为0)。

使能特性也是一个用途广泛的特性,利用它可以简化布尔表达式。该特性为:在一个表达式中,任何时候只要某个变量与一个使能信号进行逻辑与或逻辑或运算,该使能信号就可以从表达式中简化掉。

使能特性也适用于输入相乘的逻辑门、例如, $A \cdot B \cdot C \cdot 1 - A \cdot B \cdot C$  和A + B + 0 = A + B

#### 冗余特性

 $A \cdot A - A$ 

A + A - A

图 4.13(e)所示的是冗余特性。如果 A 为高电平,则一个与门的输出将为高电平,因为两个输入都是高电平。因此,输出将等于 A ,如果 A 为低电平,与门的输出将为低电平,但是仍然等于 A 这证明了特性  $A \cdot A = A$  是成立的。或门的冗余特性  $A \cdot A = A$  可以用类似的方法进行证明。如果 A 为高电平,则输出为高电平且等于 A ,如果 A 为低电平,则或门的输出为低电平,并且还是等于 A 。

冗余特性还可以用于对值进行逻辑非运算。例如:

 $A \cdot A A$ 

A + A = A

 $A \cdot A = 0$ 

A + A = 1

图4 13(d)所示的是互补特性。由于与门的输入总是互补的,有一个输入必须总是为低电平 该低电平输入信号将禁止逻辑门并产生一个低电平输出, $A \cdot A = 0$ 。因为如果 A = 1,则 A = 0,如

果 A=0,则 A=1,所以 A+A=0 是成立的。同样的道理也可以用于证明或门在输入互补时息是处于被禁止的状态、而且有 A+A=1 这种特性可以直接由禁止特性推导出来

该特性可以用诸如 3 + 4 + B + C : 1 或 AABC = 0 之类的表达式来表示。思考。下这些表达式代表的逻辑门和它们表示的意思。在第一个表达式中, 4 和 4 中必然有。个为低电平。因此, 该与门的输出必然为低电平,因为与门的短逻辑是"只要有一个输入为 0、输出 就为 0" 另外, 当输入 1 或 A 为低电平时, B 和 C 就成了 九 关输入。对于或门的逻辑表达式、因为或 T 是被逻辑 1 禁止的,所以也可以使用可样的逻辑分析方法。

#### 双重否定特性

#### 4 A

前面描述的布尔代数的性质都列在表4.3中。下面还有另外一些布尔代数的性质,在对布尔表达式进行简化时,这些性质也很有用。下面的每一个性质都将用逻辑电路和真值表给出证明

性质	名称
A · 0 = 0	禁止
A + 1 I	禁止
$A \cdot 1 - A$	使能
A + 0 - A	使能
A A 1	冗余
A + A = A	冗余
$A \cdot A = 0$	万种
$A + A = \iota$	<b>万补</b>
A A	双重否定

表 43 布尔代数的性质

#### 1.A + AB = A

证明该表达式的电路如图 4 14(a)所示。下面是对各种输入条件的分析:

A=0, B=0。输出为0。与门产生一个输出0, 并将其输入到或门、同输入A=0 起使或门产生低电平输出。

A=0, B=1。电路输出还是为 0。与门的输入 A 使该逻辑门被禁止、产生的输出为 0,这个 0 信号输入到或门,和另外一个输入 A=0一起使电路输出为 0。

 $A \approx 1$ , B = 0。电路输出为高电平 只要或广J的输入 A 为高电平、该逻辑门就会被禁止、产生的输出为 1

A=1,B=1。由于或门仍然被禁止,所以上一段的逻辑分析完全可以用到这里。

上面电路的真值表如图 4.14(b)所示。该表表明 A + AB确实等于 A 表中的高电平输出条件已标出来了,我们可以看出,当 A 为高电平时,不管 B 的电平如何,输出都为高电平 这是因为当输入 A 为高电平时,或门被禁止,它将产生 个高电平输出。当 A 为高电平时,从与门输出端到或门输入端的信号 AB 是 个无关输入。




图 4.14 A + AB的电路实现

该特性也可以通过分配律和禁 使能特性从数字角度进行证明,具体步骤如下:

1 + AB

41.+B 禁止特性(B+1 1

4·1-4 便能特性 (A·1 1)

#### 2A + AB = A + B

该表达式的电路和真值表如图 4 15 所示 输入条件为.

A = 0, B = 0。「月间的输入 B = 0 将使该逻辑门处于禁上状态,其输中为 0 = 该与 引的输出 0 和另一个输入 1 = 0 一起作为或门的输入,使该电路输出为 0

A=0,B=1 输入A=0 在加到与门之前首先反相、反相得到的信号。和输入B=1 起,使与门的输出为高电平。因此,或引被禁止,其输入 4 只是一个无人输入、电路的输出为高电平

A=1, B=0或 A=1, B=1。因为 A=1,或门被禁止,所以这两种输入条件都将产生高电平输出




图 4 15 实现 A + AB

因为布尔表达式可以表明何种输入条件将产生高电平输出,所以图4 15(b 所示的真值表中也突出显示了高电平输出。一个高电平输出都出现在A或B为高电平时,所以和或门的功能完全相同故,A+AB-A+B。也可以利用A-A+AB的特性和冗余律、互补律以及使能特性等从数学角度证明该公式。

#### 3. A + AB = A + B

对于该特性,可以用类似的方法来分析。图 4.16 所示的是其电路和真值表。只要 A=0,或门就会被禁止、输出的将是高电平。当 A=1, B=1 时,或门也会被与门的高电平输出禁止。真值表证明了 A+AB=A+B的特性是成立的。

### $4. A + \overline{A}\overline{B} = A + B$

图 4 17 所示的是用于实现表达式 A + AB = A + B 功能的逻辑电路和真值表。




图 4 17 实现 4 + 4B

a 逻辑图

1

m真慎表

#### 5A + AB - A + B

参见图4.18




图 4 18 实现 4 + AB

### $6A + \widehat{AB} - A$

参 尼图 4 19

前面二个特性的等价性可以通过分析电路并在真值表中对比其结果进行证明




图 4 19 实现 4 + AB

### 4.2 节复习题

- 4 当一个或门的输出输入到另一个或门时,必须使用组合符号。
  - (1) 对
  - (2) 错

- B 当 个与门的输出输入到另 个或门时,必须使用组合符号
  - (1 )村
  - (2 错
- C. 在布尔表达式中、只要某一个变量与禁止信号相与或者相或, 该变量就可以从表达式中简 化掉
  - (1) 材
  - (2) 错
- D 在布尔表达式中, 只要某一个变量与使能信号相与或者相或, 该使能信号就可以从表达式中简化掉。
  - 1) 初
  - (2) 镨
- $A \cdot A =$ 
  - (1) 对
  - (2) 错
- FA + A = .
  - (1) 对
  - (2) 错
- $C. A = \bar{A}$ 
  - (1 对
  - (2) 错
- $\mathbf{H}.\ A+AB=A+B$ 
  - (1) 对
  - (2) 镨
- I A + AB A + B
  - (1) 对
  - (2) 错

# 4.3 摩根定律

### 要点

- 1. 利用摩根定律简化布尔表达式。
- 2. 利用摩根定律将一个反相输入的或函数变为一个与非函数。

摩根定律是要讲解的布尔代数的最后一个特性,对它必须给予足够的重视。摩根先生证明了"或函数的非等于非的与函数"。简而言之,当两个变量的逻辑或为非形式(A+B)时,也可以通过将每个变量先取非,然后再进行逻辑与运算(即AB)来表示。摩根定律实际上暗示下面的意思:或非门的输出等于一个输入反相的与门的输出。这种情况如图 4.20 所示。

#### A + B - AB

摩根定律可以用短逻辑进行证明。如果短逻辑分析的结构证明上面的等式成立,则图 4.20 中的两个逻辑门电路的函数是相等的。或非门的短逻辑是"只要有一个输入为1,输出就为0"。分析

输入支相的与几亿须以与 ]的短逻辑"只要有一个输入为()、输出就为()" 为基础进行。由于与 ] 输入端的两个输入逻辑电平都反相、所以其输入短逻辑必须反相。 其结果为"只要一个输入为 1、输出就为()"、这样即见1 明擎根定律描述的等价性是成立的




图 4.20 摩根定律 4+8 AB

力析 A+B-AB等价件的另一种方法是读表达式 第一个表达式表明,如果 4 为高电平或者 B 为高电平, 购输出将为低电平 这一个低电平输出的具体情况如图 4 20 c 中的真值表质小 这样, 就只有一种输入条件才能使输出为高电平、该输入条件为 4 B

#### AB = A + B

摩根还证明了如下陈述: 与函数的非等于非的或函数" 如图 4 21 所示、该定律表明、"给一个变量取非后进行逻辑或运算、所得的结果 A + B 等于与非门的输出 AB 这也可以用短逻辑进行证明。如果或门的短逻辑用在如图 4 21(b)所示的电路中、并将输入逻辑电平进行逻辑非运算、其结果应为"只要有一个输入为 0、输出就为 1"。由前面的基本逻辑门的学习 引知、这和与非门的短逻辑是一样的



图 421 摩根足律: AB - 1+B

摩根定律提供了一种非常有价值的布尔表达式简化处理方法。只要涉及到的逻辑符号发生改变(逻辑与变为逻辑或,或者逻辑或变为逻辑与,表达式中的联结符号就可以断开。在摩根第定律中,如果 4+ B中逻辑或符号! 面的联结符号被断开,并将逻辑或符号变为逻辑与符号,则表达式变为 AB 摩根第二定律,即 AB = A + B,表明只要逻辑符号发生改变,联结符号就可以断开

断开联结符号和改变逻辑运算符的操作也可以相反的方式使用。分析下面的操作,考虑其结果:

 A·B

 第一步;
 A+B
 改变符号。

第二步:

 $\overline{\overline{A}} + \overline{\overline{B}}$ 

对每个变量进行逻辑非运算 输入

第二步:

A + B

对整个表达式进行逻辑市运算、输出。

第四步:

A + B

**夫掉所有的双重逻辑非符号** 

第一步操作断开了联举符号,并改变了逻辑符号 这一步操作将表达式从或扩操作变成了反相 输入的逻辑与操作 第二步刚好相反

逻辑或的表达式 A+B+C如何改变才能用与非门实现呢。按下面的步骤进行即间,还可参见 图 4 22

A + B + C

第一步:

A·B·C 改变符号

第二步:

 $\bar{A} \cdot B \cdot C$ 

对每个变量进行逻辑非运算 输入力

第三步:

= A·B· C 对整个表达式进行逻辑 # 运算 ( 输 B

第四步:

 $A \cdot B \cdot C$ 

去掉所有的双重逻辑非符号



图 4.22 反向使用摩根定律

如果断开结果表达式( $4 \cdot B \cdot C$ )的联结符号、改变逻辑符号、去掉双重否定、则原来的表达 式将完全被收头换面 为了查询方便、本章讲述的全部特性和定律都列在表 4.4 中

表 4 4 布尔特性和定律

特性/定律	名称	
A · 0 - 0	禁!	
A + 1 - 1	禁止	
$A \cdot 1 - A$	使能	
A + O = A	使能	
$A \cdot A - A$	几余	
A + A - A	冗余	
$4 \cdot 4 - 0$	項 ≱h	
<b>4 + 4</b> 1	<b>生</b> 补	
$A = \overline{A}$	双重否定	
A + AB = A		
A + AB - A + B		
A + AB = A + B		
A + AB - A + B		
A + AB = A + B		
A + AB = A		
A + B = AB	摩根定律	
AB - A + B	摩根定律	
A+B+C=A+(B+C)	结合律	
(AB)C = A(BC)	结合律	
A + B - B + A	交换律	
AB = BA	交换律	
A(B+C)=AB+AC	分配律	

#### 4.3 节复习题

- 6. 冬 4 23 中的两个逻辑门上等价的
  - . 최

(2) 错

2 蜡



图43

) 将布尔表达式 4BC 变成能够用或非门和反相器实现的表达式 将布尔表达式 **X+ Y** 变成能够用与非门和反相器实现的表达式

### 阶段性小结(4.1节~4.3节)

与门对其输入进行逻辑乘运算。与函数符号是一个圆卢(・ 或× 在表达式中常常学略区) 或×号、但是ы隐含者逻辑乘 4B)的意义。 引门的布尔表达式写为高电平输出

或 ] ] 成逻辑和。或的符号是一个加号(4+B) 或"J的布尔表达式电写为简电平输出 以示与非门(4B)和或非"J、4+B)布尔表达式中,在整个逻辑乘 逻辑和上使用了联络符号 联络符号指明了逻辑函数并表明输出表达式写为低电平输出形式

需要记住的是,某个输入变量上面的逻辑非符号表明该输入在进行逻辑处理有 如A+B,就已经进行了逻辑非运算 在逻辑门的整个输出表达式上的联结符号表明该逻辑非运算是在整个逻辑处理之后完成的、如 A+B+C

摩根定律为:

 $\begin{array}{cccc}
A + B & AB \\
AB & A + B
\end{array}$ 

由摩根定律 可推导出下列结论:

- 1. 如果逻辑符号发生改变,则其上的联结符号,以断开。
- 2. 摩根定律的含义证明下述处理过程的正确性;
  - a. 改变逻辑运算符
  - b. 输入取非
  - e输出取非
  - d 去掉双重否定符号

复习表 4.4 中的实数和布尔代数特性。

### 阶段性练习(41节~4.3节)

- 1. 布尔表达式中的加号 + 荷尔的是逻辑 定算
  - a. 🥀
  - b. 减
  - e. 加
- 2. 个 输入「引 输入分别为 4、 8 和 C ) 的布尔表达式是
  - a ABC
  - b 4*B*€.
  - $c \cdot A + B + \ell$
  - a. A + B + C
- 3 个二输入与门 输入分别为 Y、Y)的布尔表达式是
  - a. XY
  - b XY
  - c X + Y
  - dX + Y
- 4. 表达式 1BC 表明旨A 为高电平,B 为低电平,C 为高电平时、该逻辑门的输出为高电平
  - a沝
  - b. 错
- 5 或门产生的是逻辑乘
  - a. Xİ
  - b. 错
- 6. 联结符号指的是画在布尔表达式中的一个或多个变量上面的横线
  - a. 对
  - b 锴
- 7. 表达式 AB 表明 当 A 为低电平、B 也为低电平时,该逻辑门将输出高电平
  - a. 对
  - b. 错
- 8. 表达式 A+B表明当 A 为岛电平或 B 为岛电平时,该逻辑门将输出局电平
  - a. 对
  - b, 错
- 9. (AB)C = A(BC)表示的是实数的哪一个特性
  - a 互补特件
  - b 加法的结合律
  - c 乘法的交换律
  - d. 乘法的结合律
- 10 A+0~A表示的是布尔代数的哪一个特性?
  - a. 互补特性
  - b. 冗余特性
  - 。 禁止特性
  - d. 使能特性

- 11. 4·0-0 表示的是布尔氏数的哪一个特性
  - a. 勺补特片
  - h. 冗余特性
  - こ 禁止特性
  - J. 使能特性
- 12 A+1-1表示的是布尔代数的哪一个特性?
  - a. 与补特性
  - b. 冗余特件
  - c 禁止特件
  - a 使能特性
- .3 1+ a 4 表示的是布示代数的哪一个特性?
  - a. 自补特性
  - b. 几余特性
  - e 禁止特性
  - d 使能特性
- 14. 4· A = 0 表示的是希尔代数的哪一个特性?
  - a. 4补特件
  - b. 冗余特性
  - 禁上特性
  - d 使能特性
- 15. A + B AB
  - a. Xf
  - b错
- 16 将表达式 A + B + C + D 变成一个可以用一个四输入与非门和反相器实现的表达式。
  - a  $\overline{\mathbf{4} \cdot \mathbf{B} \cdot \mathbf{C} \cdot \mathbf{D}}$
  - $b \cdot A \cdot B \cdot C \cdot D$
  - $c \cdot A \cdot B \cdot C \cdot D$

# 4.4 解释布尔表达式

# 点要

- 1 用输入/输出来解释布尔表达式的含义。
- 2 给出 个布尔表达式,确定为了使逻辑门或电路输出某一个指定值所需要的输入条件


在进行逻辑电路设计或实现前,解释布尔表达式是非常必要的。这种解释就是通过读表达式来确定为了产生某个特定电平的输出需要什么样的输入条件,实际上在这方面我们已经进行了一些工作

在解读一个布尔表达式时,很重要的一点是记住4.1节中的基本知识。首先,如果在整个布尔表达式上面有一个联结符号,则表明该输入条件将产生一个低电平输出。其次,如果表达式上面没有联结符号,则表明该输入条件将产生一个高电平输出,表达式 A+C表达的意义是:如果 A 为高

包里或7万高电平、则或非 J将输出一个低电平信号 43节中的摩根定律证明,如果逻辑运算符 5发生改变,则联结符号是可以断下的

对于布尔表大式 4+6 而言,其输出为 44、 与以读 为:如果 4 为低电平、C 也为低电平、九 电路输出 为高电平 1 或 1 工面各自独立的逻辑 # 符号必须读为低电平输入 但是,由于在整个表 1 、 电 运 6 联军 符号,所 以其输出 为高电平。根据 摩根定律 可知,这两个表达式是等价的 \* 4 24 a 中的 真值表可以进一步证明这一点。第一个表达式 4+6 在真值表中提供了低电平输出。 自 该表达式的所有低电平都标出来了,则剩下的条件必然都是高电平 第二个表达式 4C证明该企还是上确的

写简真值表表明该电路有一个输入 A1, B4.(一, 但实际上B输入是一个无关输入,因为它并没有联行到或非门上



a) 真值表




图 4 24 解读或非门表达式

断开联结符号的操作通常很简单,改变逻辑运算符,写出真值表的高电平输出即可。不过,如前面的例子所示,不一定都这么简单 如果所有的高电平输出都标在真值表中,则剩余的输入组合将产生低电平输出

在这里有一点需要重点强调 在表达式 AC中、逻辑非符号并不是表明 A 和 C 为低电平、而是表明如果 A 和 C 为低电平、输出将为高电平。图 4.24(b)中与门的反相输入符号证明了这一点 如果 A 和 C 为低电平,它们在与门的输入端都会转化为高电平,因此该逻辑门的输出将是高电平。

进行一些类似的解读对于加深理解是很有帮助的。

表达式 $A \cdot B \cdot C$ 代表与非门的输出,如图 4.25 所示,其输入 A进行了逻辑非运算。该表达式表示"如果 A为低电平,B为高电平,C也为高电平,则逻辑门的输出为低电平"。

表达式A+B+C代表的是或门的输出、其输入端C进行了逻辑非运算。图 4.26 所示的是其电路 该表达式可以读为"如果A为高电平,或B为高电平,或C为低电平,则逻辑门的输出为高电平"



图4.25 交班 1・6・4 色电路

图 4.26 实 以 4 + B + C 的 电路

面河解读表达式  $A \cdot B \cdot C \cdot A + D \cdot D \cdot C$  读该表达式时可能会有一点问题。表达式的  $A \cdot B \cdot C$ 部分表示的是一个高电平输出。 $A \cdot B \cdot C$  部分表示的是一个低电平输出。如果不对该表达式进行简化,很难读到该表达式。使用表  $A \cdot B \cdot C$  的特性和定律能够对其进行简化

A・B・C(1+D) 第一步: 4・B・C(1・D) 断

 4·B·((1·D))
 断开联结 改变符号

 4·B·C(1·D)
 大掉双重逻辑非符号

简化量的表达式很容易读:如果 A 和 B 为高电平并且 C 和 D 为低电平, 贝电路的输出将为高电平。由此可见,如果不进行简化,有些布尔表达式是很难解读的一般而言,简化的目标是将表达式中的所有联结符号断开,并改变相应的逻辑运算符号。完成了以解读为目的的简化后,可能只会在单个变量上面留下逻辑非符号。ABC是可以接受的,而 ABC则是不可接受的。表达式 \(\bar{A} + \bar{B} \)表示当 4 为低电平或 B 为低电平时,该逻辑门的输出将是一个低电平信号

读表达式、断开联结符号并改变逻辑运算符号将导致一个结论:每个逻辑门符号都有一个可替换的逻辑门符号。使用摩根定律发展出来的或非门的替换逻辑门符号如图 4.24 所示

### 4.4 节复习题

第二步・

- $\Lambda$  表达式 ABC 表示 当 A , B 和 C 都为高电平时,逻辑门的输出为低电平
  - a. Xj
  - b. 错
- B 表达式 4+B+C 表示当 A 为高电平或 B 为高电平或 C 为高电平时,逻辑门的输出为低电平。
  - a 对
  - b. 错
- (, 表达式 $A \cdot B$ 表示当A为低电平、B为高电平时,逻辑门的输出为低电平
  - a. 对
  - ь错
- D 简化 A + B。
- E. 简化 $A \cdot B(\bar{A} + \bar{B})_o$
- F, 简化(A+B+C)D。

# 4.5 可替换的逻辑门符号

# 要点

1. 识别与门、或门、与非门。或非门和非门的可替换逻辑门符号。

#### 2. 依据摩根定律的处理步骤得上可替换的逻辑门符号

仁尔表达式 4·B表示每个变量都在与门的输入端址行了逻辑非操作,其逻辑乘积在输出端也 进行了逻辑 ±操作。该表达式表明当 1 和 B 为低电平时、输出为低电平。这一点从图 4 27 所示的逻辑符与和真值表中可以看出来。




图 4 27 或函数

注意、真值表表明"只要有一个输入为1,输出就为1" 因此、图 4.27(b)所示的逻辑门符号可以是或门的一个可替换逻辑门符号。用短逻辑和摩根定律都可以证明这一点。

首先,由于图4.27b 所示的逻辑门是一个与门,所以可以从该逻辑门的短逻辑入手进行分析输入逻辑电平和输出逻辑电平都进行了逻辑非操作。这样最终的短逻辑就成为"只要有一个输入为1、输出就为1"由于这是或门的短逻辑,所以该逻辑门符号等价于一个或门

其次、也可以在表达式中使用摩根定律来证明这种等价性。

$$\overline{\overrightarrow{A} \cdot B}$$

$$\overline{\overrightarrow{A} + \overrightarrow{B}}$$

$$A + B$$

标准的逻辑门符号和对应的可替换逻辑门符号如图 4.28 所示。花一点时间证明每一个逻辑门符号的短逻辑和与其对应的可替换逻辑门符号的短逻辑都是相等的。也可以用摩根定律保证它们的布尔表达式是相等的。对于非门、则没有必要这样做

图 4 28 标准 / 可替换逻辑门符号


4 4 28 读 标准 「替换逻辑」、符号

利用与门和支引的短逻辑。以证明所有的原逻辑 首先,如果在输入一有圆圈存在,以"水、输入逻辑电平取非一当然,如果在输出端存在圆圈、就应该将输出逻辑。」。中以上

如图 4.29 所示,只要按照整根定律要求的步骤进行护导,就可以得知可替换了逻辑广符的

#### 双变符号

- 2 对每个输入变量进行逻辑非运算
- > 对整个表达式进行逻辑非运算
- 4 去掉几个的双重逻辑非符号



如图 4 30 所示的是其他。些逻辑 J电路及其等价的逻辑符号。主意、对于只有一个输入进行 了逻辑非运算的逻辑门,没有相应的短逻辑。只要确定了反相逻辑电平,就可以使用逻辑门本身的 短逻辑或短逻辑 例如,在如图 4.30 所示的上面的 与门中,与门的短逻辑表明所有的输入必须是高电平、才能得到高电平输出。因此,为了得到高电平输出,需要 A-0 和 B 1




图 4 30 其他逻辑门符号 可替换逻辑门符号

除了使用摩根定律断升联结符号的方法之外,还可以利用该定律的逆定律证明图 4.31 所示逻辑门的等价性。处理过程如图 4.31 所示。




图 4 31 可替换逻辑 ] 符号的推导过程

既然代表的功能完全相同,为什么需要可替换的逻辑门符号呢? 答案是我们需要很容易地确定一个逻辑门或电路的输出 第3.7节提供了一个读逻辑门输出的步骤。在该处理过程中,只考虑与门和或门的逻辑函数,另外,逻辑门上的圆圈读为低电平,无圆圈则读为高电平。如果电路是正确的,则该方法是很有效的。

确定复修 4 32 m 为 示的电路的输出。如果使用第 3 章中的方法、当逻辑 了#1 和逻辑 ; #2 的输入为高电平时。它们的输出将复低电平。当逻辑 ; #3 的输入为高电平时,其输出包将是低电平。然而,凌逻辑 门#1 和逻辑 了#2 可以知道何 了逻辑。#3 的输入为低电平、行不是何时为高电平。如本 1、包路 知 3 4 4 2 5 回 小、还可以进行。不更简单的 分析。即、将或门的输入支相以可以替换了正,已逻辑符为




图 4 32 分析逻辑电路

卖溪电路 当逻辑门 #1 和逻辑 门 #2 的输入为低电平时,将输出低电平 既然已知这样的输入条件将在该逻辑电路中的逻辑门 #1 和逻辑门 #2 的输出端产生 低电平信号,则可知这些条件中的任何 个都将在或门的输出端产生 个高电平信号 尽管图4 32(b)中所示的输出逻辑门是 "一一", 即下替换逻辑门,在这里还是将其称为或门 以帮助确定其任何 个输入端的条件和输出需产生的 高上平信号(只要任何一个输入为低电平都将在或门的输出端产生一个高电平信号)

在画逻辑图时应遵循的一般规则是将圆圈连接到ی圈、将无圆圈的点连接的无圆圈的。 图4-33a 所示的电路表现了与图4-32、a)所示电路遇到的相同的问题 图4-33cm所示的可替换了了解 决了这个问题 从输出端到输入端读图4.33ch 所示的电路。当C为低电平或者或非门的输出为低电平时,该电路输出为低电平 至4或8为高电平时,或非门的输出为低电平

尽管这里是与门的可替换逻辑门符号,它还是应该被看成一个输入反相的或非门。这符合分析 该电路的逻辑思维方法

如图 4.33(a 中的真值表所示、除了一个输入条件(ABC)外, 其他所有的输入条件都将产生低电平输出, 所以可以考虑重曲图 4.33 c 所示的电路。在该电路中使用了或非门的替换逻辑门符号重新同出的电路仍然遵循圆圈到圆圈 / 无圆圈点到无圆圈点的规则, 这是很容易解读的

练习这种电路分析方法,很快就可以熟练掌握它 然后,只要看一下某一个电路就可以指示出 什么样的输入将产生想要的输出电平。

图 4.33(b,所示电路的布尔表达式是A+B+C 该表达式表明电路是低电平输出的 为了简化该表达式,可以去掉 A+B上面的双重否定符号,因为这两个符号的长度相同 这样,该表达式就变为 A+B+C 该表达式可以读为:当 A 为高电平,或 B 为高电平、或 C 为低电平时,输出为低电平 所有低电平输出都列在图 4.33(d)所示的真值表中 断开两个+号上面仍然存在的联结符号

可以得到表达式ABC。这是该电路高电平输出的表达式,可以很容易地从图433(c)所示的逻辑图中读出。尽管上面的任何一种确定输出电平的方法都是对的,但是如果技术人员仅仅想检查电路的输入输出关系,就不必进行布尔简化。只需要看有无圆圈简单地解读逻辑符号的输入和输出即可





图 4.33 分析逻辑电路(

### 4.5 节复习题

A. 画出图 4.34 所示每个逻辑门的可替换逻辑门符号。




B. 假定输入为A和B,画出复习题A中得出的每个可替换逻辑门符号的未简化的布尔表达式。

← 证明复习题 B 中所写的布尔表达式和标准逻辑门符号的布尔表达式之间的等价性。


提示: 参考后续各图, 读出产生高电平或低电平输出时所需要的电路输入 在这种分析中只允许使用逻辑函数和圆圈

D 图 4.35

E 图 4.36



C 重画图 4.38 所示的电路、在必要的地方使用适当的可替换逻辑门符号。



# 4.6 真值表

## 要点

1 由真值表得到布尔表达式。

- 2 灵别"积之和" 山路
- 3 以前"租之利、压路

小管房面已经进还了一些真值表的知识,但是为,在数字电路没计和电路分析中充分运用真值表,还未要了解之多的信息。




图 4 39 由真值表得到布尔表达式

从的面的描述中可以得到两个结论 第 ,A-0 且 B 0 的条件是与门的象征 由于从真值表得到的布尔表达式被写为高电平输出的形式,所以的该是 AB。A 和 B 上面的逻辑非符号的使用应该读为"如果 A 和 B 均为低电平,则输出为高电平" 不要将真值表中的 A-0, B-0 的条件写为 AB 该表达式与 AB 表示的意思完全不同,是不正确的 在真值表中,还有一个高电平输出,它也是由该电路提供的一当 A 和 B 均为高电平时,可以得到该输出 B 起,可以得到该输出的输入条件为 A-1 且 B-1,写为 AB

在电路中, 两个不同输入条件都要求得到高电平输出, 由该事实可以得到第二个结论 这两个输入组合必须是逻辑或的关系 因此, 该真值表对应的布尔表达式可以写为 AB+AB 该表达式可以按上面讨论的方法来读, 而且该表达式与真值表是直接相关的。

第一个结论表明,由真值表得到的两个高电平输出表达式都是逻辑与函数的形式。第二个结论表明,两个产生高电平输出的逻辑与变量组合必须和其他能得到高电平输出的组合进行逻辑或。

### 4.6.1 积之和配置

用于实现 AB + AB 的电路如图 4.39(b 所示 该逻辑电路是一种积之和 (Sum Of-Product, SOP) 配置的形式 由于在该电路的输出端产生了乘积 (逻辑与)的和 (逻辑或)的输出形式、所以该配置称为 SOP

当以上面描述的方式从真值表得到布尔表达式时,如果存在两个或更多的高电平输出条件,则表达式总可以写成SOP的形式。当然,如果只有一个高电平输出,则表达式只用与门就可以表示。

图 4.40 可示的负值表也有两个不同的输入组合能够产生高电平输出。注意每一个高电平输出对应的输入组合是如何以表达式的形式写出来的 在代表输入为0的字母处,写成逻辑非的形式 A, B或 C, 在代表输入为1的字母处,直接写出该字母。由负值表得到的表达式为 ABC + ABC 相同的项可以进行简化

 ABC + ABC
 SOP 表达式

 BC (A + A)
 提出相同的项

 BC 1)
 A + 4 - 1

 BC
 A · 1 A

BC 将产生与原始表达式相可的高电平输出。这可以从图 4.40 的真值表中看出。




图 4 40 由真值表得到布尔表达式

根据高电平输出情况、图 4.41 所以的真值表将产生如下的布尔表达式: ABC + ABC + ABC + ABC + ABC + ABC




图 4 41 由真值表得到低电平输出的布尔表达式

该真值表的表达式写成低电平输出的形式将减少很多麻烦。表达式  $A \cdot B \cdot C$  表明该电路的输出为低电平。其余的输出均为高电平。实际上,该表达式为 X = ABC。对等式两边都取逻辑非,则有  $\bar{X} = ABC$ ,所以有  $X \cdot ABC$ 。如果摩根定律用在上面的处理中、结果将为 A + B + C。该表达式表示了产生高电平输出的输入条件。

再讲一个真值表的例子。图 4.42(a)所示的真值表表示当 X=1, Y=0, Z=0时的低电平输出。其他的所有输出都是高电平。布尔表达式  $X\cdot Y\cdot Z$ 表示这种输出条件。图 4.42(b)表示了该逻辑电路,当对该表达式利用摩根定律时,可以得到结果为 X+Y+Z 将其与真值表进行比较可以证实其正确性。图 4.42(a)所示的真值表已经将高电平输出标注为表达式 X+Y+Z。




图 4 47 表 大式 X > Z = X + Y + Z 的 实现

布尔表达式被简化厂、其结束宁该与初始的表达式相等。而且宁该能够用真值表进行证明 5443所示的真值表对压的布尔表达式为4BC+ABC 将共有的项AB提出来以后、可以简化该布 示表达式

	A	В	C	X	)
$Areve{B}$	0	0	0		$\overrightarrow{ABC} + \overrightarrow{ABC}$
ΛD	0	0		1	ABC + ABC
	0	1	0	l n	
	0	1	1	)	
	1	0	0	)	
	ı	0	1	)	
	1		0	)	
		1		0	

图 4.43 用于证明简化表达式等价性的真值表

简化后的表达式 4B 可以用真值表进行证明, 在真值表中, 将产生高电平输出的输入条件 4B 标出来 如果简化后的表达式可以产生与初始表达式相同的高电平输出,则这两个表达式是相等的否则,简化过程中肯定出现了错误

### 4.6.2 和之积配置

在由真值表写片的积之和(SOP)表达式中,产生高电平输出的输入变量组合进行逻辑与操作然后,每组产生高电平输出的输入组合与其他产生高电平输出的组合进行逻辑或操作 因为实现该表达式所要求的电路是"与 或"配置的,总是会产生一个SOP表达式 图 4.44 所示的就是一个SOP电路配置。该电路的输出表达式是 AB + AB、

还有一种设计技术使用的是和之积 (POS)配置 顾名思义,这是一种"或一与"电路配置 如图 4 45 所示的就是一个 POS 电路配置 因为在该电路输出端产生的是或门输出之和的乘积 (逻辑与),所以它被称为 POS 配置、这种 POS 电路的真值表可以与 SOP 电路的真值表完全相同。

可以从真值表得出 POS 表达式 但是, 从真值表中推导 POS 表达式和 SOP 表达式有很大的区别。 当从真值表提取出 SOP 表达式时, 表达式写为表示每种高电平输出条件的形式。这是由于当 每个输入变量组合在与门的输出端产生低电平时,或门(参见图 4 44)将输出低电平信号。

当从真值表中提取出 POS 表达式时,表达式写为表示每种低电平输出条件的形式。这是由于当每个输入变量组合在或门的输出端产生低电平时,与门(参见图 4.45)将输出低电平信号。




图 4 45 和之积电路

在提取 POS 表达式时,产生低电平输出的输入变量组合中的每个变量将与该组合中的其他变量进行逻辑或。然后,每组产生低电平输出的或变量组合再与其他产生低电平输出的组合进行逻辑与一产生低电平输出的变量的提取是以互补的形式完成的。为了说明这一点,可以思考下面的规则:

. 对于在真值表中产生低电平输出的每一组输入变量组合,写出每个输入变量的互补形式,并在组合内进行逻辑或。例如,图 4.45 所示的真值表表示;当 A=0 且 B=0 时,输出为低

包平。因此,对于这种低电平输出的表达式应该写为 A+B 这时,每个变量都是以互补的形式写出的 因为在该组合中,A和B均为低电平,所以如果以变量的真实形式来写,这两个变量都进行了逻辑非运算、当 4-1 目 B-0 时,也可以产生一个低电平输出一其结果为 4+B

2. 再将各组进行了逻辑或的变量进行逻辑与 如图 4.45(b)所示,该真值表产生的结果为 (4+B)(A+B) 这个最终的表达式是 POS 配置的,它可以表示真值表中的低电平输出。

如果联结符号可以用来指示何时电路将输出低电平,图 4 45(b)所示真值表可以产生 POS 状态的 表达式(A+B)(A+B)和 SOP 状态的 表达式 AB+AB 第一个表达式可以用 SOP 状态表示低电平输出。对第二个表达式使用摩根定律,可以证明它与第一个表达式是等价的

图4.45所示的电路和真值表可以解释为什么在POS表达式中必须将互补的输入变量提取出来。如果 A=0 且 B=0,则电路的输出为 0、或门的所有 0 输入都将产生 0 输出,它将使与门被禁止,并使该 POS 电路产生 0 输出。或门输出低电平的表达式可以写为 AB。用摩根定律进行简化,可以得到等价的表达式 A+B

下面对SOP和POS表达式进行简化、以显示它们的等价件。SOP表达式写成高电平输出的形式

般而言、与低电平输出相比、当真值表只包含少数几个高电平输出时、使用SOP电路会更好一些。相反地、如果真值表包含的低电平输出少于高电平输出,使用POS电路会更好一些。图446和图4.47所示的两个电路和表达式的等价性证明如下所示。

#### SOP

$$ABC + AB\overline{C} + \overline{A}BC + ABC + ABC$$

$$AB(C + C) + AC(\overline{B} + B) + \overline{A}\overline{B}C$$

$$AB(1) + AC(1) + A\overline{B}C$$

$$\overline{A}B + AC + \overline{A}\overline{B}C$$

$$\overline{A}(B + BC) + AC$$

$$A(B + C) + AC$$

$$AB + \overline{A}C + AC$$

$$AB + C(A + A)$$

$$AB' + C(1, AB + C)$$




图 4 46 4BC + 4BC + 4BC + 4BC 的 SOP 配置




图 4 47 图 4 46 所示电路的 PUS 配置

#### POS

$$AB(1 + C' + AC(1 + B, + BC + A) + AC(1 + B) + C(1 + B)$$
  
 $AB + AC + BC + AC + C$   
 $AB + C(A + B + A + 1)$   
 $AB + C$ 

除了SOP和POS配置外,还有"和之和"(SOS)电路配置和"积之积"(POP)电路配置。在SOS电路中,是多个或门连接到或 ]Ⅰ 在POP电路中,是多个与门连接到与门上 SOS和POP电路配置如图 4 48 所示




图 4.48 SOS 和 POP 电路配置

## 4.6节复习题

写出下面每个真值表的 SOP 布尔表达式,并简化写出的表达式。

	~	•	•	
	0	1	1	
	1	0	1	
	1	1	1	
В,	<u>A</u> _	B	С	X
	<b>A</b> 0 0 0 0	0	0	
	0	0	1	1
	0		0	0
	0			1
	1	0	1 0	0
	1	0	1	0
	1	1	0	1
	1		1	0

C	A	B	C	X
	Ö	0 0 1 1	0	1
	0	0	1	0
	0	1	0	1
	U	1	1	0
	1	C	0	0
	1	C O 1	1	1
	1	1	0	0
	1	1	1	1
D.	A	B	C	X
D.	<b>A</b> 0	_ <u>B</u>	<u>c</u>	<b>X</b>
D.	<b>A</b> 0 0	<b>B</b> ) 0	0 1	
D.	<b>A</b> 0 0 0	) 0 1	0 1 0	0 1 0
D.	0 0 0 0	0 1 1	0 1 0 1	0 1 0 1
D.	<b>A</b> 0 0 0 1	0 1 1 0	0 1 0 1 0	0 1 0 1 1
D.	0 0 0 0 1 1	0 1 0 0	0 1 0 1 0	0 1 0 1 1 0
D.	0 0 0 0 1 1 1 1 A 0 0 0 0 1 1 1 1	1 <b>B</b> 0 1 1 0 0 1	0 1 0 1 0 1 0 1 0 1 0 1 0 1	X 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

E. 由下面所示的真值表写出低电平输出的布尔表达式。 种用SOP形式, 另一种用POS形式

Α	В	С	X
Q	Ç	0	1
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

F 写出下面真值表的 POS 表达式

<u> </u>	B	_ x
0	0	1
0	1	1
1	0	0
1	1	0

## 阶段性小结(4.4节~4.6节)

解读一个布尔表达式时,变量上面的单个逻辑非符号表示的是逻辑低电平。上面没有逻辑非符号的变量表示的是逻辑高电平 XYZ读为"如果X为低电平,Y为低电平,Z为高电平…"。

为了解读方便、多个变量上面都有逻辑非符号的表达式需要进行简化。在本例中, $X \cdot \overline{Y \cdot Z} = X + YZ$ 、第一个表达式可以用摩根定律简化,以便能够较容易地读出。

图 4 28 所示的是可替换逻辑门符号 一个逻辑门的替换逻辑符号的短逻辑与该逻辑门的短逻辑是相同的

由下面的步骤可以得到可替换逻辑门符号:

- 1. 改变符号
- 2 对每个输入变量进行逻辑非运算。
- 3. 对整个表达式进行逻辑非运算。
- 4. 去掉所有的双重逻辑非符号。

由真值表写中的高电平输出形式的布尔表达式是 SOP 配置的表达式。如果真值表中的输入组合 1 4 1, B 0, C 0 P 生的是高电平输出,则表达式与为 ABC

由真值表写出的 SOP 表达式常常需要进行简化、在下一节将会详细讲解这种处理方法。简化 前后的两个表达式的等价性可以用得到初始表达式的真值表进行证明


NOP电路配置包含了连接到一个或门上的多个与门 P(n)电路配置包含了连接到一个与门上的多个或门

通过写出低电平输出的表达式可以由真值表得到 POS表达式。变量组合中的每个变量都必须与成补的形式、各变量必须进行逻辑或运算。然后,每个逻辑或变量的组合应该通过逻辑与连接在一起。

SOP 表达式 ABC + ABC 和PON表达式(A+B)(A+C)使用得如此普遍的原因是它们很容易由真值表提取得到。每日也很容易进行简化。这一点在本章后面表现得越来越明显

## 阶段性练习 (4.4 节~4.6 节)

- 1 表达式 ABC表示 A, B和 C均为高电平时、逻辑门的输出为高电平。
  - a. 11
  - b. 错
- 2. 表达式 AB 表示 A 为低电平、B 为高电平时、逻辑门的输出为低 L 平
  - а. *X*ป
  - b错
- 3. 表达式 4BC表示 A 和 C 为低电平、B 为高电平时,逻辑门的输出为高电平。
  - a. X
  - b错
- 4. 表达式 AB 表示 A 和 B 均为高电平时、逻辑门的输出为低电平
  - a. 对
  - り错
- 5. 表达式 A・B 表示 A 和 B 均为高电平时,逻辑门的输出为低电平。
  - a 对
  - b. 错
- 6. 表达式 A+B表示 A 为高电平、B 为低电平时、逻辑门的输出为高电平
  - a 対
  - b. 错
- 7. 将表达式 $A \cdot B \cdot C(A + \overline{B})$ 简化为高电平输出的形式。
  - $\mathbf{a}. A + \mathbf{B} + \mathbf{C}$
  - b. A + B + C
  - c. ABC
  - d. ABC
- 8. 找出图 4.49 中对应的可替换逻辑门符号。
- 9 找出图 450 中对应的可替换逻辑`]符号。



- 10. 怎样的输入条件可以使表达式 A+B+C所表示的逻辑门输出低电平。
  - a A, B和 C均为低电平
  - b A, B和 C均为高电平
- 11 找出对应下面真值表的布尔表达式:


a. $A + B$	A	В	X
b. $A + B$	0	0	0
c. $AB + AB$	0	1	1
d, $AB + AB$	1	0	1
	1	1	0

12 找出对应下面真值表的布尔表达式:

a.	$A \bar{B} C + AB\bar{C} + ABC$	8	В	С	X
b.	$ABC \cdot AB\overline{C} \cdot \overline{A}BC$	0	0	0	1
c.	$\vec{A} \ \vec{B} \ \vec{C} + \vec{A} \ \vec{B} C + AB \ \vec{C}$	0	0	1	1
d	$\vec{A} + \vec{B} + C$	0	1	0	0
		0	1	1	0
		1	0	0	1
		1	0	1	0
		- 1	1	0	0
		1	1	1	0

13. 简化上题中得到的布尔表达式。

- a + AB + ABC
- b BC + ABC
- AB + BC
- d AB + BC
- 14. 识别佟 45. 万 小电路的配置方式
  - 。 和之和
  - h 积之和
  - 、私之积
  - α 积之积



15 找出对应下面真值表的低电平输出形式的布尔表达式

ä	ABC + ABC	A	В	C	X
b	A+B+C $A+B+C$	J	Ü	0	0
Ç	(A B C)(AB C)	0	C	1	1
		0	1	0	1
		0	1	1	1
		1	0	0	O
		1	0	1	1
		1	1	0	1
		1	1	1	1

# 4.7 用布尔代数简化布尔表达式

## 要点

利用实数和布尔代数的特性以及摩根定律简化布尔表达式。

本节综合了前面提供的全部信息来简化布尔表达式。学习本节前,先复习一下表4]和表4.4将会很有帮助。这里将使用实数和布尔代数的全部特性以及摩根定律来简化布尔表达式。

有时,用 种方法简化布尔表达式所得的结果很可能与另 种方法简化所得的结果不同 通常情况下,虽然两个结果不同,但它们表现在真值表上却是相同的 如前 节讲述的,利用真值表证明简化后的表达式与初始表达式的等价性,这种实践是很有帮助的

·日掌握了基本知识,实践就成为学习布尔表达式简化的最好办法。下面,首先解决几个问题,然后逐步勾圆出简化处理的轮廓。

#### 问题 4 1

1. ABC + ABC + ABC

原表达式

2. AB(C+C)+ABC

提 + 相同的变量 AB

3. AB(1) + ABC

互补特性

4.~AB + ~ABC

使能特性 B

 $5 B A + 4\ell$ 

提上相同的变量 B

6. B + 1 + C

定律: A + AB = A + B

 $7 - 4B + B\ell$ 

援州 B

#### 注解

第二步: 1B在前两个输入组合中是相同的变量,可以提出来。计意,BC在第二和第三个输入组合中也是相同变量。如果先将BC提出来、下面各步处理相同,则得到的结果是相同的

第三步: ( + C ]

第四步: 4B1 = AB

第五步: B在第四步的两个输入组合中是相同的变量。因此, B可以提出来。

第六步: 应用定律 <math>A + AB - A + B = e 在本步得到的结果可以认为是最终的结果。但是。最好

将 B 展开,这样在读表达式时,就不会有困难

第七步; 展开 B后, 可以得到一个很容易读出的"积之和"表达式

见以用真值表证明 AB+B( 等于ABC + ABC + ABC。

#### 问题 4.2

(A+B)(B+C)

原表达式

2AB + AC + BB + BC

展开表达式

3AB + AC + B + BC

冗余特性 (BB - B)

4. B(A + 1 + C) + AC

提出相同的变量B

5. B(1) + 4C

禁止特性 (A+1=1)

6 B + AC

使能特性 (A·1=A)

#### 问题 4.3

1. X + XY + XYZ

原表达式

2(X + XY, 1 + Z)

提出相同的项 XY

3. X + XY(1)

禁止特性

4. X + XY

使能特性

5X+Y

定律: A + AB = A + B

#### 问题 4.4

 $A \cdot B \cdot C + A \cdot B \cdot C$ 

原表达式

1

互补特性。注意,第二个变量组合 ABC 被看成一个逻辑非变量。

#### 问题 4.5

 $X \cdot Y \cdot Z + X \cdot Y \cdot Z$ 

原表达式

第一步: 1+1+2+1+1

摩根定律(断开联结/改变逻辑运算符)

第二步: キャメ・ト・ト・イ・ノ

双重 专定特性 / 交换特性

第三步: 1+1+1

生补特性

第四步: 1

禁止特件

问题 4 6

A . B . ( + 4 + 1.

原表达式

第一步:

 $A + \overline{B} + C + A \cdot C$ 

摩根定律

第二步:

A+B+C+A+C

双重否定特性

第一步:

A : (1 + C) + B + CA : (1) + B + C

提出相同项

第四步: 第五步:

A + B + C

禁止特性 使能特性

问题47

 $A \cdot B \cdot C + A \cdot B \cdot C + A \cdot B \cdot C + A \cdot B \cdot C$ 

原表达式

第一步:

 $A \cdot B \cdot C + A \cdot B \cdot C + A \cdot B \cdot C + A \cdot B \cdot C$ 

因为A + A = 4. 补上 ABC

 $+(A \cdot B \cdot C + A \cdot B \cdot C)$ 

第二步:

AB(C+C) + AC(B+B) + BC(A+A)

提出相同项

第二步.

AB(x) + AC(1) + BC(1)

互补特性

第四步:

AB + AC + BC

使能特性

注意,在原表达式中 ABC 只有一个一然而,如果用原表达式的形式,是无法进行简化的,因为表达式 AB+ABC+ABC 或 AB+C(AB+AB) 无法利用布尔代数的其他特性 因为 A+A-A , A+A+A-A (冗余特性),所以,如果有必要,布尔表达式中的任何一个变量组合都能够被加了两次(或更多次)。补上两个 ABC 并不会改变该表达式,但却可以使简化处理变得简单一些。

注意,在第一步中加上的圆括号不是必需的,加上它们只是为了起辅助作用。

#### 问题 4.8

 $A \cdot B \cdot C + A \cdot B \cdot C + A \cdot B + C + A \cdot B \cdot C$ 

原表达式

第一步:

 $(A \cdot B \cdot C + A \cdot B \cdot C) + (A \cdot B + C + A \cdot B \cdot C)$ 

补上ABC

 $+(A\cdot B\cdot C+A\cdot B\cdot C)$ 

第二步:

 $A \cdot B(C+C) + A \cdot C(B+B) + B \cdot C(A+A)$ 

提出相同项

第三步:

 $A \cdot B(1) + A \cdot C(1) + B \cdot C(1)$ 

互补特性

第四步:  $A \cdot B + A \cdot$ 

 $A \cdot B + A \cdot C + B \cdot C$ 

使能特性

在这里也用到了相同的补项方法。如果需要,可以参考问题 4.7.

#### 问题 4.9

(A+B+C)(A+B+C)

原表达式

第一步:

AA + AB + AC + BA + BB + BC + CA + CB + CC

展升

第二步:

0 + AB + AC + AB + B + BC + AC + BC + C

交列 互补特性/冗余特性

第三步:

AB + AC + AB + B + BC + AC + C

使能特性/冗余特性

第四步:

B(A + A + 1 + C) + C(A + A + 1)

提出相同项

第五步·	B(1 + C   1)	禁业特質
第六步.	B + C	使能特性
问题 4 10	<del></del>	
	XXX + WXY + XYZ	原表达式
第一步:	XY W + W + /)	提出相同项
第二步	$\chi_{Y(1)}$	互补特性
第二步:	λY	使能特性
问题 4 11		
	$\overline{\overline{W}}XY\overline{Z}$	原表达式
第一步·	<u></u>	摩根定律
第二步·	W + X + Y + Z	双重否定特性
问题 4 12		
	$\overline{\tilde{1B}}c$	原表达式
第一步.	AB + C	摩根定律
第二步:	AB + C	双重否定特性

在问题4.2中、4B上面的双重否定符号在第二步中被云掉了。除了去掉双重否定符号外、没有其他的理由去断开它们。断开每个单独的联结符号并改变相应的逻辑符号,和去掉双重否定符号得到的结果是一样的。下面的练习证明使用摩根定律代替去掉等长的联结符号是无用的

 $A \rightarrow B + C$   $A \rightarrow B + C$   $A \rightarrow B + C$   $A \rightarrow B + C$ 

### 4.7节复习题

简化下面的布尔表达式:

- A = ABC + ABC
- B + A + AB
- C = AB + AB
- D = A + B (B + C)
- F = ABC + ABC + ABC + ABC + ABC
- + ABC + ABC
- $G = \underline{XY} + \overline{XYZ}$
- H ABCD

# 4.8 用卡诺图简化布尔表达式

# 要点

利用卡诺图简化布尔表达式

前面讲述的简化布尔表达式的能力有赖于对实数和布尔代数的特性以及摩根定律等方面知识的深入掌握

下诺图是用于简化布尔表达式的一种非常优秀的工具。卡诺图简化方法很简单,而且不要求具有布尔规则和定律方面的知识。但是,这并不是说我们前面利用布尔代数进行简化的学习是浪费时间,因为有时是不能使用卡诺图的

卡诺图实际上就是一个图形化的真值表一当要求 有真值表来设计电路或由 SOP 表达式得到所需特性的电路时、它是非常有用的

如图 4.52 所示的是一个二输入电路的卡诺图和真值表。对于每组产生高电平输出的输入变量组合,1 被直接从真值表中放到了卡诺图中。对于每组产生低电平输出的输入变量组合,0 也被放到了卡诺图中。真值表中的每一个输出条件在卡诺图中都回出来了。真值表中的第一个条件是A=0,B=0,X=0。在卡诺图中,它画在水平方向临近 A 行,垂直方向临近 B 列的位置。对应各自的输出,其他的输入条件以类似的方法用在卡著图中。真值表最终的布尔表达式,即 AB+AB,是 SOP形式的,该表达式无法再简化了。




图 4.52 编入卡诺图

为了进一步讲解卡诺图方法 下面又举了一个例子,如图453(a)所示的是一个三输入电路的真值表 表达式 4B+4B 画在卡诺图中




图 4.53 带有卡诺圈的 '输入卡诺图

画在卡诺图中的任何一个表达式都可以通过将水平或垂直方向临近的'1"圈在一起而得以简化 如图 4.53(b)的卡诺图所示,一旦卡诺圈画出后,所有的互补变量都可以从原表达式中去掉。这样就可以得到一个经过简化的等价的表达式。在图4.53(b)中,在水平方向上临近卡诺圈的A仍然保留在输出表达式中。由于B和B在垂直方向上出现在临近卡诺圈的位置,所以它们被去掉了一这与代数简化方法完全一致。

$$AB + AB$$

$$A(B + B)$$

$$A(1)$$

$$A$$

正如上面所做的那样,将两个"1"圈在一起被称为圈了一对变量。需要记住的是、只能将水平或垂直方向临近的"1"圈在一起。一旦画出《诺圈后、所有的互补变量。A和A或B和B)就都可以从原表因中去掉了

图 4 54 所示的是一个一输入电路的卡诺图。卡诺图。的正方形与真值表的对应关系表示在卡诺图上。卡诺图的布局是非常重要的一如果布局不好,就可能得不出正确的简化表达式。注意、卡诺图上每个位近的方块只有一个变量是不同的一型上角的方块(ABC)与、一个方块(ABC)只有一个变量 B 是不同的一整个卡诺图上所有的水平和垂直方向上的临近方块都是这样的

	C	C
$A\overline{B}$	ABC	ABC
AB	ĀBC	ÃBC
AB	AB€	AB(
$A\overline{B}$	ABĈ	AB(

图 4 54 输入卡诺图的布局

为了更远。步讲解下诺图、看一下图 4 55 所示的四输入卡诺图的布局。如果从卡诺图 F 选出个方块,则在水平方向和垂直方向与其临近的方块都只与选中的方块相差。个变量。如果选中 4BCD。方块 10 ,则其水平方向的临近方块为 ABCD。方块 9 ) 和 ABCD(方块 11 ) 每个相邻方块都只有一个变量与选中的方块不同。同样地、垂直方向上的相邻方块 ABCD、方块 5 和 ABCD 方块 13 也是如此。因为该卡诺图是按格雷码的状态布局的,所以如图所示每个方块都是这样的

	ĈD	ŪD	CD	$C\overline{D}$
ÂB	0		2	3
AB	7	6	5	4
AB	8	Ģ	0	11
Α̈́B	5	14	.3	12

	. 业制   进					格記	育码	
Ā	В	C	D	ļ	A	В	C	D
0	0	0	0	0	0	0	0	0
0	0	0	1	1	0	0	0	1
0	0	1	0	2 3	0	0	ı	1
0	0	1		3	0	0	1	0
0	1	0	0	4	0	i	1	0
0	1	0	1	5	0	1	_	1
0		J	0	6	0	1	0	1
0	1	7	ľ	1 7 1	0	1	0	0
_	0	0	0	8	1	1	0	0
1	0	0	1	9 1		ı	0	1
1	0	ı	0	10 (	1	_	1	ı
l	0	J	1	11	1		1	0
1	1	0	0	12	1	0	1	0
1	1	0	1	13	_	0	i	1
l	I	1	0	14		0	0	
1	1	1	1	15		0	0	0

图 4.55 二输入卡诺图的格雷码布局

实际上、我们可以认为左下角的方块ABCD与左上角的方块ABCD是相邻的,因为这两个表达式只有一个变量不同。因此,为了达到循环的目的、卡诺图的底行可以放到与顶行相邻的位置上。使用卡诺图时、认识到这两行是相邻的,这是非常重要的

而且, 左列与右列也是相邻的, 因为左列的变量组合与右列的变量组合中只有一个变量是不同的。因此, 当确定临近组合时, 卡诺图中的左列与右列也可以放到一起

图 4.56 描述了卡诺图中的这种相邻关系 图 4.56 ta,证明四个外角的卡诺图方块是相邻的、因为任何 个角上的变量组合都只与其他垂直或水平方同上的变量组合有一个变量不同 图 4.56 tb 证明 广卡诺图底行和原行的这种相邻关系 图 4.56 to 证明了左列与看列的相邻关系




图 4.56 卡诺图的相邻关系

尽管卡诺图的布局非常重要,但是其布局也是可以变化的。惟 需要遵循的是必须使用格雷码形式。图 4.57 所示的是卡诺图的几种布局变化。图中两对"1"被圈在一起,组成了一个四元一组的方形。需要强调的是,每个卡诺图的布局都可以不同,但是都必须遵循格雷码形式。在每个卡诺图上,卡诺圈产生的答案都是相同的、BC)。另一点需要注意的是。"0"在这里并没有显示在卡诺图上。尽管在本章中还会把它们以余数的形式显示出来,但是在做"1"的卡诺圈时、这是没有必要的。在本章中,用于得到"积之和"表达式的其余卡诺图将如图 4.54 和图 4.55 所示来布局 图 4.58 所示的是几个做卡诺圈的例子。

图 4.58(a)将一对"1"圈在一起,得到简化表达式AC。由于卡诺圈是在水平方向上与AB和AB相邻的,所以互补的B就可以去掉。卡诺圈是在垂直方向上与C列相邻的,所以该变量在输出表达式中仍然需要保留。

有洛458亩户 小的卡诺图子,有两对"1" 好一座述,左上角的那对"1"产生的是 AC、右边的服对一,"石水平方,上与 AB行和 1B行相邻。因此,互补的 A将被去掉。和由真值表得到输出表达式类似,每对被圈的"1" 所产生的结果表达式支该进行逻辑或,这样就可以得到 AC+BC 由于一定到中所有的"1" 都是成为的、所以不要将水平相邻的 ABC和 ABC 配成对,因为这样将在输出表达式中产生无关的变量组合。1B,这是不必要的,而且只能增加输出表达式的复杂性




图 457 卡诺图的变化

图 4.58 所示的卡诺图中有两个"1"由于表达式 ABC 只与表达式 ABC 相差一个变量,所以这两个变量组合可以认为在垂直方向上是相邻的。

存该卡诺图中,也可以通过滚动使顶行和底行相邻在一起。由于在水平方向AB行上显示了一个"1",AB行上显示了另一个"1",所以 A 被从输出表达式中去掉了,只留下表达式 BC

在图4.58(a 所示的卡诺图中有一个高电平输出条件。这个卡诺图显示了一种前面没有提到过的情形 首先,如果水平相邻的"1"被配成了对,结果将是AB,因为 C是以互补的形式出现的,被 太掉了。如果剩余的"1"(ABC)不像图中所示的那样配对,则输出表达式将是 AB+ABC 前面已经讲过,它可以通过将 B提出来,从而简化该表达式。如果卡诺图中剩余的"1"以图中显示的方式进行配对,则去掉一个变量后,得到的输出表达式为 AB+BC。为了得到最简化的表达式,有 必要将全部水平方向和垂直方向上相邻的"1"都圈起来,然而,正如在对图 4 58(b)所示的卡诺图的解释中提到的,不要将已经圈过的"1"重复圈起来。




图 4.58 形成三输入电路卡诺图的卡诺图

图 4.58(e)所示的卡诺图显示了一对水平方向上相邻的"1", 圈起来后可以得到表达式 4B 剩余的"1"不能圈起来, 因为在水平方向和垂直方向都没有相邻的"1"。由于它不能被圈起来, 所以得到表达式 1BC, 这样最终的表达式为 AB+ ABC。该表达式不可能再进一步简化了

图458的所示的卡诺图对应的表达式无法简化 在该图中,水平方向和垂直方向上都无法形成 卡诺圈 对角线上的"L"是不能配对的。

图 4 58.g 提供了下诺图中号 种可能出现的情况 可以将水平方向或垂直方向上四个相邻的"1" 阁在 起 将四个相邻的"1" 图在 起称为四元卡诺图。在这四个垂直方向上相邻的"1" 形成的四元卡诺圈中有两个 4 两个 4 两个 B和两个 B、因此所有的 A和 B都可以去掉,留下的表达式为 C

在三输入卡诺图中圈起一对"1", 总是会从最终的输出表达式中去掉一个变量。在一个三输入 卡诺图中形成一个四元卡诺圈, 则会从最终的输出表达式中去掉两个变量。

图 4 58(h)的卡诺图又包含了一个四元卡诺圈 图中的这四个"1"在水平和垂直两个方向上相邻 由于四元卡诺圈在水平方向上相邻的是 AB和 4B, 所以 B将被去掉。另外、该卡诺圈在垂直方向上相邻的是 C和 C、所以该变量也要被去掉。这样、最终得到的表达式为 A

在图 4.58 ŋ中也存在一个四元卡诺圈。由于 AB 行与 AB 行相邻,所以互补的 4 将被去掉 为外,C 和 C 在垂直方向上也是相邻的,所以 C 也要被去掉。该四元卡诺圈的输出表达式为 B 剩下的一个位于 ABC 了的"1"可以与四元卡诺圈配对,从而去掉变量 B。所以,最终的表达式为 B+AC

图 4 59 所示的是一个四输入电路的空卡诺图 注意、底行和顶行是相邻的 另外、左列和右列也是相邻的 这种相邻的滚动原则将在下面的几个卡诺图中表现出来




图 459 四输入电路的卡诺图

图 4.60(a)所示的 对"1"可以圈在一起。这对"1"在水平方向上与 AB 相邻,因此这两个变量是不能去掉的。它们还在垂直方向上与 CD 列和 CD 列相邻。由于 C 是以互补的形式出现的,所以可以去掉它们 最终的表达式为 ABD。

图 4.60(b) 中存在一个四元卡诺圈。该四元卡诺圈去掉了所有的C和D,留下的表达式为AB在图 4.60(c) 中,有两个四元卡诺圈。上面的四元卡诺圈产生的结果是BD,下面的四元卡诺圈产生的结果是AD。最终的简化表达式为BD+AD。如果决定在卡诺图上圈一对"1",则得到的表达式为ABD+ABD+ABD。该表达式还可以进一步简化,这表示画出的卡诺圈是不正确的一面卡诺圈时,应该尽量画得大一些。

到现在为止,我们既画过成对的"1"组成的卡诺圈,也画过四元卡诺圈。图 4.60(d)的卡诺图上有八个"1"可以圈在一起。得到的表达式为 B,有三个变量被去掉了。




图 460 血出四输入卡诺图的卡诺圈

在三输入或四输入卡诺图上可以画出二元、四元和八元的卡诺圈 首先,总是尽量画出最大的 卡诺圈,因为这样可以去掉的变量最多。如果可能,也可以将单个的"1" 圈进水平方向或垂直方 向相邻的卡诺圈中。

因为卡诺图的边、角位置是相邻的,所以在图 4 60(e)中,四个外角的"1"可以圈在一起形成一个四元卡诺圈。一旦这个四元卡诺圈形成后,剩余的 ABCD = 1 就可以与这个四元卡诺圈配在一起,这样可以达到进一步简化的目的、在图 4.60(f)中组成两个四元卡诺圈、并确保最后得到的表达式为 CD + BD。

图4.61所示的是最后一个在四输入卡诺图上画卡诺圈的练习。该练习首先需要从图4.61(a)的真值表中提取出布尔表达式,在图4.61的(b)或(c)中利用卡诺图简化得到的表达式,并在图4.61的(d)或(e)中用电路来实现它。

为了证明这两个表示式是等价的,需要检查它们的真值表,以保证其结果与几表达式相同。这两个表达式的实现方案如图4.61ca 和teoffor




图 4 6. 最后一个在四输入卡诺图上画卡诺图的练习

如图 4.62 所示的是一个五输入的卡诺图和真值表 一般情况下、涉及到四个以上输入的问题都是通过卡诺图的计算机程序来解决的。虽然如此,该图对学习还是有益的

下面是如何将"1"和"0"以及卡诺圈置于一个五输入卡诺图中的方法:

- 1. 所有包含了 E 的输入组合都画在上面一层,所有包含了 E 的输入组合都画在下面 层
- 2 当可能将 E 去掉时,可以在两层之间形成卡诺圈




图 4.62 五输入卡诺图

## 4.8.1 无关项

在数字系统中、有些条件对于某个特定的任务而言没有实质性的作用。例如,在个人订算机中的 RAM 地址可能是00000<sub>.6</sub>到9FFFF<sub>.6</sub>。这些十六进制数的第一个数字代表的是一个64 KB内存页的页地址。因此,页地址0000<sub>.2</sub>(第 0 页 ) 到  $1001_{.2}$ (第 9 页 ) 都是 RAM 的有效地址。这些二进制数代表了每个十六进制数中的第一位十六进制数字、从  $1010_{.2}$ (第 A 页 ) 到  $1111_{.1}$ (第 F 页 ) 的页地址将不会影响 RAM 电路。这表明第 A 页到第 F 页的页地址对于该电路而言是无关项。

还有很多关于无关项的例子。如果一个代码或输入不存在,如BCD码1100或余3码0010,则它们对电路而言自然就是无关项

在真值表和卡诺图中, 无关项是用 X 来表示的。由于 X 表示一个无关输入, 所以在卡诺图中它既可以被当成高电平, 也可以被当成低电平 这样做的目的是为了方便画出卡诺圈。

图 4.63(a)所示的卡诺图在 ABC的位置显示了一个 X 如果将这个 X 当成 1,则可以形成一个四元卡诺图、其表达式的结果为 A。如果将这个 X 当成 0,则其表达式的结果为 AB + AC 可以很明显地看出哪一种 X 的取值得到的表达式的结果更简单。

图 4.63(b)中的卡诺图也含有一个 X。由于这个 X 与任何一个画卡诺圈的"1"都不相邻,所以最好将它当成 0。




图 463 在卡诺图上将无关项画人卡诺图

图 4.63(e)中含有两个无关项 四元卡诺圈产生的结果为 BC。如果 CD列中的 X 为 1 ,则可以形成另一个四元卡诺圈,其结果为 BD 位于右下角的 X 与其他任何一个卡诺圈都不相邻,所以它应该被当成 0

在46节中可以找到如何由真值表提取POS表达式的信息。由于只不过是一种图形化的真值表、所以有一种方法可以从卡诺图中提取出简化过的POS表达式。有关这种方法的知识是可选的、将在410节的设计题43中讨论。

### 4.8 节复习题

- A. 展示 · 个 · 输入的卡诺图
- B 展示 个四输入的卡诺图
- C 利用卡诺图简化下列 SOP 表达式:
- (1) AB + AB
- (2) ABC + ABC
- (3)  $ABC + \overline{A}B\overline{C} + ABC + A\overline{B}\overline{C} + ABC$
- (4)  $ABC + \tilde{A}\tilde{B}C + ABC + ABC + AB\tilde{C} + ABC$
- (5)  $ABC + ABC + \overline{ABC} + ABC + ABC + ABC$
- (6)  $\overrightarrow{A} B C D + A \overrightarrow{B} C D + A B \overrightarrow{C} D + A B C D$
- (7)  $ABCD + ABCD + A\overline{B} \overline{C} \overline{D} + A\overline{B} \overline{C}D$
- (8) ABCD + ABCD + ABCD ABCD + ABCD + ABCD + ABCD
- D 由下面的真值表画出其卡诺图并进行简化

A	В	С	D	X
{		0		<b>X</b> . 0 0
)	$\circ$			0
				C
	ſ	1	1	0
(	1		1	1
0		1	)	
١				
( 0 1 1	$\Gamma$	0	2	Х
1	r	0 ( 1 1	1	0
		1	C	
	ር 1	1	1	0
1	1		0	0
1		0	1	1
1	1	1	1 ( , , , , , , , , , , , , , , , , , ,	0 0 1 X X
	1		1	χ

### 阶段性小结(4.7节~4.8节)

通过真值表证明一个简化的布尔表达式与原表达式的等价性的练习是非常有用的

在进行简化时, 看见等长的双重否定符号和联结符号,就应该将其人掉 使用摩根定律时、最好先将最长的联结符号断开。

为了简化表达式,可以将一个 SOP 表达式的变量组合无数次加入到表达式中,这样不会影响该表达式

卡诺图提供了一种图形化的真值表。常见的是一个。或四输入的卡诺图。

卡诺图上的卡诺圈有二元的、四元的和八元的 只要能够形成二元的 四元的和八元的卡诺圈,水平方向和垂直方向上所有的"1"都可以圈在一起。卡诺圈中出现在相邻位置的互补变量可以去掉。

卜诺图的底行与顶行是相邻的 同样地、在四卡诺圈时左列和右列也被认为是相邻的。

一般总是先画出最大的卡诺圈

真值 表和卡诺圈中的 无关项写为 X。 X 既可以当成高电平,也可以当成低电平 X 的取值应该使卡诺圈的画法更便于得到最简单的表达式。

# 阶段性练习 (4.7节~4.8节)

用布尔代数简化下面的表达式:

- 1 AB + C
- 2(A + B)(A + C)
- $3 AB\overline{C} + ABC$
- 4 ABC + ABC + ABC + ABC
- $5(X + Y + \overline{Z})(X + Y + Z)$
- 6 XYZ + XYZ + XYZ + XYZ
- I ABC + A + C
- $8 XYZ + YZ)(X\overline{Y})$

9 + A + B (A + C)

10 A + B + C + ABCD + A + E

用卡诺图简化下面的表达式:

- 11 ABC + ABC + ABC
- 12 ABC + ABC + ABC
- 13 ABC + ABC + ABC + ABC + ABC
- 14 + ABCD + ABCD + ABCD
- 15 ABCD + ABCD + ABCD ABCD + ABCD + ABCD + ABCD + ABCD

由下面的真值表画出对方的卡诺图、并简化表达式。

17	A	В	C	D	X	18	A	В	C	D	X
	0	Ó	0	0	1		0	0	0	0	1
	Q	0	0	1	χ		0	0	0	1	
	0	ı	1	0	0		0	0	1	0	1
	0	0	1	1	0		0	0	1	1	0
	O	1	0	0	1		0	1	0	0	0
	0	1	0		1		0	•	0	1	0
	0	1	1	0	0		0	+	1	0	0
	0	1	1	1	0		0	1	1	1	0
	1	e	0	0	0		1	0	0	0	Х
	1	0	0	1	0			0	0	1	0
	1	0	1	C	0		1	0	1	0	1
	1	0	1	4	0		1	0	1	1	٥
	1	1	0	0	1		1	1	0	0	0
	1	1	0	1	1		1	1	0	1	0
	1	1	1	0	0		1	1	1	0	C
	1	1	1	1	O		1	1	1	1	3

# 4.9 与非门和或非门的多种功能

# 要点

- 1 用与非门和或非门实现逻辑函数。
- 2 只用与非门或者只用或非门实现 SOP 和 POS 配置的电路

在本章中,始终都在强调要用最少的逻辑门来实现逻辑电路,这也是简化布尔表达式的主要原因 下面开始讲解使用最少的集成电路芯片实现这些电路的方法

如果比较与非门(7400)、或非门(7402)、与门 7408 和或门(7432)等 输入逻辑门示意图的复杂性、可以发现与非门是最简单的 由于与非门比其他的逻辑门需要的部件更少、所以它们的价格更便宜 实际工、由于与非门的使用非常广泛、所以除了最常用的一输入、一输入或四输入与非门外、还有八输入 十二输入和十二输入的与非门

与非门和或非门都是多功能的 它们可以用于实现任何逻辑函数 尽管用与非门实现逻辑功能更普遍一些,但是这两种逻辑门都将在下面进行讨论。

### 4.9.1 用与非门实现其他逻辑功能

图4.64所示的是用与非门和或非门实现逻辑非函数。第3章中提供的信息证明这两种逻辑门都是反相逻辑门。




图 4 64 用与非门和或非门实现逻辑非函数

如图所示,如果与非门的输入被连接在一起,在任何时刻,两个输入就都将同时为高电平或同时为低电平。与非门的短逻辑"只要有一个输入为 0、输出就为 1; 所有的输入都为 1 时,输出才为 0"表明了该逻辑门的反相功能

类似地,或非门的短逻辑也证明了如果其输入连接在一起,则也具有反相功能 无论与非门或者或非门的输入数目为多少,只要所有的输入都连接在一起,其作用就是一个非门。

图 4.65 显示了用与非门实现与门功能的图例。由于第二个与非门起的是非门的功能,所以它通过双重否定第一个逻辑门的输出去掉了逻辑非的符号。只要逻辑非符号被去掉了,该电路的布尔表达式显示出的就是与门功能




图 4.65 用与非门实现与门功能

图 4.66 所示的逻辑图显示了如何用与非门实现或门功能。如果预想到了或门的可替换逻辑门符号,则这个例子是很容易记住的。如图所示,可替换逻辑门符号是一个反相输入的与非门 该与非门电路的布尔表达式等于或门的逻辑函数。

图4.67证实了或非门函数能够用与非门实现。在图4.66所示的用与非门实现或门的电路中,在输出端加上一个反相器就可以实现或非门的功能。




图 4 67 用与非门实现或非门的功能

# 4.9.2 用或非门实现其他逻辑功能

用或非 ]实现或门的功能的方法如图 4.68 所示 图中的第一个或非 ]被当成作门使用、以便 权重否定其输入信号,从而实现或门的功能。




图 4.68 用或非门实现或门的功能

图 4.69 所示的是如何用或非门实现与门的功能 如果用了与门的可替换逻辑门符号、实现方法就很容易记住 如果对或非门实现电路输出的表达式应用摩根定律、就可以证明它和与门的等价性

如图 470 所示,与非门的功能也可以用或非门来实现 比较与门的实现方法、图 4.69)和与非门的实现方法(图 4.70)。图 4.71 a)所示的是用与非门实现 个三输入逻辑或函数的例子。图 471(b) 所示的是用或非门实现 个三输入逻辑与函数的例子。




图 4 71 【输入逻辑函数

### 4.93 积之和及和之积电路的重要性

SOP和POS 电路电荷元素值表和广诺图自接相关、并存本量中得到了格外的重视。这并不是成、每了这些电路的制令外、私之福(SOS 和利之积 POP 电路不重要、行利电路都有自己对价打

重视 NUP 和POS 电路的原门是: 正真值表得到它们的表达式并、E行简化相对广,让较容易、而 这两种胜直互以用,压,和或上门很简捷地实现

重过前间的学习、读者与该很熟悉所有的可替换逻辑 J符号 为了方便复习、商 4 72 录 、了 "万正」和或 J的标准逻辑 J符 J和 J 替换逻辑 L 符号




图 4 12 与非门 或非 ] 逻辑符号

# 4.9.4 SOP 电路的实现


我们用了扩升实现如图4.73 a)所示的SOP电路。如前所述,在图4.73。中,SOP电路的每个逻辑。即,功能都用与扩升来实现。但是,这个与扩制的实现电路包含了两对背靠背的支相器、它们是不必要的。由于每对背靠背的支相器都是对信号进行双重否定,所以在图4.73 e)中将其去掉了

就是这种直接的。对门的实现方式使得用与非门构建SOP电路的方法变得非常普遍。如图473 ar 所示、用"打门和或"门要用两片"5片,而用与非门只要用一片芯片就可以了。每幅图上标注的布尔表达式表明了用与非门实现的等价性。


如果看一下图 4 74 所示的与门 或门 SOP 电路, 灵可以更容易地理解这种实现方法。在这幅图中用到了或门的可替换逻辑 ]符号,与非门实现方法得到了自我证明。


用或非门实现图4.73(a)所示的电路、可能需要8个或非门 这需要两片芯片,所以不是一个好的实现办法

典型的与非门实现SOP电路的例子如图 4.75 所示。这符合用于简化电路分析的圆圈到圆圈原则。实际上、每个输入逻辑门的输出端的圆圈都可以去掉。这样,尽管是用与非门实现的、但是却形成了一个与。1。或门SOP电路



ta 1、1、或 ] 实现方法





、 去掉多余反相器后的与非 ]实现方法

图 473 SOP电路




图 4 74 用与门/ 可替换或门逻辑符号实现的 SOP 电路






图 475 用与非门 可替换与非门逻辑符号实现的 SOP 电路


### 4.9.5 POS 电路的实现

与由 Ji J实现SOP电路相对应,可以用或非门实现POS电路

图 4 76(a)所示的是一个POS 电路 图 4 76(b)所示的是用或非门实现该电路的方法、注意、或非 1的实现电路中包含了背靠背的反相器、用来双重否定信号 由于这些反相器是不必要的,所以在 图 4 76(c)电路中将其去掉了。图 4 76 的每幅图 中所示的布尔表达式表明了一个电路的等价性







(c) 去掉多余反相器后的或非门实现方法

图 4.76 POS 电路

用或非门实现POS电路配置的门到门简化方法上分流行。

图 4.77 表明了一种概念,它在前面的与非门实现电路中已经出现过一如果去掉可替换与门逻辑符号输入端到或门输出端的圆圈,这种或非门实现电路就变得很明显了。

为了分析方便,图 478 画出了用或非门实现 POS 电路的方法。





图 4-78 用或非门 或非门的可替换逻辑门实现 POS 电路

由于SOP和POS表达式可以直接从真值表得到,并可以用卡诺图进行简化,所以这两种电路配置使用得非常广泛。除了这种使用上的广泛性,它们还可以很容易地用与非门或者或非门实现这样,就可以使用更少的集成电路芯片,从而降低成本

## 4.9 节复习题

- A. 用与非门实现下面的逻辑功能
  - 1)#
  - 2)与
  - (3)或
  - (4) 或非
- B. 用或非门实现下面的逻辑功能。
  - (1 #
  - $(2^{-1})^{-1}$
  - (3)或
  - (4) 与非
- C. 全部用与非门实现图 4.79 所示的电路。
- D 全部用或非门实现图 4.80 所示的电路



# 4.10 最终的逻辑电路设计

### 要点

岭出一个布尔表达式或真值表,用最少的集成电路芯片实现其逻辑电路

字习布尔代数、可替换逻辑 ] 符号、真值表 卡诺图以及 与非门和或非"] 的多种功能, 都是为了给最终的礼路设计做准备 在本节, 将应用所学的知识用最简单的形式设计一个逻辑电路

## 4.10.1 由布尔表达式设计逻辑电路

知果已经有了所需逻辑功能对应的布尔表达式、则只需要两步就可以实现该电路。

- . 如果 J能, 先简化 该表达式
- 2 用最少的集成电路芯片实现该电路

作为练习,实现表达式 AB + CD 检查该表达式会发现,两个输入变量的组合  $AB \cap CD$  是逻辑或的关系 因此,该逻辑电路的输出逻辑门户该是一个 输入的或门 如图 481(a)所示, 画士个或门,在其每个输入端上标出一个输入变量的组合

输入变量的组合构成了逻辑与项。这表明该或门前面应该连接两个与门 如图4 81(b)所示, 画面这些逻辑门后, 在它们的输出端加上标注, 并将输出端连接到或门的输入端上

最后一步是将与门连接到合适的输入上。由于其中一个与门的输出为AB、所以该逻辑门的输入A的一端应该放置一个反相器 另一个与门的输入可以直接连接到如图 4 81(e 所示的变量上

由于这是一个SOP电路,所以可以用门到门连接的与非门逻辑实现。与非门的实现电路如图 4 82 所示。该电路可以用一片四一、输入与非门集成电路芯片 7400 来实现。该电路初始形式需要一个集成电路芯片。与门、或门和非、门、实现。




图 4 81 实现 AB + (D




图4.81(续, 实现 4B+CD




图 4.82 用与非门实现 AB+CD

在这里总会出现一个问题,即是否需要简化布尔表达式。表达式 AB + CD 不能再简化了,尽管如此。为了减少芯片的使用数量,它还可以变为  $\overline{ABCD}$ ,从而用如图 4.82 所示的与非门来实现。尽管一个门到门连接可以完成,但是初始表达式还是可以用摩根定律加以改变;

AB + CD

改变逻辑运算符。

 $AB \cdot CD$ 

对每个变量取非。注意,在进行逻辑非操作时,输入 AB 和 CD 都被当成单个的输入组合。

 $\overline{AB} \cdot CD$ 

对整个表达式取非。

 $\bar{A}B \cdot CD$ 

无论如何,表达式 AB + CD都是能够写成如图 4.81(e)所示电路的惟一表达式。表达式  $\overline{AB} \cdot \overline{CD}$  也是能够写成如图 4.82所示电路的惟一表达式。可见,一个表达式适用于一个给出的逻辑电路。可能会有几个等价的表达式,有些情况下,某些表达式更简单,但是表达式指示的正是一个电路是如何实现的。因此,当为一个给定电路写表达式时,不要进行简化。

## 4.10.2 由真值表实现逻辑电路

#### 设计题 4 1

先确定计如图 4 8 ha,所示真值表实现逻辑中路的最佳方法。该真值表生成的布尔表达式为 1BC + 1BC + 4BC 女果该表达式在如图 4 8 hb,所示的卡诺图上被简化、则其结果为 1B + 1C 图 4 8 hb,所示的走直接根据该表达式实现电路的方法。用这种方法实现只需要一个逻辑门,但是需要两种不可的逻辑等;由于它是 SOP配置的,所以可用如图 4 82(d)所示的与非门实现。这种实现方法也需要一个逻辑门,但是只需要一个芯片即可。该电路没有用或非门来实现,因为如果用或非门则需要八个逻辑门




图 4.83 设计题 41

似乎如图4.83(d)所示的用与非门实现的方法是最简单的。但是,用基本的布尔代数可以推导出另一个表达式。表达式 AB+AC可以写成 A(B+C) 由于AB+AC=A(B+C),现在可以对第一个表达式进行分析。图4.84(a)所示的是直接根据该表达式实现电路的方法。该表达式只需要两个逻辑门,比原表达式的实现要简单。但是它需要一个或门和一个与门芯片。图4.84(b)是用与非门来实现该电路的,体现了此类实现的灵活性。这里需要五个逻辑门。

该表达式的最简单实现方法是如图 4.84(c)所示的使用或非门逻辑的实现方法。该电路画成如前面 4.9节中讲解的那样。尽管为了说明得更清楚画出了背靠背的反相器,但是它们上面有被划掉的记号,以表示在实际的电路设计时会将其去掉。没有背靠背反相器的电路如图 4.84(d)所示。与对方的用与非门实现 AB + AC类似,该电路只要求三个逻辑门,一个芯片,无论是图 4.83(d)还是图 4.84(d),任何一种实现方法都可以、本例中所有逻辑电路都标出了布尔表达式,以显示它们的等价性




图 4 84 设计题 4 1. 另一种解决方案

#### 设计题 4 2

实现布尔表达式 ABC + A(B + C), 图 4.85(a)是根据该表达式直接实现的电路 通过分配 A, 可以将该布尔表达式扩展为一个 SOP 表达式。其结果为 ABC + AB + AC 如果画出该表达式的卡 诺图,则可以进 步简化为如图 4 85(b)所示的 AB+ BC。

这里提供了一个增长卡诺图处理知识的机会。到此为上,我们还没有在一个三输入的卡诺图 上画过一输入的表达式。在表达式ABC + AB + AC中,第一个输入变量组合没有什么问题、画在 图 4.85(n)所示的卡诺图的右下角方框中。第二个输入变量组合 AB, 隐含C可能是低电平也可能是 高电平。因此,C在卡诺图中必须画成高电平 ABC 和低电平 ABC。最后一个输入变量组合是 AC, 在卡诺图中必须画成 B为低电平的 4BC 和 B为高电平的 ABC 最后 项 ABC是冗余项,已经画出 来了。一旦形成卡诺圈,就可以得到简化后的结果表达式: AB + BC




图 485 设计题 42

即使在输入项 AB中将 C既当成高电平也当成低电平,该项还是不能被看成无关输入 (在该输入组合中无关、但是 AB项却不是无关的、必须如上面所述将它画出来。因为 C是互补的并被去掉了、所以这样做是对的、但是保留了 AB项

该题的代数简化过程如下

ABC + A(B + C)

ABC + AB + AC

ABC + ABC + ABC + ABC - ABC

这一步在 4B中加入了 C为低电平和高电平的两种情况,在 AC中加入了 B 为低电平和高电平的两种情况

ABC + ABC + ABC + ABC

 $AB \cdot C + C \rightarrow BC \cdot (A + A)$ 

AB(1) + BC(1)

AB + BC

简化后的最终表达式用与非门实现的电路如图 4.85(c)所示。

#### 设计题43


A	В	C	D	X
0	0	0	0	0
0	U	0	1	0
0	0	l	0	O
0	0	1		O
0	1	0	()	ι
U		0		_
0	ł	1	0	1
0	ı		1	1
1	0	0	0	υ
	0	0	i	1
1	0		0	1
1	0	1		1
1		0	0	1
	l	0	!	i
1	1	1	0	
	I	1	1	1


图 486 设计图 43; 真值表

画出 SOP 和 POS 两个卡诺图,以比较它们的电路实现方法。图 4.87(a)所示的 SOP 卡诺图得到的 表达式为 B+AC+AD 该 表达式的实现如图 4.87(b)所示

需要加以注意的是、必须考虑到用与非门实现该电路 由于在原电路中 B 不是进行逻辑与操作,所以不能使用门到门的连接 这样,为了该表达式的正确实现、在与非门实现电路中、必须对 B 进行反相操作 最后的实现电路如图 4.87(e)所示、

图 4.88(a)所示的 POS 卡诺图生成的表达式为(A+B)(B+C+D)、该表达式的实现如图 4.88(b)所示。该电路能够以 POS 配置的形式用门到门连接的或非门实现。或非门的实现电路如图 4.88(c)所示。





尽管由卡诺图提取 POS 简化表达式并不是必须进行的,下面还是对处理过程给出了简短的说明

与前面用到的NOP卡诺图比较、图488(a)所示的POS卡诺图是以否定形式来布局的 对于SOP卡诺图布局上的每一个低电平 在其POS卡诺图布局上都是高电平。例如,在SOP卡诺图布局上的AB、在POS卡诺图布局上就是AB、4B是AB、等等

一旦 POS 卡诺图完成了布局,则 SOP 卡诺图布局上的"0"在 POS 、诺图布局上就都变成了"1"两种卡诺图中卡诺圈的画法则是相同的一人别在于由卡诺圈得到的最终表达式不同一互补的变量还是像以前一样被去掉了。但是,从 POS 卡诺图中经过卡诺圈处理后提取的变量必须是逻辑或的关系。图 4.88 a)的四元卡诺圈产生的表达式为 A+B;因为 A被去掉了。所以一元卡诺圈产生的表达式为 B+C+D。经过卡诺圈处理后留下来的每组变量组合与其他变量组合都应该是逻辑与的关系。因此,简化后的表达式为 A+B B+C+D

原 SOP 简化表达式 B + AC + AD 也可以变为 B + A(C + D) 该电路如图 4.89 所示 作为最终的设计方案、它的与非门和或非门逻辑实现包含了太多的逻辑门。最简单的设计实现是如图 4.88(e)所示的或非门电路




图 489 设计题 4.3 (第三部分)

#### 设计题44

本歷是表达式 4B + Bi · CD的主路实现 该表达式不能转化为卡诺图、所以必须用布尔代数 1. 方法简化 简化步骤如下。

```
AB + BC + CD

AB - BC - CD

A + B - B + C - C + D

AB - AC + BB + BCC + D


AB - AC - BC - C + D

ABC + AC + BC + ABD + ACD - BCD

ACB - C + D + BC - CD

ACB - CD + BCD

``



#### 设计题 4.5

设计一个四输入的多数表决器电路。该电路应该在大多数输入为高电平时、输出高电平信号第一步是四出真值表,并将每个包含了三个或四个输入为"1"的输入组合所对应的输出标为高电平。该真值表如图491(a)所示 第二步是由真值表写出表达式并通过如图491(b)所示的卡诺图进行简化 因为在卡诺图上有四对"1"可以形成卡诺圈,所以结果为ABD+BCD+ABC+ACD

西上文定 今SOP表が式、FIL編巻4年に見示、它可以直接実現 咳电路需要 一年 土輸入し エコ 7410 和 今 四輸入 3 Fil 7420 )




图 491 设计题 45

#### 设计题 4.6

设计一个电路,要求它在"生无效BCD码时输出高电平"前面已经1,论过四位。组的二进制编码的上进制数,其中1010,到1111是无效的BCD数。该电路的真值表如图4.92(a)所示。图4.92(b)

显示的是其下诺图 注意、该真值表在经过检查后,做了标记、这样可以保证简化后的表达式 AB+AC 能够满足电路的高电平输出要求 图 4.92(e)和(d)所示的是该电路的标准实现方法 该电路应该用与非 ]或者是或非门来实现




图 4 92 设计题 4.6

## 阶段性小结(4.9节~4.10节)

与非门或者或非门能够用于实现所有的逻辑功能。图 4 93 总结了用这些逻辑门实现逻辑功能的方法。





图 4.93 与非门,或非门逻辑实现



SOP电路能够用与非门通过门到门的连接实现。因为由真值表得到的写成高电平输出的布尔表达式是 SOP 形式的,所以这使得此类实现方法特别有吸引力

POS电路可以用或非门通过门到门的连接实现。正是直接的逻辑门便此类实现方法的使用非常普遍。POS 布尔表达式可以直接由真值表提取得到

为逻辑电路写布尔表达式时、不要简化该表达式 例如,布尔表达式 AB + C代表了如图 4 94 所示的逻辑电路 该表达式经过简化、变为 A + B + C,这样很容易读 根据摩根定律,可以证明这两个表达式是等价的




图 4 94 AB + C的实现

在最后的部分给出了几个设土题。实现简化电路的基本规则为:

- 1. 用布尔代数或卡诺图简化表达式。
- 2 将简化后的表达式与真值表进行比较,以保证这两个表达式的等价性
- 3 用最少的集成电路芯片实现逻辑电路

### 阶段性练习 (4.9节~4.10节)

1. 确定图 495 中哪些是逻辑与功能





图 495

2 确定图 496 中哪些是逻辑或功能。



- 3. 使用下面哪 -种逻辑门实现 SOP 电路时用到的芯片数最少?
  - a 或门
  - b 与门
  - c. 或非门
  - d. 与非门
- 4 使用下面哪一种逻辑门实现 POS 电路时用到的芯片数最少?
  - a. 或门
  - b. 与门

- 或化。
- a 与非门
- 5 SOP 和POS 真优表的布尼相同
  - a 41
  - b 错

## 本章小结

本章的学习是从 $^{4}$ 、( $\mathbf{4} \cdot \mathbf{B}$  成( $\mathbf{4} \cdot \mathbf{B}$ )、 $_{2}$ 非  $_{AB}$ )、或非( $_{A} \cdot \mathbf{B}$ )以及非( $_{A}$ )的布尔符号和表达式 1 始的

表4.4 氢结了实数和布尔代数的特性以及摩根定律 摩根定律证明了 A - B = AB以及 AB = A + B 该定律提供了一种处理联结符号的方法,只要改变联结符号下面的逻辑符号,就可以断开其上的联结符号 这些定律还允许:(1)改变逻辑运算符;(2)对单个的输入变量进行逻辑非运算;3)对整个表达式进行逻辑非运算;4)去掉所有的双重逻辑非符号

整个表达式上带有联结符号的布尔表达式表示的是低电平输出 没有联结符号的布尔表达式表示的是高电平输出。

每个标准逻辑门符号都有一个可替换逻辑门符号、这些符号可以按照上面的4个步骤,由摩根定律行到

迅逻辑图时,如果有必要,应该利用可替换逻辑门符号尽量将带圆圈的相互连接,不带圆圈的相互连接。由真值表提取表达式时,高电平输出产生 SOP 表达式、低电平输出产生 POS 表达式。

卡诺图是一种图形化的真值表、可以用于简化布尔表达式,但并不涉及到布尔代数的数学问题。将卡诺图中在水平方向或垂直方向上相邻的"1"圈在一起形成卡诺圈 卡诺圈可以是二元的、四元的或八元的、在一个卡诺圈中的互补变量都应被去掉。在画卡诺圈时、卡诺图上的底行和顶行被认为是相邻的 类似地、左列和右列也被认为是相邻的 卡诺圈应该圈住尽量多的"1" 无关项变量在图上既可以当成高电平也可以当成低电平,而且应该尽量有利于卡诺圈的形成。

与非门和或非门是多功能的 每种逻辑功能都可以用与非门或者或非门来实现 SOP电路用与 非门实现、POS电路用或非门实现时、实现方法往往是最简单的。

## 习题

#### 4.1节

- 1. 一个二输入与门的输入分别是 A 和 B, 写出其输出的布尔表达式。
- 2. 一个 [输入或\*]的输入分别是 A, B 和 C, 写出其输出的布尔表达式。
- 3. 布尔表达式 ABC 表示 个三输入 \_\_\_\_\_门的输出。

- 6 如果输入为 XY, 写出反相器的输出表达式。

#### 4.2 节

7 解释加法结合律(A + B) + C - A + (B + C) = A + B + C的含义。

- 8 布尔表达人A·B·...
- 9. 艺术下列代子:

- ь 1 0
- c X + 1
- 1 4 1
- · \ + (
- t 1 · 1
- g X + X \_
- n 1 · 1 -
- 1 1 + 4 -
- 1 + AB
- K 1 + 1B =
  - 1 + 1B

#### 43节

10 完成下列定律:


- 11. 将布尔表达式 AB 变为一个能够用或非门和非门实现的表达式
- 12. 将布尔表达式 4 + B + C 变为一个能够用与非门和非门实现的表达式。

#### 4.4 节


- 13 表达式 XYZ 表明当 时、电路的输出为高电平。
- 14 表达式 YY 表明当\_\_\_\_\_\_时, 电路的输出为
- 15 表达式 X + Y 表明当 时, 电路的输出为
- 16 简化表达式 WXY(W+2)

#### 45节

- 17. 画出与门的可替换逻辑门符号。
- 18 周出或门的可替换逻辑门符号。
- 19 周出与非门的可替换逻辑门符号。
- 20. 画出或非门的可替换逻辑门符号。



- 22. 用标准的逻辑门符号和 或可替换逻辑门符号重画如图 4 98 所小的电路
- CI 23. 用适当的可替换逻辑门符号重画如图 4.99 所示的电路。



### 46节

24 将下面的每个真值表都写成积之和 SOP)表达式:

| a, A | 8 | Х | b | A | В | С | X | c | A | B | C | X | ď | A | В | С | X       |
|------|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---------|
| ,    | ( |   |   | 0 | 0 | 0 | 0 |   | 0 | 0 | 0 | 1 |   | 0 | 0 | 0 | 0       |
| 0    | 1 | 1 |   | 0 | Э | 1 | 1 |   | 0 | 0 |   | 1 |   | 0 | 0 | 1 | C       |
| 4    |   | • |   | 0 | 1 | 0 | 0 |   | 0 | ì | 0 | 0 |   | O | 1 | 0 | 1       |
|      | 1 | C |   | 0 | 1 | 1 | 0 |   | 0 | 1 | 1 | 0 |   | O |   | • | •       |
|      |   |   |   | 1 | 0 | 0 | 1 |   | 1 | 0 | 0 | 0 |   | 1 | 0 | 0 | 1       |
|      |   |   |   | 1 | Ç | 1 | 1 |   | 1 | 0 | 1 | 0 |   | 1 | C | 1 | $\circ$ |
|      |   |   |   | 1 | 1 | 0 | 0 |   | 1 | 1 | 0 | 1 |   |   | 1 | 0 | 0       |
|      |   |   |   | 1 |   | 1 | 1 |   | 1 | 1 | 1 | 1 |   | 1 |   |   | 4       |

CT 25. 将下面的每个真值表都写成和之积(P(S)表达式:

| đ | A | B | Ç | X |  | <b>b</b> . | A | В | С | _ X |
|---|---|---|---|---|--|------------|---|---|---|-----|
|   | 0 | 0 | 0 | 1 |  |            | 0 | 0 | 0 | 1   |
|   | 0 | 0 | 1 | 1 |  |            | 0 | 0 | 1 | ţ   |
|   | 0 | 1 | 0 | 1 |  |            | 0 | 1 | 0 | 0   |
|   | C | 1 | 1 | 0 |  |            | 0 | 1 | 1 |     |
|   | 1 | 0 | 0 | 0 |  |            | 1 | 0 | 0 |     |
|   | 1 | 0 |   | 1 |  |            | 1 | 0 | 1 |     |
|   | 1 | 1 | 0 | 1 |  |            | 1 | 1 | 0 | 0   |
|   | 1 | 1 | 1 | 1 |  |            | 1 | 1 | 1 | 0   |

26 确定如图 4 100 所示的逻辑电路是何种配置方式




图 4..00

27 写由如图 4 100 所示的逻辑电路的布尔表达式

#### 4.7节

28. 用布尔代数简化下列表达式

- A B C + ABC
- b  $ABC + ABC + AB\widetilde{C} + ABC$
- $\leftarrow ABC + ABC + ABC + ABC$
- d (X + Y)(X + Z)
- e XY + XY
- f = ABC + A + C
- g(X + Y + Z)(X + Y + Z)
- h ABCD
- $X\tilde{Y}\tilde{Z}$

### 48节

29 由下面的真值表得到卡诺图,在卡诺图上标出高电平输出,并用卡诺圈简化最终的表达式

| a | <u>A</u> | B | C | <u> </u> | ь | A | B | C | X | ¢ | A | В | С | <u> </u> | d | A | В | С | <u> </u> |
|---|----------|---|---|----------|---|---|---|---|---|---|---|---|---|----------|---|---|---|---|----------|
|   | 0        | 0 | 0 | 1        |   | 0 | 0 | 0 | 0 |   | 0 | 0 | 0 | 1        |   | 0 | 0 | 0 | 1        |
|   | 0        | 0 | 1 | 1        |   | 0 | 0 | 1 | 1 |   | 0 | 0 | 1 | 1        |   |   |   |   | 1        |
|   | 0        | 1 | 0 | 1        |   | 0 | 1 | 0 | 0 |   | 0 | 1 | 0 | 0        |   | 0 | 1 | 0 | 0        |
|   | 0        | 1 | 1 | 0        |   | 0 | 1 | 1 | 0 |   | 0 | 1 | 1 | 1        |   | 0 | 1 | 1 | Q        |
|   | 1        | 0 | 0 | 0        |   | 1 | 0 | 0 | 1 |   | 1 | 0 | 0 | 0        |   | 1 | 0 | 0 | Х        |
|   | 1        | 0 | 1 | 0        |   | 1 | 0 | 1 | 1 |   | 1 | 0 | 1 | X        |   | † | 0 | 1 | Χ        |
|   | 1        | 1 | 0 | 0        |   | 1 | 1 | 0 | 0 |   | 1 | 1 | 0 | 0        |   | 1 | 1 | 0 | 0        |
|   | 1        | 1 | 1 | 0        |   | 1 | 1 | 1 | 0 |   | 1 | 1 | 1 | 1        |   | 1 | 1 | 1 | 0        |


30. 由下面的真值表得到卡诺图,在卡诺图上标出高电平输出,并用卡诺圈简化最终的表达式。

| A | B                 | C                                       | D                                                                                       | X                                                                                 |                                                                          | b.                                                                           | A                                                                            | В                                       | ¢                                       | D                                       | <u> </u>                                |
|---|-------------------|-----------------------------------------|-----------------------------------------------------------------------------------------|-----------------------------------------------------------------------------------|--------------------------------------------------------------------------|------------------------------------------------------------------------------|------------------------------------------------------------------------------|-----------------------------------------|-----------------------------------------|-----------------------------------------|-----------------------------------------|
| 0 | 0                 | 0                                       | 0                                                                                       | 1                                                                                 |                                                                          |                                                                              | 0                                                                            | 0                                       | 0                                       | 0                                       | 0                                       |
| 0 | 0                 | 0                                       | 1                                                                                       | 1                                                                                 |                                                                          |                                                                              | 0                                                                            | 0                                       | 0                                       | 1                                       | 0                                       |
| 0 | 0                 | 1                                       | 0                                                                                       | 0                                                                                 |                                                                          |                                                                              | 0                                                                            | 0                                       | 1                                       | 0                                       | 0                                       |
| 0 | 0                 | 1                                       | 1                                                                                       | 0                                                                                 |                                                                          |                                                                              | 0                                                                            | 0                                       | 1                                       | 1                                       | 0                                       |
| 0 | 1                 | 0                                       | 0                                                                                       | 0                                                                                 |                                                                          |                                                                              | 0                                                                            | •                                       | 0                                       | 0                                       | 0                                       |
| 0 | 1                 | 0                                       | 1                                                                                       | 0                                                                                 |                                                                          |                                                                              | 0                                                                            | 4                                       | 0                                       | 1                                       | 0                                       |
| 0 | 1                 | 1                                       | 0                                                                                       | 0                                                                                 |                                                                          |                                                                              | 0                                                                            | 4                                       | 1                                       | 0                                       | 0                                       |
| 0 | 1                 | 1                                       | 1                                                                                       | 0                                                                                 |                                                                          |                                                                              | 0                                                                            | 1                                       | 1                                       | 1                                       | 0                                       |
| 1 | 0                 | 0                                       | 0                                                                                       | 0                                                                                 |                                                                          |                                                                              | 1                                                                            | 0                                       | 0                                       | 0                                       | 0                                       |
| 1 | 0                 | 0                                       | 1                                                                                       | 0                                                                                 |                                                                          |                                                                              | 1                                                                            | 0                                       | 0                                       | 1                                       | 0                                       |
| 1 | 0                 | 1                                       | 0                                                                                       | 0                                                                                 |                                                                          |                                                                              | 1                                                                            | 0                                       | 1                                       | 0                                       | 1                                       |
| 1 | 0                 | 1                                       | 1                                                                                       | 0                                                                                 |                                                                          |                                                                              | 1                                                                            | 0                                       | 1                                       | 1                                       | 1                                       |
| 1 | 1                 | 0                                       | 0                                                                                       | 0                                                                                 |                                                                          |                                                                              | 1                                                                            | 1                                       | 0                                       | 0                                       | 1                                       |
| 1 | 1                 | 0                                       | 1                                                                                       | 0                                                                                 |                                                                          |                                                                              | 1                                                                            |                                         | 0                                       | 1                                       | 1                                       |
| 1 | 1                 | 1                                       | 0                                                                                       | 1                                                                                 |                                                                          |                                                                              | 1                                                                            |                                         | 1                                       | 0                                       | 1                                       |
| 1 | 1                 | 1                                       | 1                                                                                       | 1                                                                                 |                                                                          |                                                                              | 1                                                                            | •                                       | 1                                       | 1                                       | 1                                       |
|   | 0 0 0 0 0 0 0 1 1 | 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0 1 1 1 1 | 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 | 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 | 0 0 0 0 1<br>0 0 0 1 1<br>0 0 1 0 0<br>0 1 1 0 0<br>0 1 0 0 0<br>0 1 0 1 | 0 0 0 0 1<br>0 0 0 1 1<br>0 0 0 1 0 0<br>0 0 1 1 0 0<br>0 1 0 0 0<br>0 1 0 1 | 0 0 0 0 1<br>0 0 0 1 1<br>0 0 0 1 0 0<br>0 0 1 1 0 0<br>0 1 0 0 0<br>0 1 0 1 | 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 | 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 | 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 | 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 |

| Ç | A | В | C | D | <u> </u> | d | A | ₿ | С | D | X |
|---|---|---|---|---|----------|---|---|---|---|---|---|
|   | 0 | 0 | 0 | 0 | 1        |   | 0 | 0 | 0 | 0 | Χ |
|   | 0 | 0 | 0 |   | 1        |   | 0 | 0 | 0 | 1 | 0 |
|   | 0 | 0 | 1 | 0 | χ        |   | 0 | 0 | 1 | 0 | 0 |
|   | 0 | 0 | 1 | 1 | 0        |   | 0 | 0 | 1 | 1 | 0 |
|   | 0 | • | 0 | 0 | C        |   | 0 | 1 | 0 | 0 | 0 |
|   | 0 | 1 | 0 | 1 | 0        |   | 0 | 1 | 0 | 1 | 0 |
|   | 0 |   |   | 0 | 1        |   | 0 | 1 | 1 | O | 0 |
|   | 0 | 1 | 1 |   | 0        |   | 0 | 1 | 1 | 1 | 0 |
|   | 1 | 0 | 0 | 0 | 0        |   | 1 | 0 | 0 | 0 | 0 |
|   | 1 | 0 | 0 | 1 | 0        |   | 1 | 0 | 0 | 1 | 0 |
|   | 1 | 0 | 1 | 0 | 0        |   | 1 | 0 | 1 | 0 | 1 |
|   | 1 | 0 | 1 |   | 0        |   | 1 | 0 | 1 | 1 | O |
|   | 1 | 1 | 0 | 0 | 0        |   | 1 | 1 | 0 | 0 | 1 |
|   | 1 | 1 | 0 | 1 | 0        |   | 1 | 1 | 0 | 1 | 1 |
|   | 1 | 1 | 1 | 0 | 0        |   | 1 | 1 | 1 | 0 | ŧ |
|   | 1 | 4 | 1 | 1 | n        |   | 1 | 1 | 1 | 1 | 1 |

#### 4.9节

31. 只用与非门画出如图 4.10. 所示的逻辑门



32. 只用或非门画出如图 4.102 所示逻辑门





图 4.102

- 33. 用与非门画出表达式 ABC + CD。
- CT 34. 只用与非门画出如图 4.103 所示的逻辑电路。
- CT 35. 只用或非门画出如图 4.103 所示的逻辑电路




#### 4,10 节

(F 36 日) 准的真值表得到 POS 卡诺图、在该卡诺图 标准低电平输出、并用卡诺图简化最终的表达式。

| A                   | В                         | С                   | D                           | <u> </u>                   |
|---------------------|---------------------------|---------------------|-----------------------------|----------------------------|
| A 0 ) C C O C O O 1 | 0 0 0 0 1 1 1 0 0 0 0 1 1 | C 0 0 1 1 0 0 0 1 1 | 0 1 0 1 0 1 0 1 0 1 0 1 0 1 | 0<br>0<br>0<br>0           |
| )                   | 0                         | Q                   | 1                           | )                          |
| C                   | 0                         | 1                   | 0                           | 0                          |
| C                   | O                         | 1                   | 1                           | 0                          |
| 0                   | 1                         | 0                   | 0                           | j                          |
| С                   | 1                         | Э                   | 1                           | )                          |
| 0                   | 1                         |                     | 0                           |                            |
| 0                   | 1                         | 1                   | 1                           | )                          |
| 1                   | 0                         | 2                   | 0                           | •                          |
|                     | 0                         | 0                   | 1                           | 1                          |
| 1                   | 0                         | 4                   | 0                           | •                          |
| •                   | 0                         | 1                   | 1                           | 1                          |
| 1                   | 1                         | Ò                   | 0                           | 1                          |
| 1                   | 1                         | 0                   | 1                           | 1                          |
| 1 1 1 1             |                           | 1                   | 0                           | )<br>1<br>1<br>1<br>1<br>1 |
| 1                   | 1                         | 1                   | 1                           | 1                          |

37 写出如图 4.104 所示电路的布尔表达式,并简化该表达式



- CT 38. 设计一个四输入投票器电路,要求在所有输入均为0或均为1时,其输出为低电平。除非全部的投票都是0,否则当出现任何不同意(0)时,该电路的输出都应该为高电平。用最少的芯片数实现该电路 在图上标出芯片的数量 74XX或4000系列芯片).
- CF 39 设计一个 输入电路,要求它仅仅在输入计数为1和3时,输出才为低电平

# 第5章 组合逻辑电路

### 重要术语

Bootrup 启动

Demultiplexing 多路数据分配

Exclusive=NOR Gate [#]#\$[]

Exclusive OR Gate 异或口

Hysteresis 延迟

Multiplexing 多路数据选择

Panty 奇偶

Panty Bit 奇偶校验位

Parity Checker - 奇偶校验器

Par. y Error 奇偶错误

Parity Generator 奇偶发生器

Parity Scheme 奇偶此置

Schmitt-Trigger Input Circuit 史密特触发输

入电路

Terminal Count ## 数终值

## 本章要点

- 1. 给出一个异或门 同或门的逻辑符号,识别该逻辑符号并确定对广东同输入组合引度辑门的输出
- 2. 给出一个奇偶发生器或奇偶校验器及奇偶配置的逻辑图,确定其正确操作听需的连接
- 3. 识别史密特触发输入电路的逻辑符号及该电路的用途。
- 4. 给出 个组合逻辑电路的逻辑图及该电路的输入, 确定其输出
- 5. 诊断组合逻辑电路,确定电路中的故障点或有缺陷的逻辑门

## 概述

组合逻辑电路只是一些逻辑门的组合,产生的输出取决于输入的组合 第4章中设计的电路都是组合逻辑电路 本章将继续第4章的工作,重点讲述实用的逻辑电路。

组合逻辑电路的输出可以用在很多方面,可以用于开关警报器,给继电器加电,激励可控硅整流器 (SCR),或只是打开一个指示灯,还可以用来选定或取消选定另一个数字电路 组合逻辑电路可以用来检查数据错误,也可以用来将串行数据转换为并行数据或将并行数据转换为串行数据,还可以用来选择或分配某个、进制数。

异或函数和同或函数是本章讲解的第一个组合逻辑电路产生的函数,这些函数是由专用门产生的 这些逻辑门能够满足前面所有逻辑门都不能满足的要求

## 5.1 异或门/同或门

### 要点

- . 展别过去常常用来表示异或门和同或门的逻辑符号
- 2 号压某个特定的专用门的真值表和布尔表达式
- 3 给出一个含有专用门和其他逻辑门的逻辑电路, 在输入给工后确定其输出

#### 5.1.1 异或门


本章中出现的第一个组合逻辑电路产生的是异或函数 第3章中讲解的或 ]是广上的逻辑 ] 或门的真值表表明、当4为高电平或8为高电平、或4和8都为高电平时、该逻辑 ]的输出为高电平 由于其高电平输出包含了如图5 l(a 所示的 A 和 B 的高电平输入条件,所以该逻辑 ]是广义上的或门 数字电路中、很多情况下都要将最后一个条件(A 和 B 为高电平输入、输出为高电平。排除在外,这可以用异或 ]实现 该逻辑门的用途很多、例如、第2章中讲述的二进制加法的规则为:

0 + 1 - 1

0 + 0 = 0

1 + 0 - 1

1+1-0 进位为1




| A  | В   | Y   |
|----|-----|-----|
| 0  | 0   | 0   |
| 0  | 1 - | . / |
| 1  | 0   |     |
| 1  | 1   | 0   |
| (b | 精魚  |     |


图 51 真值表

如上面的规则所示, 二进制加法器的输出要求在输入互补(电平相反)时输出高电平, 在输入相同时输出低电平。

如图 5.1(b)所证实的、该逻辑门的短逻辑是"输入与补时、输出为 1" 如果需要,在该逻辑门上可以标出 C 1、如图 5.3 所示 如果异或门的一个输入连接在高电平上,则该逻辑门的功能和反相器相同。



可以用如图 5.4 所示的异或 1 实现加法运算。加法常常用希腊字母" $\Sigma$ "来识别,代表"累加"数据手册中许多加法器的累加和的输出写为  $\Sigma$ 。  $\Sigma$ ,等一可以在电路中增加一个与门,以检查是否有进位、进位出现在 1 和 1 相加时(1 + 1 - 0,进位为 1 万 该电路称为"半加器",可以用于两个进制位相加一它在应用上受到下面的限制:尽管它能够产生进位,但是却不能将进位加到 A 和 B 的输入位上,而这在二进制加法器中是必须有的功能。第 9 章将进述一个具有此功能的"全加器"电路—全加器对半加器进行了改进,从而能将进位位也相加。



### 5.1.2 同或门

如果异或门的输出反相,如图 5.5 所示,则该电路的输出表达式变为  $(A \oplus B)$  该式是同或门的表达式,等同于 AB + AB





图 55 异或门和反相器

同或目的布尔表达式可以由下面的异或门表达式得到:

| 异或门表达式             | AB + AB                                |
|--------------------|----------------------------------------|
| 表达式的非(等于同或门的功能)    | AB + AB                                |
| 断开联结符号 改变逻辑运算符     | $AB \cdot AB$                          |
| 断开多个联结符号/改变多个逻辑运算符 | $(\overline{A} + B (A + \overline{B})$ |
| 去掉双重否定符号           | (A + B)(A + B),                        |
| 展开                 | AA + AB + AB + BB                      |
| 定理 X·X-0           | 0 + AB + AB + 0                        |
| 定理 X + 0 = λ       | AB + AB                                |

该表达式可以用如图 5.6(a)所示的电路实现。图 5.6(b)中的真值表表明,同或门存输入相等时输出高电平。修改异或门的短逻辑,即对输出逻辑电平取非,可以得到同或门的短逻辑。可以这样做是因为我们知道同或门功能能够通过在异或门的输出端加一个非门来实现。因此,其短逻辑为"输入互补时,输出为 1"。由于 1-0,所以可以在同或门上标出 C-0。同或门的逻辑符号如图 5.6(c)所示



第一个四输入组合显示在功能表中。图 5.7db 1, 其中输入 6 为低电平。表达式 ABC + ABC 代表该电路,表示 7 异或门的功能。当输入 6 为低电平时,该表达式证实了短逻辑"输入互补时,输出为 1"





图 5.7 SN74S135 四异或门 同或门

同或门函数的布尔表达式 ABC + ABC 证实了其短逻辑,并显示了当控制输入为高电平,且 A和 B相等时,其输出为高电平。图 5.7(b)证实了这一点。


同或门主要用途之一是作为比较器。它的输出可以表示何时两个输入相等。同或门的比较原理,包括集成芯片在 A 大于 B 或 A 小于 B 时的输出。第 10 章将展开讲解。

### 5.1 节复习题


- A 画出异或门的标准逻辑符号
- B. 写出异或门的真值表
- C 写出同或门的真值表。
- D. 与出如图 5.8 所示电路的布尔表达式,并将其简化为一个积之和形式的表达式



- E. D 中得到的表达式代表了下面哪一种逻辑功能:
  - (1, 异或门功能
  - (2) 同或门功能
- F. 如图 5 9 所示,将 个非门放到一个异或门的输入端 用代数方法证明该电路将产生同或门 的功能。



G. 如图 5.10 所示,将一个非门放到一个同或门的输入端。用代数方法证明该电路将产生异或门的功能。



## 5.2 奇偶

### 要点

- 1. 定义奇偶。
- 2. 给出数据信息和奇偶配置、决定奇偶位所需的电平。

### 5.2.1 奇偶配置

**局校检卷来实现的** 

有偶指的是相等的状态。有偶系统用于保证接收数据和传送数据的。致性。有时,在从一台计算机可另一个计算机传输信息时,有偶校验位能够辅助串行数据流的传输。如图5.11 所示,远距离时数据传输通常是通过连接到电话线上的调制解调器来传输串行数据的。这样,就需要将二进制数据转换为品音信号。 奇偶校验任用于建立一个错误检测系统,该系统压该能够保证从一个系统到为个系统的数据传输的准确性。这是通过在发送计算机中使用奇偶发生器和在接收计算机中使用奇





图 5 11 奇偶系统的简化框图

有两种可以使用的奇偶配置: 奇校验或偶校验 无论选择哪种配置方式,发送订算机和接收计算机都必须设置成同一种配置

## 5.2.2 奇校验


如果将奇偶校验选定为奇校验,则传输终端的奇偶发生器和接收终端上的奇偶校验器必须设置为产力和检测奇校验。如果传输的是一个7位 ASCH 码, 贝,奇偶发生器将计算数据流中1的个数,并将添加一个奇偶校验位,以使传输的1的总数为奇数。换句话说, 一个确定为奇校验的奇偶发生器总是会保证传输系统传输的1的总数为奇数,其中也应该包括奇偶校验位。

如果 ASCII 数据是 28 6, 则实际传输的二进制数为 010 1000, 奇偶发生器会计算数据流中 1 的个数,并产生一个高电平的奇偶校验位(在奇校验配置情况下),这样传输的数据就变成。



在加上奇偶校验位进行传输时,实际的传输数据变为十六进制的 A8 注意、传输数据中 1 的个数为奇数。

如果要传输的数据是 2A 。,则其二进制形式为010 1010 注意,在该数据中已经有奇数个 1 因此,为了传输该数据,奇偶发生器将产生一个低电平的奇偶校验位。



当该数据在通信系统的另一端被接收付、奇偶校验器将对包括奇偶校验位的所有的1进行计数 4.55.1 所示,如果计数结果为奇数、奇偶校验器就把该数据送入系统开将奇偶校验位去掉 知果接收到的1的数目为偶数、奇偶校验器就产生 个奇偶出错信号、并要求重新传输最后 个字节 内方传输出现了错误。

如果电话线中的噪声改变了某一个"进制位的电平,如将0变为1或将1变为0,就会发生这种错误。例如,如果一个717的ASCII数据流4A。,并且使用奇校验配置的奇偶校验位,则传输后数据5式应为0100 1010 如果系统是按奇校验配置的,而传输后噪声将最低位LSB变为1+0100 1011,则接收到的1的个数就变成了偶数。这将使奇偶校验器产生一个奇偶错误信号

### 5.23 偶校验


我们可以建立一个偶校验的系统,这种配置将保证传输数据中1的个数总是为偶数(包括奇偶校验位 在接收终端,在每个传输字节中查询1的个数是否为偶数,除此之外其操作原理和奇校验配置完全相同

奇偶错误检测系统存在几个限制条件 当错误出现的次数为偶数时,该系统无法将其检测出来。在前面的例子里,在偶校验系统中传输的是 B7 。 如果噪声使两个 0 位都变为 1、奇偶校验器会如何呢? 接收到的数据形式表现为 FF 。 1111 1111 )、社意,在出现上面的错误后,1 的总个数还是偶数 因此,奇偶校验器会认为没有错误,而实际上已经有两位出现了错误 因为噪声的持续周期往往可以覆盖许多二进制位,无法检测出双错误或偶数个错误的可能性很大,所以奇偶错误检测系统的这种限制很明显。

为了保证随机存储器(RAM 芯片的正常工作过程,PC机中用到了奇偶校验器 在PC机中,RAM称为系统存储器,是输入到系统中的数据的工作存储区 我们将在第12章详细讲解RAM芯片及其结构。由于从PC机中的存储位置存入或取出数据的操作非常频繁,所以存储器存取电路的工常工作就显得特别重要。计算机启动时,将完成奇偶校验操作 系统启动指的是给计算机加电和计算机的初始化操作 在启动时的RAM检测期间,有许多工进制位模式写入RAM,并产生奇偶校验位,然后再将数据读出来以确定其上确性。如果 个数据位在写入存储位置时为低电平,但是由于故障原因被存取电平变为高电平,系统内的奇偶发生器/校验器将检测到该错误,产生一个奇偶错误信号,并在显示器上显示一条奇偶错误信息。

### 5.2.4 奇偶发生器

图 5.12 所示的逻辑电路显示了一个实现四位奇偶发生器的简单方法。异或门用于完成添加数据输入位( $D_1 \oplus D_2$ )  $\oplus$  ( $D_1 \oplus D_0$ )的操作,有关内容在前面已经解释过了。奇偶位产生的前提很简单: (1)这种加法的进位位输出可以忽略; (2)偶数个 1 相加时,其和为 0; (3)奇数个 1 相加时,和为 1



冬512 4{7奇偶发 # 器

### 5.2.5 奇偶发生器/校验器




图 5 13 9 位 奇, 偶发生器 / 校验器 SN74180

作为一个奇偶发生器,图5 14中的74180逻辑电路是按照奇校验进行配置的。奇校验输入、OI) 连接到+5 V(高),偶校验输入(EI)连接到地(低)。图中,数据输入00011110用 $D_{r}$ - $D_{o}$ 标记,这个输入数据包含了偶数个1 跟踪图中标出的逻辑电平可以证明,该输入组合产生了一个高电平的

Σ奇输出奇偶校验()。需要学见的。、奇校验发生器 / 。 的是保证在每组 。 連報 包括奇偶校验( 传输数据中 1 的个数为奇数




图 > 4 SN74.80 俞偶发生器(奇核验

作为一个奇偶发生器、例5 15 中的 74 80逻辑 1路是按照偶校验进行配置的 每偶发生器和奇偶校验器的区别表现在它们的 OI/F1输入端上 作为奇偶校验器、奇偶校验证接 OI 引脚、以检测奇校验 奇偶校验证的补码连接到 Γ1 分脚上 接收数据的输入位 无错()和前 个例子的奇偶校验位电量标在图 5 15 中。 玄电路的输出是一个高电平的 Σ 奇输出、表明接收的数据包含了奇数个、、包括奇偶校验位在内。 因此,说明接收的数据是正确的





图 5 15 SN74180 奇偶发生器 偶校验

图 5.16 所示的奇偶系统框图说明了上面的例子 并行数据在传输前可以转换为串行数据, 然后在接收端再将串行数据转换为并行数据

这里再重复一下前面讲到的带有错误位的数据力案(见图 5.17) 该数据再以00011110的形式 发送一次 接收到的数据的  $D_0$  位的逻辑电平变为1电平。输入数据和相应的奇,偶输入一起标在图 5.17 听示的 74180 奇偶校验器上 通过逻辑电路跟踪逻辑电平,可以得到  $\Sigma$  奇输出为 0,这表明接收到的数据是不正确的。



每516 奇偶系统框图




图 5 17 5 \ \ 74180 奇偶 & | 益 | 带有错误任的奇校验

### 5.2 节复习题

- A 对于奇校验配置、指土下列数据的正确的奇偶核验位电平
- 1 01.0
  - (2) 0111
  - +3,01011111
  - 4 10001000
- B. 对于偶校验配置、指出下列数据的正确的奇偶校验位电平
  - $(1)\ 10.0$
  - (2) 10.1

- (3 10101111
- (4 111111000

### 阶段性小结(5.1节~5.2节)

异或门的输入互补时,产生高电平的输出,其数字表达式为  $AB+AB-A\oplus B$  绝大多数的 是制运算电路和分偶校验电路都用到了这种逻辑 ]

同或门的输入相等时,产生局电平的输出,其数学表达式为  $AB+AB-A\oplus B$  该逻辑门常常用于比较输入,以决定它们是否相等。其应用的一个例子是数值比较器、见第 10 章


奇偶校验用于检验发送或写入内存的数据与接收或自内存读出的数据的有效性 简而言之,它是一种发现错误的方法

奇偶校验需要一个发生器和一个校验器。在建立奇偶校验系统时,这两种器件的配置必须相同,都为奇校验或都为偶校验。建立起来的奇偶校验配置保证了包括奇偶校验位的奇数个或偶数个1能够正确地发送或写入到存储器中。如果选择了奇校验、为了防止出现奇偶错误信号。发送和接收的1的个数就必须是奇数


用集成电路芯片可以实现奇偶发生器 奇偶校验器电路,还可以按照两种奇偶配置中的一种进行配置。SN74180芯片就是能够实现奇偶发生器/奇偶校验器的一个例子。

### 阶段性练习 (5.1 节~5.2 节)

- 1. 图 5.18 所示的逻辑符号代表的是 []
  - а. ⊈.
  - b. 或非
  - c 异或
  - d. 同或




- 2. 图 5.18 所示逻辑"1的布尔表达式输出为\_\_\_
  - a. A + B
  - b.  $A \oplus B$
  - $c, A \oplus B$
  - d.AB + AB
- 3. 图 5.19 所示的逻辑符号代表的是 \_\_\_\_\_门。
  - a. 或
  - b. 或非
  - c. 异或
  - d 同或




- 4 图 5 19 时小逻辑 1的有尔表达式输出为。
  - $a \cdot 1 + B$
  - r.  $A \oplus B$
  - c.AB + AB
  - d.b 和e都对
- 5 1 0. B 0时, 图 5..9所示逻辑门的输出是什么?
  - a. 0
  - b. 1
- 6 4-0, B:1时、图 5..9 所示逻辑门的输出是什么'
  - a 0
  - b 1
- 7 图 5 19 所示逻辑门能够用于产生 4 和 B 的累加和 、∑ 。
  - a. Æj
  - b 错
- 8 图 5 19 所示逻辑门能够用于产生 4 和 B 相加时的进位位
  - a If
  - n. 错
- 9 图 5.20 所示的电路产生的是

逻辑功能

- a. 或 ]
- b. 或非门
- c. 异或'J
- d. 网或门



- 10. 图 5 21 所示电路产生的输出等 [\_\_\_\_\_。
  - a. AB + AB
  - b. AB + AB
  - c. AB
  - dAB



- - . 34
  - ) (E)
- ? 奇校验配置保证发送数据中()的个数总是方奇数
  - X .
  - $\mathcal{A} = I_{i}^{HL}$
- 3 人子保证偶校验的严要, 该添加到数据 28、中的奇偶校验位是什么。
  - 4 0
  - b.
- 4 为了保证奇校验的需要、应该添加到数据 3B。中的奇偶校验位是什么?
  - ιθ
  - b I
- .5 奇偶错误检则系统无法检测出偶数个错误,如两个或四个错误
  - a 44
  - b. 错

## 5.3 控制电路


### 要点

- 1. 给出 个逻辑控制电路的逻辑图和该电路的输入,确定该电路的输出
- 2 给出一个逻辑控制电路的逻辑图,确定某个特定输出所需的输入组合
- 3. 识别史密特触发输入电路的符号及电路的作用

将数据装入 个如图5 22(a)和(b)所示的数字电路中 图中的方块代表了八个内部电路,其中每个都能够存储 1 位数据 可以将数据串行或并行地装入该电路

图5 22(a)所示的串行装入 个 进制数据位的操作要求有 个时钟脉冲 时钟脉冲用于控制装入操作,这样才能够满足系统对时间的要求。 口数据的  $D_0$  位装入,就要求另一个时钟脉冲来装入  $D_1$  位,并将  $D_0$  位从 个电路移到其右边的电路中 这种操作不断重复,直到串行数据位的全部数据( $D_0$ ~ $D_0$ ) 都装入电路为上。该操作共需要 8 个时钟脉冲

图 5.22(b)所示的并行装入操作允许所有数据位  $P_0$ - $P_7$ ) 在 个时钟周期内装入电路、由于这种数据传输方法比串行数据传输要快得多,所以系统内的数据传输经常用到这种方法



有时,有必要使用串行数据传输。其中,远距离数据传输时就需要使用串行传输。串行数据传输时,在发送系统和接收系统之间只需要一条数据线。开行数据传输需要八条数据线,以保证同时传送气位数据(一个字节的数据),这在远距离传输时是受到成本限制的

## 5.3.1 SHIFT/LOAD 控制电路

图 5 23 cm显示了一个组合逻辑电路的例子,主要用于并行地将数据装入电路。SHIFT/LOAD输入端提供了两种独立的选择。当该输入端为高电平时,串行数据(D)将移入电路 X中、注意、当SHIFT/LOAD = 1时,两个与非 了都被禁止了,这样,就防止了并行输入数据 P。) 装入到电路 X中 串行移位数据将在本节的下一个控制电路中进行讨论

当SHIPT/LOAD 为低电平时、并行输入数据  $(P_0)$  将装入到电路 X中。图 5.23(b)中的功能表列出了电路 X的可使用的输入组合及其输出。例如、当 LOAD=0, $P_0=1$ 时、控制电路的输出为 S=0和 C=1,它们将使电路 X的输出等于 1。这样,输入端  $P_0$  处的数据就被装入到该电路中了。




图 5 23 SHIFT/LOAD 组合逻辑电路




图5 33 读 SHIFT/LOAD组合逻辑电路

### 5.3.2 右移/左移控制电路

图 5 24(a)所示的组合逻辑电路可以用于从电路 X 中将数据可看移动到电路 Y 中将数据向左移动到电路 X 中 尽管整个电路有所简化、但是移位控制电路的使用却是很明显的

图 5 24(b)所示的功能表显示了得到下列功能所需要的控制输入( (a) 和 ( ) 电平·



a) 逻辑图

| $C_1$ | $C_0$ | <b>运行模式</b> |
|-------|-------|-------------|
| 0     | 1     | 右移          |
|       | 0     | 左移          |
| 0     | 0     | 保持          |
| ì     |       | 并行装人        |
|       |       | (b) 功能表     |

图 5 24 右移/左移控制电路

 $C_1 = 1$ ,  $C_0 = 0$ : 这种输入组合在电路中产生了一个左移操作。控制逻辑使电路 Y中的数据位通过与门 #3 移入电路 X中 利用这种输入组合,与门 #3 工作,其他的与门禁止

C=0,  $C_0=0$ : 这种输入组合使电路处于保持模式 换句话说、就是在两个方河上都不进1.数据的移位操作、只是进行存储 实际 ,电路 \ 的输出发送到工作的 与 ] #4、然后再返回到电路 \ 电输入端 可以把该操作看成一个数据的再流通

C-1, C-1: 这种输入组合用并行装入代替了串行装入。注意,与门#2 F.作, 当 L-1。 上时, 其他的 与门都禁止。在该例子中,一个并行传输位将从并行数据输入端装入到电路 X.中 个完全相同的控制电路将允许另一个数据存同时并行传输到电路 Y.中

### 533 磁带方向控制电路

为了控制磁带运动的方向、在进行视频录像时,可以使用如图5-25所示的控制电路。记录设备的控制电路将产生 RELL PLAY(磁带播放,和REEL REVERSE、磁带反转。信号。由于在RELL PLAY。0时,与非门上作、所以当REFL PLAY 被激励时,卷带的方向由 REEL REVERSE输入控制。如果 REFL REVERSE 为高电平,与非门产生的低电平输出打开反向卷带电路。如果 REEL REVERSE 为低电平,则与非门产生的高电平输出将打开正向卷带电路。




图 > 25 磁带方向控制电路

图中的非门包含了一个在本书第一次出现的符号。非门里面的这个符号表示史密特触发输入

## 5.3.4 史密特触发输入电路

史密特触发输入电路主要用在不能得到良好、上净的数字信号来驱动某个输入的情况。该电路能够接收慢变输入信号,并将它们转化为前后沿陡峭的稳定输出信号。史密特触发电路使用止反馈加速慢速上升和慢速下降信号。图5.26(a)所示的是史密特触发输入反相器的输入和输出信号。主意、输出信号的上升和下降时间减少到了使波形的上升沿和下降沿几乎垂直。


标准 TFL 电路将把 0~0.8 V 作为逻辑 0(低电平)输入,把 2~5 V 作为逻辑 1(高电平)输入,这些电平如图 5.26(b)所示,需要牢记的是,当输入处于不确定的逻辑电平范围时间太长时,怎片将产生不可靠的输出信号。史密特触发输入电路的目的就是通过一个不确定的逻辑电平范围尽快得到输入信号。

史密特触发输入电路的输入电平  $V_{\tau}$  作为正向门限电平, $V_{\tau}$  作为负向门限电平 这些数值列在数据表中, 般情况下  $V_{\tau}=0.6$ ~1 1  $V_{\tau}$   $V_{\tau}=1.5$ ~2  $V_{\tau}$  两个门限电平之差称为滞后。滞后值般为 800 mV 左右。

用史密特触发输入电路可以得到几种不同的逻辑门和多谐振荡器,其中几个电路能够可靠地利用 1 V/s 的信号转换率

## 5.3节复习题

- A. 画出一个史密特触发输入反相器的符号。
- B. 使用史密特触发输入电路的目的是什么?



## 5.4 检测/选择/分配逻辑电路

### 点要

给出一个逻辑控制电路的逻辑图及电路的输入、确定其输出。

## 5.4.1 BCD 无效和检测器

第2章中曾经讲述了「进制编码的上进制(BCD)数 为了说明为什么在BCD运算电路中经常会发生无效的BCD和、还曾经举了一个例子。这里、有另外一个例子:

$$0110_{(R(T))} = 6_{(10)}$$

$$\pm 0111_{(RCT)} = \pm 7_{(10)}$$

$$1101 = 13_{(0)}$$

本例中的问题是,1101不是一个有效的BCD数 数据13 g的BCD形式是00010011。据要记住的是, 个BCD数是一组四位的 进制数,代表的是一个十进制数字 这样,BCD数就必须是从0到9之间的数,而四位二进制数却能够表示从0000到1111的数 也就是说,BCD加法器产生的和1010到1111都是无效的 这些无效的和必须被检查出来,并进行纠正,以使它们变得可以使用。图5 27(a)所示的组合逻辑电路能够用于解决这个检测问题,该电路实际上是 个很简单的组合逻辑电路 纠正该问题的解决方法将在第9章中讲解。




图 5 27 BCD 无效私检测器

### 5.4.2 数据选择/分配逻辑电路

图 5.28 听示的是一种实现数据选择器逻辑电路的方法。输入到该电路的数据是  $A_0B_0$  和  $A_0B_1$  当然该电路可以扩展、以增加输入数据的位数。选择(S)输入用于选择  $A_0B_0$  或  $A_0B_1$  作为输出数据

当"选择"输入端为低电平时,将选择  $A_0B_0$ 数据并通过各自的有效与门传送。当S=0时、 $A_1B_2$ 与门禁止。当"选择"输入端为高电平时,将选择  $A_1B_2$ 数据并通过各自的有效与门传送。

图 5 28 中上面的或门输出表达式是  $S \cdot A_0 + S \cdot A$ ,下面的或门表达式为  $S \cdot B_0 + S \cdot B$ 。该电路能够用于在两个输入线之间分时共享一条输出线 这种选择数据的处理在数字系统中称为多路数据选择(multiplexing)

如图 5.29 所示的是数据分配器组合逻辑电路。串行数据  $D_0$ ,  $D_1$  和  $D_2$  从给出的频率传送到数据输入线上。"选择"输入( $D_1$  和  $D_2$  和  $D_3$  )用于控制哪一个与门工作。1 作的与门会将输入数据传送

到输出端。"选择"输入可以用。今 进制加计数器来控制。在输入数据改变时、计数器的输出必须以相同的频率改变



图 5 28 数据选择器逻辑电路

四个串行输入数据位将被传送到四条输出线上,其操作如下: $D_0 \cdot S = 0$  与门 10 的输出端: $D_1 \cdot S = 0$  与门 10 的输出端: $D_2 \cdot S = 0$  与门 10 的输出端: $D_3 \cdot S = 0$  与门 10 的输出端: $D_4 \cdot S = 0$  与门 10 的输出端:注意输入数据是如何通过计数器进行二进制计数传送到选定的与门的 它们是使用 10 和 10 进行选择的 对于上确的电路工作过程而言,数据输入的时间划分和控制电路的选择是至关重要的。

如图 5 29 所示,数据分配器可以用来将串行数据转换为并行数据。在数字系统中,这种数据分配操作称为多路数据分配(demultiplexing)。




图 5.29 数据分配器逻辑电路

#### 5.4 节复习题

- A 与上图 5.28 声示逻辑电路中两个或门输上的布尔表达式
- B 5-1、4 B 1.4 B 0时,图 528 所示逻辑电路输出的数据是什么,
- 1 在数字系统中、术语"多路数据选择"指的是什么
- D 水语 多路数据分配"指的是什么

## 5.5 其他组合逻辑电路

### 要点

"今里一个母<sup>会</sup>逻辑电路的逻辑图及其输入,确定电路的输上

### 5.51 进位输出逻辑电路

第7章中详细讲述了。进制计数电路 为了分机进行输出 Carry Out 组合逻辑电路、在这里可以适当地先讲述有关的部分互识

四位 选制加计数器的最大计数值为1m1,该计数值常称为计数终值 四位计数器 般都是从0000万始计数的、并在时钟的控制下顺序计数到1111 有些电路在计数终值将产生 CARRY OUT 信号 该输出可以用了给另一个四位计数器提供控制信号

为了提高最大计数能力、引以将多个二进制计数器串联在一起 图5.30(a)显示了两个连接在一起的四位加计数器,这种串行连接称为级联一个四位二进制加计数器能够与另一个四位二进制加计数器级联,这样最大计数值可以从1111、15,。)增加到1111、111(255。/。

图5.30(a 所示的电路显示了一个时钟输入信号在每个计数器上产生的加计数输出。为了使每个计数器计数,输入到每个计数器的 CARRY IN  $(C_a)$  信号必须为低电平。计数器#1的  $C_a$  端接低电平。该加计数器的计数值每个时钟脉冲将递增一个计数。来自计数器#. 的 CARRY OUT 信号直到计数终值为 1111 时才会变为低电平。对于计数值 1111, CARRY OUT 信号有效(变为低电平),计数器#2在下一个输入时钟脉冲到来时增加一个计数,这将使计数值由 $00001111_2$  变为 $000110000_3$  15到  $16_2$  ,在图 5.30(a 中,计数器的 Q 输出端标出了计数值  $15_1$  16 和  $17_2$ 

图 5 30(b)中的级联计数器是减计数器 一个四位 进制减计数器的计数终值为 0000 此类计数器通常是从 1111 开始计数至 0000 的 因此,CARRY OUT信号在计数到 0000 时被激励,以产生一个信号给下一个四位减计数器 这个被激励的信号将使计数器 #2 降低一个计数值 这是下一个计数器的有效信付输工 例如,下一个计数值由 0001 0000 变为 0000 1111。这样,计数值为 0000 时激励 CARRY OUT信号,使计数器由 16 减少为 15。

图 5.31(a)中的电路框图表示的是一个二进制编码的 1 进制 (BCD) 加计数器 前面对四位加计数器进行解释的原则可以用于本电路 区别只有一个,该BCD 加计数器的计数终值为 1001 如果一个BCD加计数器与另一个BCD加计数器级联,则计数能力可以提高到 1001 1001 <sub>BCD</sub> (99 a)

BCD计数到达 1001时,CARRY OUT信号将使 BCD 计数器#2由 0000 1001 $_{BCD}$  变为 0001 0000 $_{BCD}$  。 产生的 BCD 计数值等于十进制的 09 和 10,这些计数值标在图 5.31(a)中。




图 5 31 级联 BCD 计数器

图 5 31(b)中的级联 BCD 减计数器的计数终值为0000<sub>BCD</sub> 该 BCD 计数终值将使 CARRY OUT信号被激励,并使图 5.31(b)中的 BCD 减计数器 #2 的计数值降低 个计数值 在下面讨论的控制电路中,该 BCD 工作模式称为减计数模式

这里的分析是为组合逻辑电路准备的,它将在计数终值产生一个低电平有效的CARRY OUT 信号 该信号是在减计数器计数到0000,四位上进制加计数器计数到1111,BCD加计数器计数到.001时产生的




图 5-32 进位输出控制电路

### 四位二进制加计数

图 5.33 中标用了图 5.32(b)的四位 L进制加计数的输入逻辑电子 满足下述输入条件时、图中 ft (ARRY OLT 信号被激励:

(, 0; BIN DEC - 1 {P/DOWN | - Q、Q H11(+||数終値)




图 5.33 进行输出控制电路、四位二进制加计数操作

图 5 33 中的 LP/DOWN 信号经非门 L=1 作 L=1 作 L=1 ,反相后,输入 L=1 将使或 L=1 作 L=1 输入 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的 L=1 的

#### 减计数

在进行减计数操作时、需要用下面的输入信号(图534)来激励 CARRY OUT 信号:

 $C_{\text{riv}} = 0;$   $BIN/DEC = \lambda$  UP/DOWN = 0  $Q_{1} \sim Q_{0} = 0000$ 、计数终值)

社意,输入UP/DOW\=0通过禁止逻辑门#7去掉了图中的下半部分 加计数控制电路中的逻辑门#4到#9 /s 逻辑门#7 的低电平输出禁止了逻辑门#9。




图 5 34 进位输出控制电路,减计数操作

产生 CARRY OUT = 0 的逻辑电平标在了图 5 34 中 该减计数配置要求 Q,~Q。0000、因为计数终值要求激励 CARRY OUT 主意,在减计数配置中,因为或非门 (#7)被信号 UP/DOWN = 0 禁止,所以输入 BIN/DEC 是一个无关输入。需要记住的是,在 BCD 和一进制减计数中,计数终值都是 0000。在下一节中,该工作模式将被用于检测控制电路的故障

#### BCD 加计数

图 5.35 中标出了在 BCD 加计数时激励 CARRY OUT 所需要的输入条件。正常的 BCD 加计数将产生如下的计数:

| $Q_3$ | $Q_2$ | Q. | $Q_0$ |        |
|-------|-------|----|-------|--------|
| 0     | 0     | 0  | 0     |        |
| 0     | 0     | 0  | ì     |        |
| 0     | 0     | 1  | 0     |        |
| 0     | 0     | 1  | 1     |        |
| 0     | 1     | 0  | 0     |        |
| 0     | 1     | 0  | 1     |        |
| 0     | 1     | 1  | 0     |        |
| 0     | 1     | 1  | 1     |        |
| 1     | 0     | 0  | 0     |        |
| 1     | 0     | 0  | 1     | (計数終値) |
| 0     | 0     | 0  | 0     |        |

计数值表明,在达到计数终值时, $Q_0=1$ , $Q_3=1$ 。在此期间, $Q_0=0$ , $Q_3=0$ 。在 进制加计数时,这两个输入可以确定,门#4 和#7的计数终值是 1001,而不是 1111。




图 5 35 进位输出控制电路, BCD 加计数操作

B(D 加计数工作过程的输入条件为:

 $G_{\rm in}=0$ ; BIN/DEC = 0 1 P/DOW N = 1  $Q_0\sim Q_3=0$  (计数终值为 1001)

在二进制加计数工作过程中,输入到或门 #5 的 Q 和 Q 用于指示何时到达计数终值 1111 由于 于门 #6 被输入 BIN/DEC 0 禁止,所以在如图所示的配置中,这两个输入是无关输入。这使得 计数值到达 1001 时,就产生一个低的 CARRY OUT 信号。

## 5.5.2 ROM 地址译码器逻辑电路

在310节中、已经讲解了在订算机中选择和寻址只读存储器(ROM)芯片的一些基本概念。图 5.36中所示的电路对这些概念进行了扩展。回顾一下第3章中解释基本ROM寻址的有关内容占用不了多长时间,但对于下面的讨论却很有利。

图 5.36 所示的电路将第 3 章中电路的存储能力扩展为 6 个 ROM 芯片 与非门#2 到 #7 用于选择所需的 ROM 芯片。在这些与非门工作前,必须先满足两个条件。地址位 A 、到 A 10 必须是高电平、以便在各自的页地址与非门中产生一个低电平输出。如果存储器读信号(MEMR)为低电平,则这个页地址 F (11112)可以允许与其中的某一片 ROM 芯片进行通信。页地址与非门输出的低电平信号产生了一个 ROM Page(ROMPG)信号、该信号被转化为高电平信号后,再加到与门 #8 上。低电平信号 MEMR 也进行了转换并也被加到与门 #8 上 当 A 。到 A 10 都是高电平,MEMR 是低电平时,与门 #8 的输出为高电平。这个高电平信号使所有译码与非门工作。如果页地址不是 1111 或 MEMR 不为低电平,则所有译码逻辑门的输出都将被禁止




图536 ROM 地址译码逻辑电路

图 5.36 中的地址输入位  $A_3$ ,  $A_4$ 和  $A_5$ 选择并激励适当的译码逻辑门输出 如果这一个地址位均为高电平、分析逻辑电平可以看出与非门#7的输出被激励 低电平)由于ROM芯片#6上的片选信号 CS)。1、所以选择了该芯片。其他的地址输入线、 $A_0$ ~ $A_3$ )用于在被选中的ROM芯片中选择特定的存储位置

当正确的ROM芯片被选中并且地址信号也被加到该芯片上时,数据(D<sub>0</sub>-D<sub>1</sub>)就放在数据总线 上了一收发器(transceiver/芯片上的输入使能信号 G-J,脚和DIR输入引脚必须均为低电平才可以使该芯片工作,这样才能将数据从ROM存储器单元传输到微处理器中。收发器是一个发送/接收电路,在芯片工作时,该电路允许数据从一个方向或反方向进行传输。数据传输方向由信号 DIR 控制。当输入信号 G-为高电平时,微处理器由收发器从总线上断开。

经过收发器的数据传输方向由图中译码与非门 #0~#7 下面的 个或非门控制 当输入引脚 DIR 的信号为低电平时,数据流是从左至右通过收发器的。由于与非门#7 正下方的或非门的输入 ROMPG = 0,MEMR - 0,所以在 ROM 读操作期间,该条件是满足的 该或非门的高电平输出信号禁止了下面一个或非门并使 DIR 输入为低电平。当 IOR - 0,并且地址位 4。和 A。为 0 时,在输入/输出读(IOR)操作期间,该条件同时也存在 在有些系统中,地址位 A,和 A。用于使能一个支持芯片译码器进行 I/O 芯片选择操作

该ROM地址译码逻辑电路仅仅包括了输入/输出读(IOR)和存储器读(MEMR)输入信号,这些信号可以由图 5.37 所示的组合逻辑电路产生。




图 5.37 存储器和 I/O 的读/写信号

这些信号是由一个微处理器输出信号产生的、微处理器输出信号为读 RD 、写(WR)和输入 输出存储器、IO M RD是一个低电平有效信号、当该信号为低电平时,可以用于指示该微处理器正在读 个10或存储器单元 当WR信号有效时,指示该微处理器上在向一个I/O或存储器单元进行写操作 信号 IO M可以识别当前的微处理器是作为I/O 读写还是作为存储器进行操作

在图 5 37 中, 这一个微处理器信号用于产生存储器芯片或 I/O 设备的读或写信号。该电路的操作非常简单,不必进行解释。

### 55节复习题

- A 在图 5 32(b)中, 当 CARRY IN 0 LP/DOWN = 1, BIV/DEC = 1 时, 所选的操作模式是什么?
- B. 在图 5.32(b)中、当CARRY IN 0、UP/DOW N 0、BIN/DEC 0时,所选的操作模式是什么?
- C 在图 5 32(b)中,当 CARRY IN 1 时,图中的电路会如何<sup>e</sup>
- D 为了使信号 ROMPG 有效、应该对图 5 36 中的 ROM 地址电路使用什么样的地址?
- E 当MFMR: 0并且

$$A_9$$
  $A_8$   $A_8$   $A_6$   $A_5$   $A_4$   $A_3$   $A_1$ ,  $A_1$ ,  $A_2$ 

时, 图 5.36 中的哪一个 ROM 芯片将被选中,

F 当MEMR = 0 并且

$$A_{19}$$
  $A_{18}$   $A_{7}$   $A_{.6}$   $A_{15}$   $A_{14}$   $A_{.4}$   $A_{12}$   
1 1 1 1 0 0  $X$ 

时,图536中的哪一个ROM芯片将被选中?

C 当MEMR = 0 并 目.

$$A_9$$
  $A_8$   $A_{.7}$   $A_6$   $A_5$   $A_{.4}$   $A_{13}$   $A_{12}$   $A_{12}$   $A_{13}$   $A_{14}$   $A_{15}$   $A_{15}$   $A_{12}$ 

时、图 5 36 中的哪一个 ROM 芯片将被选中?

- H. 定义收发器。
- I. 在图 5 37 中, 当微处理器的输出信号为 RD 0, WR = 1, IO/M = 0 时, MEMR, MEMW, IOR 和 IOW 上的输出电平是多少?

# 5.6 故障诊断

### 要点

- 1 给出组合逻辑电路中一个问题或故障的描述、确定最可能的输出结果。
- 2. 给出一个有问题的组合逻辑电路的错误输出,确定最有可能的故障。

53节、54节和55节详细提供了大量组合逻辑电路。作过程的例子。这些例子中讲述的知识对于本节要说明的故障诊断是非常必要的。在试图诊断故障之前,技术人员必须知道电路在正常情况下应该如何工作。

在这里,前面讲述的进位控制电路将作为故障诊断的例子。本节对该进位控制电路的一种工作模式进行了详细的分析。在完全掌握进位控制电路的这种工作模式的故障诊断见,就可以完成其他一种工作模式的分析,然后可以将这些分析与本节后面的总结表进行对比。如果不想阅读本节的其余部分,也可将已掌握的知识和分析技巧与故障诊断总结表中的结果进行比较,该表列举了每一种,作模式的情况。表52中列举的是加计数工作模式中可能上现的各种问题,如果在分析时遇到此类问题,建议阅读下面的信息。

表51列出了控制输入模式。对于给出的计数 ( .进制或 BCD 计数和加或减计数 )、利用该模式可以建立正确的电路工作过程。控制电路如图 5.38 所示。与图 5.32(b)所示的电路相比、为了更容易用现有的集成电路芯片实现控制功能,该电路进行了少量的修改

| BINIDEC | JP DOWN | C <sub>n</sub> =0时的工作模式 |
|---------|---------|-------------------------|
| X       | 0       | BCD 四位 进制加引数 111        |
| 0       | 1       | BCD 知 计数 12             |
| 1       |         | 八位 进制减入数 注 3            |

表 5 1 进位输出控制电路模式控制

- If  $1 Q_{c^*}Q_0 = 0000$  H1,  $C_{\rm out} = 0$
- .f: Q Q 0000时, Con-0 第 次出现在计数值为1001时
- $x \mapsto Q_{N} \cdot Q_{0} + \dots$  1时, $C_{min} = 0$

在挖制电路的  $Q_3$ ,  $Q_2$ ,  $Q_1$  和  $Q_2$ 输入端接一个计数器 该计数器能够以 进制或 BCD 形式加或 减计数 对该电路而言,输入信号(ARRY IN( $C_m$ )必须为低电平,以保证电路能够工作于四种工作模式中的任何一种 如果 CARRY IN -1,则图 5 38 中的或非门 7402 的引脚 1 和引期 4 的输出将为低电平,这两个信号将禁上两个 7400 或非门,造成引脚 3 和引脚 6 为高电平 这些信号还将在与非门的引脚 8 上产生一个低电平。这个低电平再经过非门的反相,在引脚 4 上产生一个高电平信号,可见,条件 CARRY IN =1 将禁上 CARRY OUT( $C_m$ )信号变为低电平

# 5.6.1 减计数操作

为了建立减计数模式下的正常工作过程,只要CARRY IN=0和I P/DOWN = 0, 则输入信号BIM/DEC 既可以是低电平也可以是高电平(即 X,无关输入)。如果这种电路出现问题,技术人员应该首先试着对减控制电路或加控制电路进行故障隔离。有时,这并不是一件简单的事情,因为7402或非门在加和减部分都用到了。但是在解决问题时,至少应该检测每个相关集成电路芯片的  $V_{cc}$  和电源地、记住, $C_{vo}$  只是在计数终值0000时才应该变为低电平、控制电路可能出现的全部问题都列在图5.38中。

#### 7402的引脚2或引脚3

如果 7402 的号,脚2或引脚3是断开的,则 CARRY OUT信号将不会变为低电平。断开号,脚2 与使 CARRY IN = 1 的效果完全一样。但是,给输入信号 LP/DOWN 于加一个低电平、将其反相并加到 上输入或非门7427 上,该输入信号就会使或非门7427 禁止,并在引脚12 上产生一个低电平信号。这个低电平信号加到与非门的引脚5 上,使该与非门禁止,并在引脚6 上产生一个高电平,强迫该逻辑门的引脚8 变为低电平。由于逻辑门7400的两个输入引脚均为高电平,所以, C<sub>m</sub> 不会变为有效的低电平信号。




图538 进口输出控制电路

### 7402 的引脚 1

输入或非门的引脚工断升时,产生的结果会略有不同。在 信号在计数值为0001 和0000时都会成为有效信号(低电平信号, 当BCD 计数值为0001 时,将产生。个错误的低电平输出信号。产生这种错误的原因是7400 与非门引脚工上的输入处于悬空状态(表现为高电平信号,只要  $Q_1 = Q_2$   $Q_2 = 0$ ,该逻辑门的引脚 2 就为高电平。这种情况存计数值为0000 和0001 时都会出现

### 7402的引脚 4.5或6

芯片 7402 的引脚 4,5 和 6 中的任何一个断开时都和高电平一样。由于 7402 的这个部分是加计数器控制电路的一部分,所以,只要该电路是在减计数于作过程中,如果这一个引脚中任何一个断开,则观察到的还是正常的工作过程。

### 7402的引脚 11, 12或 13

如果 7402 或非门的输入引脚 11 或引脚 12 中有一个是断开的,则  $C_a$  将不会变为低电平,因为在所有的计数情况下,或非门的输出都将保持为低电平。因此,与非门被禁止,而且其引脚 3 的输出一直保持在高电平状态。这个高电平和与非门引脚 6 输出的高电平一起,将使引脚 8 的输出。自为低电平。所以,  $C_a$  将不会变为低电平。

如果 7402 的引脚 13 断开,由于 7400 与非门的引脚 2 悬空,所以对于每一个偶计数值,在  $C_{om}$  上输出的都是低电平信号。因为对于每一个偶计数值,7400 与非门的引脚 1 都变为高电平,所以只要是偶计数值,引脚 3 上都将产生一个低电平信号

### 7402的引脚7或引脚14

当接地引脚(引脚7,或电源引脚、引脚14)断开时、对于所有的计数值, $C_m$ ,都将保持为有效电平(即低电平)。当接地信号或电源 $V_{cc}$ 信号从或非门上去掉时,7400 与非门的引脚 3 将 直为低电平。这将禁止输出与非门,使该逻辑门的输出为高电平。这个高电平输出信号经非门反相,从而使 $C_m$ 对于所有的计数值都保持为低电平。由于电源和接地问题应该在故障诊断的开始就进行、所以此类问题应该在故障诊断开始时就能够判断出来

### 7432的引脚 1, 2或3

因为或门7432 设置为减计数方式, 所以该电路的问题将不会影响到电路的工作过程。7427 或非门被经过反相的引脚 13 上的输入信号 UP/DOWN - 0 所禁止, 因此, 7427 的引脚 1 和引脚 2 成为该设置情况下的无关项。

#### 7432的引脚 4,5或6

或门7432的引脚4,5或6断开将阻止 $C_{\rm out}$ 在计数终值时变为低电平。引脚4或5中有一个断开就将禁止该或门、引脚6将表现为高电平,7402或非门的引脚11也将保持为高电平。当7432的引脚6断升时,也会出现同样的情况,因为或非门的引脚11悬空了。在引脚11悬空或为高电平时,在引脚13上将产生一个低电平、它将禁止与非门,并在该逻辑门的引脚3上产生一个高电平信号。这个高电平信号加到与非门的引脚9上,并且在引脚10上再加上一个高电平信号。引脚10上的高电平信号是由输入UP/DOWN为低电平造成的,引脚9和10上的高电平输入使引脚8的输出保持为低电平、并使 $C_{\rm out}$ 在各种计数值时都表现为高电平。

### 7432的引脚 8,9或10

与上面例子中的道理相同、当或门 7432 的引脚 8、9或 10 断开时, 6、将一直为无效信号

### 7432的引脚 7或 14

接地问题或电源问题将使电路的工作过程变得不稳定。去掉1、将使 $C_a$ 信号在任何计数值转都表现为高电平、无效信号)

#### 7408的引脚 1, 2, 3, 7或 14

在喊计数情况下, 174(8 出现问题时将不会影响到电路的工作过程

### 7400的引脚 1,2或3

如果与計门7400的引脚!断耳、贝在计数值为0001和0000时, $C_n$ 引脚上将产生一个低电平信号。这种情况可以参考对7402号,脚1断片问题的详细讨论。如果7400的引脚2断升,则对于全部的偶计数, $C_n$ 都表现为低电平。这种情况也可以参考对7402号脚13的讨论。如果7400的引脚3断升,则会阻止 $C_n$ 在计数终值时变为低电平。在正常的减计数操作期间、7400与非门的引脚10应该为高电平。该逻辑门的引脚3断升会造成引脚9处于悬空状态。这两个高电平输入将使引脚8在各种计数值情况下都是低电平、开使 $C_n$ 。对于全部的计数值都保持在高电平状态

### 7400的引脚 4,5 或6

在减计数时,7400 与非门的引脚 5 为低电平, 该逻辑门被禁止, 引脚 6 为高电平, 使输出与非几下作。因此, 引脚 4 或引脚 6 断开时, 电路仍将处于正常工作状态, 在计数终值 0000 时  $Q_{u}$  将变为有效电平

如果引脚5断升,则在所有计数值为奇数时, $C_1$ 将为有效电平(低电平)。另外,在计数终值 0000时, $C_{oo}$  也为低电平。因为该电路不存在故障,所以在计数终值时产生这个低电平是减控制电路工作过程的工常结果。不过,引脚5断开可以使该与非门工作。7402或非门的引脚6在所有奇计数值时为低电平,所以在这些计数值时都将产生高电平信号,这使得与非门的引脚6在每个奇计数值时都会变为低电平。因此, $C_{oo}$  在所有奇计数值和计数终值值时都将会变为低电平

#### 7400的引脚 8.9 或 10

7400 与非门的某个输入或输出引脚断开都会造成一个很明显的问题 很容易就可以看出来,引脚8断开会使输出非门的输入处于悬空状态,并使  $C_{\rm out}$  在所有计数值时都为低电平。当UP/DOWN 为低电平时,由于引脚10上常情况下为高电平,所以如果引脚10断开,电路的工作过程仍是止常的。引脚9断开将阻止  $C_{\rm out}$  在计数终值时变为有效电平。这是由于引脚10在减计数期间一直为高电平,而且引脚9悬空,这使得与非门的引脚8的输出保持为低电平, $C_{\rm out}$  在所有计数值时都一直表现为高电平

#### 7400的引脚 7或 14

与前面的情况相似,接地引脚断开将造成电路工作过程的不稳定。在接地引脚断开时,电路有时也可能表现为正常工作过程。引脚 14 断开将使该与非门的输出不工作,这是和非门的输入引脚 3 的悬空状态相比较而言的,将造成  $C_m$  在所有计数值时都表现为低电平

### 7427的引脚 1, 2, 7, 12, 13 或 14

因为「输入或非门7427在减计数期间被禁止,所以该逻辑门的任何一个输入引脚断开,电路都仍然会正常工作。但是、对于所有奇计数值和计数终值值0000 而言、输出引脚(引脚12) 断开都将产生一个有效的 6.... 信号 这种情况可以参考对 7400 逻辑门引脚 5 的详细解释。

电源/接地 引脚 14 或 7) 引脚的问题将造成工作过程的不稳定, C<sub>n</sub> 在不同的计数值时也将变为有效信号。这些引脚在故障诊断的前几步就应该被检测到。

#### 7404 非门

芯片7404中的大多数非门位于加计数控制电路中。这部分电路中出现的有关非门的问题对 $C_{\infty}$ 信号没有什么影响。这些非门在滅计数时确实会影响到 $C_{\infty}$ 、下面对此进行讨论。

引脚1断开将在芯片7427的5脚13上产生一个低电平信号,7427在减计数期间是被禁止的如果输入BIN/DEC为低电平、且引脚1断升,则如表5.2所示,在某几个奇计数值时, $C_{out}$ 将变为有效电平。非门的引脚3断开将使引脚4保持为低电平并使 $C_{out}$ 在各种计数值时都保持为有效电平。引脚4断升将使 $C_{out}$ 在所有计数值时都为无效电平。如果该非门的 $V_{OUt}$ 去掉, $C_{out}$ 也将为无效电平。

表52是对上述故障讨论的总结。芯片的电源和接地引脚没有列在表中,因为这些问题有时会表现为电路工作过程的不稳定,有时则似乎什么问题也没有

|      | 大いた 取件多可心事化 | 一位证据山空间电路(点)数铁式)       |
|------|-------------|------------------------|
| 芯片   | 断开的引脚       | Cour 故障现象,减计数          |
| 7402 | 1           | 计数值为0001和0000时为低电平     |
|      | 2           | 对于所有计数值都为高电平           |
|      | 3           | 对于所有计数值都为高电平           |
|      | 4           | T 常 I 作                |
|      | 5           | 正常工作                   |
|      | 6           | <b>正常</b> 『作           |
|      | 11          | 对于所有计数值都为高电平           |
|      | .2          | 对于所有计数值都为高电平           |
|      | 13          | 对于所有偶计数值都为低电平          |
| 7432 | 1           | 工常工作                   |
|      | 2           | 正常工作                   |
|      | 3           | <b>正常</b> 1作           |
|      | 4           | 对于所有计数值都为高电平           |
|      | 5           | 对于所有计数值都为高电平           |
|      | 6           | 对于所有计数值都为高电平           |
|      | 8           | 对于所有计数值都为高电平           |
|      | 9           | 对于所有计数值都为高电平           |
|      | 10          | 对于所有计数值都为高电平           |
| 7408 | 1           | 上常工作                   |
|      | 2           | 正常工作                   |
|      | 3           | 上常工作                   |
| 7400 | 1           | 计数值为 0001 和 0000 时为低电平 |
|      | 2           | 对于所有偶计数值都为低电平          |
|      | 3           | 对于所有计数值都为高电平           |
|      | 4           | 正常工作                   |
|      | 5           | 对于所有奇计数值和计数终值都为低电平     |
|      | 6           | 正常工作                   |
|      | 8           | 对于所有计数值都为低电平           |

表 5.2 故障诊断总结表——进位输出控制电路(减计数模式)

续表)

| 芯片    | 断开的引脚    | C <sub>our</sub> 故障现象 减计数            |
|-------|----------|--------------------------------------|
|       | 9        | *, 当年に数值都为高电平                        |
|       | 1)       | .1 常 作                               |
| 742   | 1        | 崇 作                                  |
|       | <b>¬</b> | r 帛 _ 作                              |
|       | 12       | x1 F v 有奇, t 数值和 i 数效值都 为低毛 平        |
|       | 13       | , 第 作                                |
| 741 H | 1        | BIN DF(-1寸 对于111,数值和主数终值方低电。         |
|       |          | 31N DIC 🕩 利力 Fig. Fol. of. 1001 计数值标 |
|       |          | 计 数终值 为低电平                           |
|       | 2        | _F 幕 T 作                             |
|       | 4        | <b>、</b> 于所有计数价都为低电平                 |
|       | 4        | ₹ T <b>1</b> 15                      |
|       | 5 3      | <b>し新工作</b>                          |

更详细的故障诊断分析可以将输入、输出引脚短路、并接高电平和低电平。但是,如果已经掌握了前面的 7-析,则没有必要再做这种花费时间的练习。

表53 总结子图 5.38 炉水控制电路的故障现象, 此时该控制电路是按BCD加计数设置的 这种模式下,控制开关的设置如下;

CARRY IN O

BIN/DFC=0

IPDOWN=1

表 5 4 总结了四位。进制加,数设置模式可能自现的问题。这种模式下控制开关的设置如下:

CARRY IN 0

BIMDEC = 1

UP/DOW N 1

表 5 3 故障诊断总结表——进位输出控制电路(BCD 加计数模式)

|      | ACOC HAPPING TO THE | 近世州山江市1克町(1000加川数保入)          |
|------|---------------------|-------------------------------|
| 芯片   | 断开的引脚               | C்₀₀, 故障现象 – BCD 加计数          |
| 7402 | 1                   | 』 常 1 作                       |
|      | 2                   | <b>上常</b> 作                   |
|      | 3                   | 正常工作                          |
|      | 4                   | <b>计数值为 1000 和 1001 时为低电平</b> |
|      | 5                   | 对于所有计数值都为高电平                  |
|      | 6                   | 对于所有计数值都为高电平                  |
|      | 11                  | <b>」常工作</b>                   |
|      | 12                  | <b>上常</b> 作                   |
|      | 13                  | 建于所有偶许数值和计数终值都为低电平            |
| 7432 | ~10                 | 正常工作                          |
| 7408 | 1                   | <b>上常工作</b>                   |
|      | 2                   | 对于所有计数值都为高电平                  |
|      | 3                   | 对于所有计数值都为髙电平                  |
| 7400 | 1                   | 正常工作                          |
|      | 2                   | 对于所有偶计数值和计数终值都为低电平            |
|      | 3                   | 正常工作                          |
|      | 4                   | 计数值为 1000 和 1001 时为低电平        |

(续表)

|      |          | (续表                             |
|------|----------|---------------------------------|
| 芯片   | 断开的引脚    | C <sub>cii</sub> 故障现象 – BCD 加计数 |
|      | ,        | x 于所有奇。数值都为低中平                  |
|      | h        | 4. 于所不下 数值都为高地平                 |
|      | *        | (1) 4 两有计数值都为低点 率               |
|      | ,        | J +++ *                         |
|      |          | x }所有:/数低都为高电平                  |
| 427  |          | <b>(11)</b> 所有引数值都为高电平          |
|      | 2        | *] ʃ ·h 有tt 数值都为高中 ¥            |
|      | ,        | 对了所有奇计数值都为低电平                   |
|      | l,       | 对于阿有计数值部为高上平                    |
| 7404 |          | . 许工作                           |
|      | 2        | x 下所有,数值都为高压了                   |
|      | •        | < 于所有计数值都为低色平                   |
|      | 1        | 1 [11                           |
|      | 5        | 计数值为1000和.00. F 为低电平            |
|      | 6        | 对于所有计数值都为高电 P                   |
|      | *        | 正常工作                            |
|      | <b>?</b> | 1. 常 1 作                        |
|      | 10       | 」,常 作                           |
|      |          | <b>正常!</b> 作                    |
|      | 7        | 对于所有计数值都为高电平                    |
|      | 13       | x, 于所有奇计数值都为低电平                 |

| 表 5.4 故障诊断总结表——进位输出控制电路(四位二进制加计数/ | 梅式 | h∏i:+ # | 一讲制力 | 四份一 | 由路( | —进位输出指 | 效障诊断总结表- | 表 5 4 |
|-----------------------------------|----|---------|------|-----|-----|--------|----------|-------|
|-----------------------------------|----|---------|------|-----|-----|--------|----------|-------|

|      | ペクュー HYLE 19 ROLLの出水 | 拉巴德山光的电路(四位二进制加川效镁式) |
|------|----------------------|----------------------|
| 芯片   | 断开的引脚                | Cour 故障现象 BCD 加计数    |
| 74(2 | 1                    | 正常工作                 |
|      | 2                    | <b>正常</b> ,作         |
|      | 3                    | . 嵩工作                |
|      | 4                    | 计数值为 10 租 .1 寸为低基平   |
|      | 5                    | <b>对于所有计数值都为高电平</b>  |
|      | 6                    | xt于所有tt数值都为高电平       |
|      | Ι.                   | 止黨 作                 |
|      | 12                   | 正常 作                 |
|      | 3                    | 对于所有偶计数值和计数终值都为低电平   |
| 7432 |                      | 对于所有计数值都为高电平         |
|      | 2                    | 对于所有计数值都为高电平         |
|      | 3                    | 对于所有计数值都为高电平         |
|      | 4                    | 1 常 作                |
|      | ٩                    | 上常 工作                |
|      | 6                    | F 常 _ 作              |
|      | 8                    | 下常 作                 |
|      | 9                    | 正常工作                 |
|      | 10                   | 正常!作                 |
| 7408 | 1                    | 对于所有计数值都为高电平         |
|      | 2                    | 正常作                  |
|      | 3                    | 对于所有计数值都为高电平         |
| 7400 | 1                    | F常工作                 |
|      | 2                    | 对于所有偶计数值和计数终值都为低电平   |
|      | 3                    | 止常工作                 |
|      | 4                    | 计数值为1110和1111时为低电平   |

|       |       |                                 | 续表 |
|-------|-------|---------------------------------|----|
| 芯片    | 断开的引脚 | С <sub>ост</sub> 故障现象 - BCO 加计数 |    |
|       | 5     | xi, 1 A 有介于数值都对化。               |    |
|       | h     | 对于医不少 数直部 初红色                   |    |
|       | 8     | x。 + 有 计数值都 对低 【 干              |    |
|       | 9     | I #A T 1 <sup>*</sup>           |    |
|       | ì     | 《 F2 有。数值都为高毛》                  |    |
| 742   |       | けりたね、数値都ないしゃ                    |    |
|       | •     | 对于国有主数值都为。 包                    |    |
|       | ?     | 31 + 所有奇計數值都为代表平                |    |
|       | 13    | xxx分析有计数值都对分析。                  |    |
| 741.4 |       | T % to                          |    |
|       | ١     | 对手中有。数值都为高气平                    |    |
|       | 4     | 对于阿有。数值都为低电平                    |    |
|       | 4     | 4. 4                            |    |
|       | 5     | 计数值方 、O和 14                     |    |
|       | ń     | 对于所有。数值都无高。平                    |    |
|       | 8     | 对于所有计数值都为·包型                    |    |
|       | 9     | に数値 わ0. 和11 カ低 e 平              |    |
|       | 0     | 对于所名计数值都为所见了                    |    |
|       |       | 计数值先证目和11 低毛干                   |    |
|       | 2     | <b>壮于广有</b> 引数值都为高;;            |    |
|       | . 3   | 。数值为0111和11。 1、成屯平              |    |

### 5.6节复习题

- A 当 C<sub>w</sub> = 0, UP/DOWN ) 时, 图 5 38 中的控制电路被设置为减计数、作模式 当 7402 或 非 1) 的输出引脚 4 断升时,输出 C<sub>w</sub> 是什么信号?
- f、 与  $C_n = 0$ 、BIN/DEC = 0、LP/DOWN = 1 时,图 5.38 中的控制电路被设置为哪种工作模式
- D 如果图 5 38 中的控制电路设置为复习题(广描述的工作模式、则当或广,7432 的输出引脚 1 断升时、输出 C。是什么信号?
- E 图 5 38 中的控制电路设置为  $C_0 = 0$ ,BIN/DEC 1,UP/DOWN = 0。如果 7400 与正广的输入引脚 5 断开,输出  $C_0$  互该是什么信号<sup>2</sup>

# 阶段性小结(5.3节~5.6节)

如果能够深入地理解逻辑门的工作过程,并能够写出和理解逻辑门的布尔表达式,则组合逻辑电路的分析相对而言就变得比较简单了,53节至5.6节提供的材料证明,对于每种类型的逻辑门来说,下面的知识都是必须掌握的。

- 标准的和可替换的逻辑符号
- 短逻辑和短逻辑
- 真值表
- 布尔表达式
- 使能信号和禁止信号

在数字电路中,数据选择过程被称为多路数据选择;数据分配过程被称为多路数据分配 用于 实现这些功能的集成电路芯片将在第 10 章中讲述 目前、只要对这种逻辑电路有 般的了解、好 5.4 节中所述即可

5 \* 市所还的进位控制电路的工作过程就是将这些电路综合在一起的主要例子。很明显、只有 先建立工作模式并理解电路的工作过程、才能完成该电路的故障诊断任务

### 阶段性练习 (5.3节~5.6节)

- 1 当 时、图 5.39 中逻辑电路将会输出高电平信号
  - a 1, B, C和D为低电平
  - b A, B, C和 D 为高电 ₹
  - c E 为高电平
  - a. b 和 e 都 丁确




图519

- 2 图 5 39 所示的与非门中的符号表示一个\_\_\_\_\_与非门
  - a. 小准
  - b. 高电压
  - c 集电极开路输上
  - d 史密特触发输入
- 3. 图 5.40 所示的逻辑电路将在 附输出高电平
  - a. 所有奇计数值
  - b. 所有偶计数值
  - c 所有奇计数值以及计数值 1106 和 1110
  - d 所有偶计数值以及计数值 0001 和 0011




图 5 40

- 4. 如果加到图 5.41 所示电路的信号  $Q_c$ ,  $Q_c$ ,  $Q_a$ 和  $Q_c$ 是另一个逻辑电路的输出,则该逻辑电路可以检测无效的 BCD 和数 1010 至 1111。
  - a. 对 b. 错



图51.

- 5 当 S=0,  $A=B_c=1$ , A=B=0时, 图 S=42 中逻辑电路输出端的数据是什么? a 九数据 b  $A_c=1$ ,  $B_0=1$  , A=0, B=0
- 6 当CARRY IN 0. UP/DOWN 0. BIN/DEC 0时, 图 5.43 中的电路选择的是什么工作模式? a. 减计数
  - b. BCD 加计数
  - c 四位 进制计数
- 7. 当 CARRY IN 0, UP/DOWN 1, BIN/DEC 1 针. 图 5.43 中的电路选择的是什么 L 作模式? a. 减计数
  - b. BCD 加计数
  - c. 四位二进制计数
- 8 计数值等于多少时,对于习题7中建立的工作模式, $C_{out}$ 将会变为有效电平?
  - a. 0000
  - b. 1001
  - c. 1111
  - d 无变化--- Com 将保持高电平






图 5 43

- 9 当CARRY IN 0, UP/DOWN = 0, BIN/DFC = 1 时, 图 5 43 中的电路选择的是什么工作模式?
  - a 减计数
  - n BCD 加计数
  - c 四位二进制计数
- 10. 计数值等于多少时,对于习题 9 中建立的工作模式, C., 将会变为有效电平。
  - a 0000
  - b 1001
  - c. 1111
  - d 无变化  $C_{out}$  将保持高电平
- 11. 如果图 5.43 中的 CARRY IN 为高电平,则计数值等于多少时,  $C_{am}$  将会变为有效电平<sup>9</sup>
  - a 0000
  - b. 1001
  - c.1111
  - d. 尢变化 Cm 将保持高电平
- - a. 0000
  - b 无变化——对于所有计数值 Co. 都将保持高电平
  - c 对于所有计数值, C... 都将是高电平
  - d. 对于所有计数值, $C_{ou}$  都将为有效电平



- 13 图 5.44 所示者 制电路被设置为减计数工作模式 如果 7400 与非门的叫脚 2 凘 月、计数值等于多少 月、C。。会安为有效 电平
  - \_ 0000
  - 五 对于所有计数值、C... 都将为有效电平
  - · 无变化 对,所有计数值("都将保持局电平
  - a 对 J 的有偶计数值, 6. 都将为有效电平
- 14 当微处症器的输入信号 RD = 1、WR = 0、IO M = 1 时、图 5 45 所示电路中的哪一个输出 信号是有效的?
  - i IOR
  - b IOW
  - « MEMb
  - d MEMW



# 本章小结

异或门(X OR)和司或门(X NOR)只有两个输入。当其输入不相等时,异或门输出高电平信号、输入互补,则输出为1)。因此,如果忽略进位,则异或门的输出总是等于其输入之和。当输入相等时,同或门输出高电平信号(输入互补,则输出为0)

在数字系统中, 奇偶校验是一种检测错误的方法, 它可以保证接收数据和发送数据的一致。奇偶校验分为奇校验和偶校验两种 如果发现了错误, 可以输出一个错误信号供显示。

53节到55节包含了许多组合逻辑电路的工作过程分析。很显然,对基本逻辑门工作过程规律的理解能够使这些电路的分析更加容易。

本章最后一节总结了这一章中前面各节讲述的组合逻辑电路的故障诊断方法 对电路工作过程 的深入理解可以大大简化这种处理 逻辑故障分析包含了对正常工作情况和故障工作情况的对比

## 习题

### 5.1 节


- 1. 两出异或门的标准逻辑符号
- 2. 如果异或门的输入是 4 和 B, 写出异或门的输出布尔表达式
- 3. 周出元或门的输出波形、其输入 4 和 B 的波形如图 5 46 所示




- 4 将图546中异或门输入B变为逻辑低电平(电压为OV) 然后画出输出波形
- 5 写出图 5.47 所示电路的逻辑符号




6 画出图 5.47 所示逻辑门的输出波形,其输入 A 和 B 的波形如图 5 48 所示(注意,输入 B 为逻辑低电平)



- 7. 写出如图 5 47 所示逻辑门的输出的布尔表达式。
- CI 8. 当控制输入、1C和2C 为高电平时,图 549 中异或门芯片(SN74S135 / 完成的是什么逻辑功能。




9. 图 5 50 归小逻辑电路完成的是什么逻辑功能



### 52节

- 10. 当数据为46 的时、确定偶检验的奇偶校验器产生的校验位的电平
- 11 如果习题 10 中的数据是上位 ASCII 码,实际传输到接收器的数据字节是什么?
- (I 12 图 5 51 所示的奇 偶校验发生器 (SN74180)被没置为哪一种校验卡式
- CT 13. 图 5.51 口奇偶校验发生器的∑偶输出和∑奇输出是什么?





### 5.3 节

- Cl 14. 当取下列值时,确定图 5 52 中逻辑电路的 L作模式
  - a. C = 0,  $C_0 = 1$
  - b C = 1,  $C_0 = 0$
  - $c \cdot C_1 = 0, \quad C_0 = 0$
  - d  $C_1 = 1$ ,  $C_6 = 1$
  - 15. 说明使用史密特触发输入电路构成电路 / 逻辑 ` J的目的。

#### 54节

- 16. 定义术语"多路数据选择"
- 17. 当图 5.53 所示电路的选择输入为高电平时、什么数据会被选择并传送到输出端?
- 18. 写出图 5.53 电路中 X 输出的布尔表达式。
- 19. 写出图 5.53 电路中 Y输出的布尔表达式。





### 5.5 节

- CT 20 图 5.54 所示的进位输出控制电路用输入逻辑电平进行了标注 确定 CARRY OUT 输出信号的电平
- CT 21 当 MEMR = 1 且 20 位存储器地址 A ~ A。) 为 FFFFF 时, 图 5.55 中的哪一个 ROM. 芯片被选中?
- CΓ 22 当 MLMR 0 引 20 行 存储器地 1 为 FE000 时,图 5.55 中的哪 个 ROM 芯片被选中?

### 56节

- 23 当CARRY IN 0, LP/DOWN-0, BIN/DEC=1时, 图 5.56 所示的电路选择的是哪一种工作模式?
- CT 24 如果图 5.56 所示的电路: 都是TTL[])如上题进行设置, 且\_\_\_\_\_, 则观察到的CARRY OUT 输出信号的现象是什么?

- a, 7432 的引脚 10 是断开的吗?
- h. 7408 的引脚 1 是断开的吗?
- c 7400 的引脚 1 是断开的吗?
- c. 7404 的 5 脚 3 是断 月 的 i 马 <sup>3</sup>




图 5 54





图 5.55



# 第6章 锁存器和触发器电路

### 重要术语

Active Clock Transition 有效时钟转换 Active=High Latch 高毛平有效锁行器 Active Low Laten 低电平有效锁存器 Asserted 置有效 Asynchronous 异汞 Binary Counter 进制计数器 Bistable 双稳 CLEAR/RESET State CLEAR RESET 状态 Data 数据 Data Lockout 数据锁存 D-Type Flip Flop D 触发器 Dyramic Inpit Indicator - 动态输入指示符 Edge Detector - 边沿检测器 Edge Triggered 边沿触发 Flip Flop 触发器 Cated Latch 逻辑门锁存器 Hold Time 保持时间 INVALID State 无效状态 J-k Flip-Flop J-K触发器 J K Master Slave Flip Flop J K主从触发器

Laten 锁存器 Machine Level Language 包器语言 Modalus(MOD) 模 NGL 货向转换 下降沿り PGL 正向转换(上升清 Postponed Output Indicator 延迟输出指示符 Pase-Priggered 脉冲触发 Register 寄存器 RETAIN State(HOLD)(NC RFTAIN状态(保持) SET State SET 状态 Setup Time 建立时间 Sequential Logic Circuit - 時序逻辑电路 Shift Register 移位寄存器 State Indicator 状态指示符 State Table 状态表 Steering Gates 控制门 Switch Debouncer - 开关去抖 Synchronous 同步 Toggle 翻转 Transparent Latch 透明锁存器

# 本章要点

- 1 给出锁存器符号,识别并确定其在给定输入条件下的输出。
- 2, 识别各种触发器符号。
- 3. 给出触发器逻辑符号及其控制和时钟输入波形,确定该触发器的输出
- 4. 给出一个包含触发器和特定故障现象电路的逻辑图,诊断该电路并有出故障

# 概述

第5章,进述的组合逻辑电路还不具备存储信息的能力。它们的输出还是取决于某个特定时刻的输入的状态。但是许多数了系统都需要具有存储能力。计算机就是一个需要存储能力的重要例子。

数字系统中的数据就是信息 这种信息可能以计算机使用的程序形式(一组指令集)出现,也有可能是数字 字母和计算机键盘上的符号 任何情况下,数据都需要存储在计算机的存储器中这些数据必须以计算机能够理解的语言形式进行操作。这种语言称为机器语言,它由两种电平(状态 组成 由于只需要表示两种电平,所以可以利用一进制数据进行表示。

使用具有保持数据的能力的特殊数字电路,可以满足系统存储的要求 这些电路是时序逻辑电路 等了当前的输入以外,时序逻辑电路的输出还取决于它的前一个状态。条件) 这是通过将电路的输出反馈到输入端而完成的

领存器和触发器就是在数字电路中存储信息的两类电路。将在本章后面讨论的锁存器和触发器形成了数字系统中满足存储和传输数据要求的电路的基础。实际上, 触发器或锁存器就是具有存储能力的组合逻辑电路。基本的锁存器构成了所有触发器电路的核心, 而触发器又是存储器的基础触发器还广泛用于计数操作、分频操作。数据传输、错误检测。微处理器以及许多控制电路中

为了对数字系统的学习更加深入,必须完整地掌握触发器的工程过程。实际上,深入掌握有关逻辑门和触发器运行的知识是学习数字系统有关知识的一条捷径,并对以后的学习大有影响


### 锁存器介绍


在电路课程中学习过晶体管双稳多频振荡器,锁存器电路就是一个可以与之相比的双稳器件。 双稳值的是锁存器有两个稳定状态,锁存器的这两个状态则称为SFT状态和CLEAR状态 日锁 存器进入其中的 种状态,则会 直保持在该状态,直到由于另一个输入信号而强迫其改变状态。

以前学过的晶体管多频振荡器电路可以产生矩形或直角波形、这些电路存在的问题是,控制输出波形宽度的电容和包阻经常造成波形以指数级上升和下降 这些曲线及其相对较慢的上升和下降会造成晶体管多频振荡器的输出与绝大多数数字电路不兼容。

有两种基本类型的锁存器电路: 与非门锁存器(如图 6.1(a)所示)和或非门锁存器。交叉耦合提供了锁存器电路保持(存储·数据所必需的反馈 使用与非门构造的锁存器称为低电平有效锁存器,使用或非门构造的锁存器称为高电平有效锁存器 高电平有效和低电平有效的说法来自于锁存器的输入逻辑电平,这些电平是用来将锁存器转换到一个特定状态所必需的 这里对此进行简短的解释 图 6.1(a)中的与非门锁存器表明该锁存器有两个输出。其中一个输出标为 Q,另一个输出与 Q 互补、标为 Q

锁存器电路只能有两种有效输出状态。其中一个状态是 SET 状态,该状态输出 Q=1, Q=0。 另一种状态是 CLEAR 状态,其输出 Q=0, Q=1 根据锁存器的通常设计,一般情况下输出 (Q和 Q)是 互补的,所以只需要记住在 SET 状态时 Q为高电平,在 CLEAR 状态时 Q为低电平即可当然,一般情况下 Q的电平应该与 Q的相反 输出 Q是为了电路设计者的方便,在数字电路中并不是经常用到,而且有时在触发器芯片上是看不见这个输出的。 CLEAR 状态有时也称为 RESET 状态,本书中的这两个术语是同义词,可以互换使用一锁存器有时称为 S-C (SET-CLEAR) 锁存器或 S-R (SET-RESET) 锁存器。由于锁存器或触发器只有 SFT 状态或 CLEAR 状态,所以只能存储位数据一锁存器电路通常用于存储基于临时基数的二进制信息





rc 状态图

图 61 低电平有效锁存器

本章还将讲解门限锁存器电路 门限锁存器电路为电路设计者提供了一个使锁存器输出与系统要求同步的机会

# 6.1 低电平有效锁存器

### 点要

- 1. 识别并确定指定输入状态下与非门锁存器的输出 Q 和 Q。
- 2. 识别低电平有效锁存器的逻辑符号。

图6.lta)所示的与非`]锁存器有两个输入,分别记为SET和CLR。输入端标记的逻辑非(NOT)符号表明该锁存器是一个低电平有效输入锁存器,即输入端必须加入逻辑0信号。这些输入端标记的状态名字表明了希望加到锁存器上的逻辑电平。形成锁存器的状态表后,由该表可以很明显地看出这一点

与真值表相对应,状态表是用于逻辑门的 种表 由于该表反映了使用各种输入组合时锁存器的状态,所以称其为状态表 由于锁存器有两个输入,所以共存在四种可能的输入组合 这样就可以得到如图 61(e)所示的锁存器的状态表。随着讲解内容的进展,将逐渐填满该状态表,从而显示四种可能的输入组合条件中,每 种情况下Q和Q的电平,而且可以命名每种状态 现在已经证明:如果Q=1,Q=0,则该电路将处于SET状态;如果Q=0,Q=1,则该电路将处于CLEAR

·RESET)状态 需要记住的是、为了在Q输出端存储 个二进制数据位1,则该锁存器电路必须置为SET状态 为了在Q输出端存储一个二进制数据位0,则该锁存器电路必须置为CIEAR状态

由于与非门锁有器是一个低毛平有效的锁存器,所以在讨论中将用到与非门的可替换逻辑门符号。使用可替换逻辑门符号的锁存器如图 6.1(b)所示。因为很容易就可以看到圆圈,所以使用可替换逻辑门符号还是很常见的。其短逻辑已标在该逻辑门上

如图 6.2(a)所示,如果 SET 0, (LR = 1, 旧短逻辑可知逻辑门G)的输出是逻辑1, 这是因为 SET 0、而逻辑。[G]的知逻辑为"只要有一个输入为0、输出就为1" — 目确定了 Q输出,则从 该逻辑。]得到的反馈信号就可以加回到逻辑门 G2 的输入端 — 该逻辑 1 反馈到输入端,且 CLR = 1,因此逻辑门 G2 的输出端产生一个低电平信号 — 因为 Q — 1, Q = 0, 所以这样一组输入信号将锁存器置为 SET 状态 输入电平 (SET CLR )、输出电平 (Q/Q)以及锁存器的状态显示在图 6.2(b)所示的状态表中 — 注意、为了使锁存器处于 SET 状态、使 SET 输入端输入为逻辑 0、CLR 输入端为逻辑 1 因此,该锁存器电路称为低电平有效锁存器 — 正如在第 3 章中解释的,当 SET 输入信号置为低电平时,则称该输入被"置有效"一个输入信号是指将该输入置为有效电平 为了将与 非门锁存器置为 SET 状态,在 CLR 输入端 保持为无效 (高电平 )时,必须将 SET 输入信号 "置有效",置为低电平 )




图 62 低电平有效锁存器, SET 状态

如图 6.3(a)所示,如果 SFT = 1,CLR = 0,则根据短逻辑可以得到逻辑门 G2 的输出,该逻辑门的输出为逻辑 1。一旦确定了 Q 输出,就可以按 L 面讨论的方法跟踪来自该逻辑门的反馈信号,逻辑 1 反馈输入信号,SET 1 的输入在逻辑门 G1 的输出端产生一个低电平。因为 Q=0,Q=1,所以这种输入组合将锁存器置为 CLEAR 状态。输入/输出电平和电路状态如图 6.3(b)中的状态表所示。注意,为了将锁存器置为 CLEAR 状态,当输入 SET 为无效信号时,CLR 输入端为逻辑 0

如图 6 4(a)所示,如果 SET 1、CLR = 1,则只有在假设 个输出条件、状态)后、短逻辑才会有用。假设该电路已经如上所述处于 SET 状态,我们可以假定两种状态 为了确定锁存器的运行,跟踪反馈信号 Q = 0 至逻辑门 G1 的输入端。该低电平输入使得该逻辑门的 Q 输出端处于逻辑 1 电平 跟踪 Q = 1 反馈到逻辑门 G2 的输入端,该逻辑门的两个输入均为逻辑 1,这使得其输出保持为逻辑 0。当两个输入变为高电平时,加到该锁存器上的两个逻辑 1 信号使其保持状态不变,此时称为 RETAIN 或 HOLD 状态。图 6.4(b)所示的状态表指出,如果该锁存器处于 SET 状态,则当两个逻辑 1 加到输入端时,它将保持在 SFT 状态。同样,如果该锁存器处于 CLEAR 状态,则当两个逻辑

1 加到输入端时、它将保持在 CI FAR 状态 对于 RFTAIN 状态、状态表所示的输出 Q 和 Q 除了写为 Q 1/0 和 Q 0/1  $\phi$  ,有时还标为 NC( 无变化)




图63 低电平有效锁存器: CLEAR 状态




图 64 低电 中有效锁存器: RETAIN 状态

记住,对于低电平有效锁存器,逻辑1输入是无效输入 因此、当两个逻辑1加到输入端时,该锁存器应该保持无效,即它应该保持为前一个状态 正是这种性质使得锁存器电路具有存储能力换句话说,可以将锁存器电路置为SET状态或CLEAR状态,然后将其输入置为无效电平(对于与非门锁存器就是逻辑1),就可以保留要存储的数据。

如前所述, 锁存器电路只能有两种有效输出状态 (SET或 CLEAR)。引入RETAIN 状态, 也不会使这种说法产生矛盾。当其输入为无效电平时, 这种状态仅仅是保持它原来所处的SET或 CLEAR 状态。

如图 6.5(a)所示,如果 SET = 0、CLR = 0,则使用短逻辑可以很快得到 个状态表。与非门的短逻辑表明、输入到每个逻辑门的 0 将在每个逻辑门的输出端产生一个逻辑 I 信号。通常,锁存器电路的输出应该是互补的 (Q和Q),因此、相等的输出是无效的 (INVALID) 另外,状态表显示当 SET 和 CLR 均被置有效时,Q 为高电平 然而,当两个输入数据同时变为高电平 (即无效电平)时,这种高电平输出可能无法保持 因此,如果发生这种情况,那么输出 Q 是不可预测的。应该避免

发生这种情况,所以也称其为INVALID(无效)状态。如图6.5的中的状态表所示,输入条件SET=0、CLR 0导致了这种无效输出。这种无效输出是由于同时将两个输入电平置为有效电平而产生的




图65 低电平有效锁存器 INVALID 、 上效, 状态

分析锁存器的输入是很有意义的。由于该电路是一个低电平有效锁存器、输入SET可以读为"如果该输入被置有效 变为低电平 ,那么将该电路置为SET状态" 当输入CLR被置有效时,也可以用同样的读法。所以,如果两个输入都被置有效,则会把该电路同时置值或清零。由于输出互补并可保持、所以该输出条件是无效的

下面是一个分析输入波形的练习,有助于理解低电平有效锁存器的工作过程。参考图66,进行下列分析:

t<sub>0</sub>~t<sub>1</sub>: SET = 1, CLR = 0. 因为输入CLR被置有效、输入SEΓ 无效、所以输出为 Q = 0, Q = 1 CLEAR 状态 )。

t-~t: SET-0, CLR-1 因为输入CLR 无效、输入SET被置有效、所以这种输入组合将锁存器置为SEΓ状态

ち~伝: 输入CLR 再一次被置有效, 所以输出为CLEAR 状态。

t₃~t4: 输入SET被置有效,所以锁存器进入SET状态 注意,在时刻t4以前,输入组合都是互补的

ta. 两个输入都是无效的、SET 变为高电平、CLR 保持为高电平 、所以、锁存器保持为时刻 ta 变成的 SET 状态

从前面的讨论很容易看出,为了将锁存器置为SET或CLEAR状态,其输入必须是互补的。 图 6 7.b)显示了低电平有效锁存器完整的状态表,该状态表也证明了这一点

图 6.7(c,显示了低电平有效锁存器的逻辑符号 尽管此前所用的全部圆圈符号都表示反相,但在这里必须注意的一点是,在图 6.7(c)的逻辑符号中,输入端的圆圈是状态指示符 锁存器或触发器输入端的圆圈表示该电路是一个低电平有效电路

在低电平有效锁存器、图67(a)。中,为了将锁存器置为希望的状态、必须在标有该状态名的输入端加上逻辑0,另一个输入端必须加上无效信号。随圈只是表明将该锁存器置位或清零的输入电平分该是逻辑0 读者还可以注意到、输入字母5和C的逻辑符号上也加上了非号、这也表明输入是低电平有效、加上的非号可以看成是为了保险起见才加上的






图 6 6 低电平有效锁存器的运行



| SET | CLR    | Q   | Ö   | 状态      |
|-----|--------|-----|-----|---------|
| 0   | -<br>L | 1   | 0   | SET     |
| 1   | 0      | 0   | 1   | CLEAR   |
| 1   | 1      | 1 0 | 0/1 | RETAIN  |
| 0   | )      | 1   | 1   | INVALID |

(a) 逻辑图

(b) 状态表



(c) 逻辑符号

图 6.7 低电平有效锁存器

世界上有许多集成电路的生产厂家、所以这些锁存器的标准符号并不一定总是标准的 低电平 有效锁存器的 些可替换符号如图 6 8 所示




图 6 8 低电平有效锁存器逻辑符号

即使没有圆圈符号,图6.8 a,中S和C上的非号还是可以表明这是 个低电平有效的锁存器 尽管不经常使用该符号,但是在 些描述数字系统的书籍或数字电路图中还是可以见到这种符号 如图6.8 kb 所示,许多情况下非号并不是放在输入字母之上的,但是圆圈总是能表示低电平有效的输入 图6.8 kc)使用非号和圆圈明确表示了输入是低电平有效。注意,在图6.8 kc)中,两个输出都是用Q表示的,下面的输出是Q,其上有一个圆圈表示Q被反相(取非)为Q 输出上的圆圈是 个反相符,该反相符是电路的 部分 但是,锁存器或触发器逻辑符号输入端的圆圈却是低电平有效状态的指示符 图6.8 kd)所示的是 ANSI/IEFE 符号、输入S和C上的限定符号表明这些输入是低电平有效、它们用于代替图6.8 kb)和6.8 kc)中的圆圈 在ANSI/IEEE 符号中没有显示输出端 Q。

另一种状态表设计可以代替图6.7(b)所示的状态表。图6.9(b)所示的状态表可以完整地描述低电平有效锁存器。其中、使用有效、A)和无效(I)字母代替了输入的0和1 由于这是一个低电平有效的锁存器,所以需要做的就是观察图 6.9(a 所示的逻辑符号,以确定有效(A=0)为低电平,无效(I=1)为高电平 以此可以很容易地证明,输出 Q和 Q 的电平就是如状态表所示的电平。

如图6.9的所示,如果SET为有效电平,CLR为无效电平,则该电路将进入SET状态。如果CLR为有效电平,SET为无效电平,则该电路将进入CLEAR状态。如果两个输入都不是有效电平,则该电路将保持原来的状态(RETAIN状态)。如果两个输入都有效,则该电路的输出为INVALID(无效)。SN74279四 S-R锁存器芯片是市场上较常见的一种低电平有效锁存器




图 69 低电平有效锁存器

### 6.1.1 开关去抖——锁存器应用

在数字电路中, 开关闭合时产士的抖动造成了一些独特的问题 类似图 6.10(a)所示的开关在实验中经常用于将逻辑 0 或逻辑 1 加到数字电路的输入端。与其他的机械开关类似,该生关也存在闭合抖动的问题。例如, 假设图中所示的开关现在正为一个数字电路的输入 4 提供一个逻辑 0 信号





图610 机械开关

如果放下该开关的控制杆以产生一个逻辑1输出,则在可靠闭合之前通常总存在着断断续续的接触。实际上、该开关在完全闭合之前将处于一种合一开一合的模式中。这种闭合抖动如图 6 10(b) 所示 这些零星的电平变化会引起数字电路的误触发或误计数。如果将此类 开关用于使能或同步一个同步锁存器或触发器,则这种情况就显得特别重要

图 6.11(a)所示的低电平有效锁存器能够去除开关抖动引入的零星逻辑电平变化所产生的影响 在开关位于图中所示位置时,电路的输出 Q 为低电平,这种情况是 CLR 被置有效(低电平)和 SET 无效(高电平)产生的结果,锁存器的输出 Q 并没有使用,而且也标为没有连接 NC) 电路中的电阻用于在连接到一个输入的开关断开时,将该输入的电平上拉到逻辑 1 如果该电路中不使用上拉电阻,则开关断开时使输入端悬空,这将使锁存器不能可靠工作。因此,当连接到某个输入 端的压关断开心, \_拉电阻将把该输入上拉到+5 V电平, 从而保证在必要时, 锁存器有一个有效的逻辑 1 输入



当开关控制杆向下移动时、断升左边的接触、同时闭合右边的开关。当右边开关将闭合时、很可能出现电弧的放电接触,这将使SET输入变为低电平并设置锁存器。此时,另一个开关断开、所以CLR输入端将通过上拉电阻得到一个逻辑1电平。如果右边开关的电弧即刻断开,则输入将回到高电平、锁存器则置于RETAIN状态。因此,锁存器保持在第一次电弧接触时的SET状态。还有一些电弧会使该锁存器进入SET状态或保持在该状态。由于开关运动造成的输出Q如图611(b)所示。在锁存器的输出端,去掉了全部的接触抖动影响。

### 6.1 节复习题

- A. 当锁存器处于CLEAR 状态时、输出 O的电平是什么?
- B. 为了使锁存器处于SET状态, 低电平有效锁存器的两个输入必须相等
  - (1) 对
  - (2) 错
- C. 使用什么类型的逻辑门来构造低电平有效的锁存器?
- D. 为了使锁存器处于 SET 状态, 低电平有效锁存器的输入 SET 和 CLEAR 必须是什么电平?

E 锁有器逻辑符与输入编析。的圆圈是状态指示符 (h) 3.

#### (2) Ed

# 6.2 高电平有效的锁存器

### 要点

- 工 识别并确定或页门锁存器在给定的输入条件下的输出 0 和 0
- 2 1 另高电平有效锁存器的逻辑符号

新612万元的或非门锁存器有两个输入、分别标为SFI和CTR 于意、在该锁存器的输入标记上及有逻辑书 NOT)符号 没有逻辑非符与说明该锁存器是高电平有效的锁存器 在高电平有效锁存器中、逻辑、必须加到相应工状态名的输入端、而另一个输入必须为无效电平。如前面断述、为了使锁存器处于SFT或CTFAR状态、其输入必须互补





图 6.2 高电平有效锁存器

分析这种锁存器的方法与前面分析低电平有效锁存器的方法类似 如图6.13(a)所示、如果SET\_1, CLR=0、则利用短逻辑首先可以得出逻辑门G1的输出为低电平 旦确定了输出Q,那么来自该逻辑门的反馈就可以传到逻辑门G2 因为Q-1,Q 0、所以这种输入组合将该锁存器置为SET状态。输入/输出电平和锁存器条件如图6.13(b)中的状态表所示 为了将该锁存器置为SET状态,需要将输入SET置为逻辑1、将输入CLR置为逻辑0 所以、该锁存器称为高电平输入有效锁存器。换句话说、当输入SET有效、输入CLR 无效时、该锁存器进入SET状态

如图 6 14(a,所示,如果 SET = 0、CLR = 1、输入 CLR 有效、则该锁存器应该进入 CLEAR 状态有 个小练习将证明这种说法是下确的 逻辑门 G2 的输入 CLR = 1,使得其输出为低电平 来自该逻辑门的反馈加到逻辑门 G1 上,它和输入 SET 起在逻辑门 G1输出端产生了一个高电平信号由于 Q 0、所以该锁存器处于 CLEAR 状态 这些情况显示在如图 6 14(b)所示的状态表中、注意、为了清零该锁存器,要在输入 CIR 上加逻辑 1 信号



冬613 高电平有效锁存器 SET状态




图 614 高电平有效锁存器: (1EAR 状态

如图 6 15 a 所示,如果 SET = 0、CIR 0,则在假设 个输出条件前是无法利用短逻辑得到电路的运行情况的。需要记住的是,此时可以假设两种输出状态中的任何一种状态作为当前状态假议该电路处于前面所述的 CLEAR 状态 为了确定锁存器的运行情况,必须跟踪 Q = 1 到逻辑门 G2 输入端的反馈信号,该信号将强制逻辑门 G2 的输出保持为逻辑 0。Q = 0 反馈到逻辑门 G1,输入 SFT = 0 使该逻辑门的两个输入均为逻辑 0 这两个输入使得逻辑门 G1 的输出保持为逻辑 1 因此,当两个输入都是低电平时 九效),加到锁存器输入端的这两个逻辑 0 将便该锁存器保持为原来的状态。这两个输入 SET 0,CLR 0)使锁存器处于RETAIN 状态,图 6.15(b)中的状态表显示,如果该锁存器处于 SFT 状态,则在两个输入都为逻辑 0 时,它将保持为 SET 状态,对于这个高电平有效锁存器,逻辑 0 是九效输入 一般情况下,如果两个输入中没有一个有效,则该锁存器的该保持为无效。RETAIN 状态)。换句话说,如果不要求通过使其个输入有效来使该锁存器改变状态,则该锁存器将保持原来的状态不变

如图 6.16(a)所示、如果 SET = 1、CLR = 1、利用短逻辑很快就可以证明两个输出都是逻辑 0 如图 6.16(b 中的状态表所示,这种状态是一种 INVALID、无效 ) 状态 该状态表显示了在两个输入

同时有效时,Q为低电平 当输入NET和CLR都无效时,该低电平输出将变为高电平输出。这种情况使输出O变得不可预测目无效




图 615 高电 P 有效锁存器: RFTAIN 状态




图 616 高电平有效锁存器·INVALID状态

对输入到高电平有效锁存器的波形进行分析的小练习,将有助于理解该电路的 L作过程 参考图 6.17,完成下面的分析:

- $t_0$ - $t_1$ : SFT 1, CLR = 0。因为输入 SET 被置有效,输入 CLR 无效,所以输出为 Q=1、 Q=0。该锁存器处于 SET 状态。
- $t_1 \sim t_2$ : SET ~ 0, CLR = 1. 因为输入 CLR 被置有效 (高电平), 所以这种输入组合将锁存器置为 CLEAR (Q=0) 状态。
- to-ta: 输入 SET 再一次被置有效,所以锁存器又变为 SET 状态、
- **4-4:** 输入 CLR 被置有效、所以锁存器清零。注意,在时刻 4以前,输入组合都是互补的 4: 两个输入都是有效的(SET 变为高电平, CLR 保持为高电平)、锁存器的两个输出都变为 逻辑 0,这代表 INVALID 状态、





图 617 高电平有效锁存器的工作过程

图6.18(b)所示的状态表总结了图6.18(a)所示的或非门锁存器完整的运行情况。图6.18(c)所示的是高电平有效锁存器的逻辑符号 注意,输入S和C上无逻辑非符号,同时逻辑符号上也没有圆圈。 无逻辑非和圆圈表明这是一个高电平有效锁存器

# 6.2 节复习题

A. 当高电平有效的锁存器处于SET状态时,其输出Q的电平是什么?

- B 对于高电平有效的钡存器,为了置位或清零、其两个输入信号必须互补
  - (1)X1
  - (2)错
- ( ) 以使用( 么类型的逻辑门来构造高电平有效的锁存器?
- D 为了使领存器处于SFT状态、高电平有效锁存器的输入 SET 和 (LFAR 必须是有么电平)
- E 当 > 0、 ( 0 时、高电平有效的锁存器处于什么状态?
- F 对于输入 SET 和CLI AR, 使用有效 (A) 和无效 (I) 代替逻辑 () 和逻辑 1, 闽山高电平有效 锁存器的状态表, 参考图 6.9 所示低电平有效锁存器的状态表, 该状态表就是使用这种方式表示的)



| SET | CLR | Q    | Q   | 状态      |
|-----|-----|------|-----|---------|
| 1   | 0   |      | 0   | SFT     |
| υ   | J   | 0    | 1   | CLFAR   |
| 0   | 0   | _ (° | 0/1 | RFTAIN  |
| 1   | 1   | 0    | 0   | INVALID |

ar 逻辑图

(b) 状态表




图 6 18 高电平有效锁存器

# 6.3 门限锁存器

## 要点

- 1 识别并确定"]限锁存器的输出 Q。
- 2. 识别不同门限锁存器的逻辑符号。

本章形况。讲到内侧几乎有效和高点平有效锁存器是异步的。即不取决于时进。在这些锁存器上将一个输入的有效会是或输出。输入几乎同时改变状态。在输入变化请求和领有器实际的输出响立之时存在着时间上内微示差异、这是由于电路固有的传输延迟造成的。这种延迟的重要性将在下面运行阐述。

门取锁存益还有一个输入、可于控制锁存器改变状态的时间。这个"。 6. 输入常称为使能输入。由1.输出电子变化的时间上使能输入控制,所以门限锁存益是同步下

#### 6.3.1 门限 S-C 锁存器

图 6.19 所示的是一个门限 5 ( 锁存器的逻辑图 47逻辑符号 在 6.19 ta 中, 锁存器的前面加了两个控制 1,这是为了允许同步而采用的方法。控制门控制着将信号输入 5 t T和 ( I R ) 到锁存器或阻。它们到 5 钟存器 当输入 6 为高电平时,控制门被使能。它们将 5 t T和 C L R 传送到锁存器 由于 写 th T 锁存器是低电平有效。所输入到该电路的 5 t I 和 C L R 因与非控制引而反相。所以它有是高电平有效。该电路的逻辑符号如图 6.19 tb 所示,该逻辑符号的 5 和 C 上没有上处线。在符号的输入端也没有反离




图619 门限5-6锁存器

当输入6为低电平时,禁止控制门。当控制门被禁止时,其高电平输出对锁存器而言是无效输入,这使得锁存器保持在其最后的状态上。换句话说,当使能输入变为低电平时,该时刻(高电平转化为低电平的时刻)将数据输入端的信息存储在输出端 Q 上

对图 6 19a 所示的门限锁存器逻辑图进行分析,可以得到图 6 20 所示的状态表

| 输入 |   | 输丨 |     | 状态             |         |
|----|---|----|-----|----------------|---------|
| s  | C | G  | Q   | $	ilde{arrho}$ | 1/4 (2) |
| 1  | 0 | 1  | 1   | 0              | SFT     |
| 0  | 1 | 1  | 0   | _              | CLLAR   |
| U  | 0 | L  | 1/0 | 0/1            | RFTAIN  |
| 1  | 1 | 1  | 1   | 1              | INVALID |
| χ  | X | 0  | 1/0 | 0/1            | RETAIN  |

图 6 20 ]限 S-C 锁存器状态表

当G-1时,输入组合S-1,C-0,以及S-0,C-1将分别导致 SET和 GLEAR 输出状态而且,由于该电路的输入是高电平有效,而 S=0 和 C=0 为无效的输入电平,所以电路处于 RETAIN 状态。当G-1并且两个输入都有效时,该电路为 INVALID 输出。最后,如果使能(G,输入为低电平,而且与非控制门被禁止,那么锁存器与S-0和 C-0一样处于 RETAIN 状态

门限5 C 锁疗器的时序图如图 6.21 所示 该电路的分析如下:

- t: G=0,所以输入SET和(IR)为无关项 这种输入情况使得锁存器处于RETAIN 状态 该 电路的初始条件为CLEAR状态 注意,在下面的讨论中都将初始值假设为Q=0。如果初始假设与此不同、将会明确指出、
- t: G=1,控制门被使能、SET已经有效、CIR 无效。该锁存器将进入 SET 状态
- ts: C 0, 尽管输入SET和(IR改变了, 但是该锁存器仍将保持为SET状态
- t4: G=1, SET 无效, CLR 有效, 锁存器清零
- ts: G=0, 为RETAIN状态
- ta: G=1, SET 有效、CLR 无效、锁存器进入 SET 状态
- t<sub>i</sub>: G-1, S 0, C-0, 为 RETAIN 状态




图 6 21 门限 S C 锁存器波形分析

#### 6.3.2 门限D锁存器

到正前为上、对于前面分析的所有锁存器电路、存在的最大门题是TVALID输出状态。预见 锁存器的输出是最为重要的。因此、上述的锁存器电路都存在这个严重压门题。

村村市 INVALD输出状态是一个较容易克服的问题。对于任何领有器,都只有一种状态: SLT, CLEAR 和RETAIN。图6.20所示的门限SC 领存器的状态表提供了解决该问题的一些可能途径。该状态表显示的两种不同输入组合各导致 RETAIN 状态。当6.0时,且主使能输入16.能通过电路处于RETAIN 状态。四点此时不需要输入组合S-0, C 0 如果相等的输入组合S-0和C 0是不需要的。S 1和C-1(INVALID)状态,也是不要求的。那么很容易保证不会正现这些输入组合。用来阻止这些输入组合产生的电路调图6.22(a 所示,其逻辑符号如图6.22,b)所示

该电路称为D锁存器、一般是「限锁存器」数据锁存器或延迟类型的锁存器可,根字(锁存器只有一个方面的不同 为了保证相等的数据输入组合不加到控制门上,该电路。只有一个数据输入编。该输入先加到一个控制门上,经过"支相后再加到另一个控制门上

这种结构只允许互补输入加到控制门上。因此、当这些输入被使能(6)1。时、该锁存器将处于SET或CIFAR状态。如图 6 22(e)b.示、当输入 6 变为低电平10.,将存储使能脉冲转换时刻的锁存器状态(NC、即无变化模式




图622 D锁疗器

状态表表明、当该电路被使能时,Q将随着输入D变化;并且当G-0时、电路处于无变化 NC,模式,NC模式与RETAIN模式是直接等同的。由于电路被使能时,Q随着 D变,因此这种 D 锁存器常常称为透明锁存器。描述 D 锁存器工作过程的时序图如图 6.23 所示

如果希望在输入使能脉冲为负时能够使能锁存器,则需要在G输入端加一个反相器,这种方法如图 6.24(a)所示 如果实际电路是利用负脉冲使能的,则它应该画成如图 6.24(b)所示的符号 圆圈表示低电平有效逻辑门 在这种情况下,输入引脚记为 6.




图624 门限D锁存器

#### 6.3.3 四位双稳锁存器

四位双稳锁存器芯片 SN74LS75 和 SN74LS77 是另外两种较好地实现锁存器电路的方法 如图 6.25 所示的锁存器 SN74LS75 的操作与门限 D锁存器完全相同 即,当该电路被使能时、Q将随着 D变化;当使能输入变为低电平时,它将锁存(存储)数据,如图 6.25(b)的状态表所示 由图 6.25(a) 所示的逻辑图可以看出,这种 16 引脚的芯片有 Q和 Q 两个输出端;而锁存器的 ANSI/IEEE 符号如图 6.25(c)所示,该芯片共有 4 个锁存器,其中只有一个显示在逻辑图中一该锁存器的工作过程如下图所示




图 6.25 四位双稳锁存器 SN74LS75

"使能"(三0时、禁止上面的"归]、有陆上数据过入锁存器 输入 6. 经过反相、将使能下面的"归"这使得输出 Q 的电平可以控制或 14 门、从前保持当前的锁存器状态

当使能。1时,禁止下面的与了,并使能上面的与门。这样、输入数据控制或打门,使Q随着D变化

四1 双稳铁存器5N74L577略有不同 该芯片没有Q输出端 该银存器的逻辑图如图6.26所示。它与5N74L575的状态表相同,如果去掉5N74L575符号中的输出Q,则这两种暂存器的逻辑符号也是一样的 因此可以使用,4 引脚的怎片




图 6 26 四位双稳锁存器 SN741877 的逻辑图

图 6 27 所示的是使有清零输入的双通道四位双稳锁存器 SN74116 该锁存器的实现电路存在另外 个变化 该芯 '共有8个遗存器,但是在图 6 27 a 中只显示了其中的 个 图 6 27 b)所示的是其状态表,该锁存器的 ANSI/IEEE 逻辑符号如图 6 27 lc lf 示




图 6.27 双通道四位双稳锁存器 SN74116

该芯片上的每个四位锁存器都有一个异步CLR输入信号,这使得锁存器的复位与使能信号和输入数据无关。由于该输入与输出逻辑门直接连接在一起,所以在输入被置有效时禁止该或止于无论其他的输入情况如何,这都将使 Q 变为低电平 该状态表表明当 CLR 有效时、其他的所有输入都是无关的 下 节将详细讨论这个异步输入和其他异步输入。

每个四位锁有器也都有一个两输入使能门电路( $C_1$ 和  $C_2$ ),当这两个使能输入 CLR 都为低电平,且输入无效时,Q将随着D变化。仔细分析该逻辑图可以证明这种说法是1确的。为了进行下面的讨论、首先需要在图 6 28(a)中重新画出该锁存器

CIR 1,  $C = C_5 = 0$ , 数据 1, 此时逻辑门G1的输出使能逻辑门G4、这将使高电平输入数据通过逻辑门G4传送到G5的输入端 由于输入到G5的高电平信号禁止该逻辑门,所以来自G3的G5输入是一个无关项。当G5被禁止时,它的输出变为低电平,这使得G6下面的输入变为低电平G5和G6间的与门符号表示线与门电路,可以把它当成一个正常的与门(输入端是从逻辑符号上面和下面进入的两条线)。当输入到或非门G6的两个输入都是低电平时,其输出Q为高电平。如果D变为一个低电平,同样可以证明Q是随着D变化的

如果两个使能输入中有一个或两个都是高电平,则该电路将进入RETAIN状态 Q为高电平时,这种状态下的逻辑电平如图 6 28(a 所示 如果 C 为高电平、G4 被禁止、则禁止其输入数据到达输出端。逻辑门 G2 被使能、来自 Q 端的反馈使该电路处于无变化 NC)状态

这时便能 CLR 以清零 Q,然后将  $C_2$  置为高电平,证明该电路保持为 Q=0,这是一个很好的练习。该练习的逻辑电平如图 6.28(e)所示。

回顾一下图 6 27(c),并讨论该锁存器的 ANSI/IEEL 符号 图 6 27(a)只显示了一个四位锁存器。ANSI/IEEE 逻辑符号顶部的特殊形状表明 8 电路是一个公共控制模块。通常,该模块的输入表示模块下面 4 个锁存器中每一个的输入。因此,该控制模块的 1 CLR 输入表明每个四位锁存器都能够异步清零 通用控制模块中还有逻辑与(AND)函数的功能 1 C 和 1 C。输入端上的符号表示低电平有效输入,两个输入都必须为低电平以便在内部产生高电平 C,从而使能这 4 个锁存器





图 6.28 双通道四位双稳锁存器 SN74116



b C<sub>1</sub> 1, C<sub>2</sub>=0, Q-1时的电路分析




图 6.28、续 , 双通道四位双稳锁存器 SN74.16

## 6.3节复习题

- A. ]限锁存器是\_\_\_\_\_的
  - 山同步
  - (2) 异形
- B. 当图 6.22 所示的锁存器的使能输入为\_\_\_\_\_\_时, Q将随着 D变化。
  - (1) 島电平
  - (2) 低电平
- C 输入到如图 6.24(b)所小锁存器的数据在输出端 Q 被锁存(存储) 时,输入 G 为\_\_\_\_\_。
  - (1) 高电平
  - (2) 低电平
- D 分析锁存器时,Q 的初如状态应该为\_\_\_\_。
  - 1) 高电平

2. 1J. J. F.

F D 锁有器含常称无透射锁存态

1, ()

記籍

## 阶段性小结(6.1节~6.3节)

锁存器和触发器是用于存储或传送。进制数据的双稳器件 机器语言是。进制的

9世 ]锁有器是低电平有效 约锁疗器

或世门锁存器是高电平有效的锁存器

不包含控制门电路的与非门锁存器和或非门锁存器是异步锁存器

不必记住前面部分讲到的输入 输出状态 需要记住的是锁存器的如下操作:

- 1 对了将领存器置位或清零。与非门锁存器或者或非门锁存器的输入必须是互补的
- 2 如果异ル锁存器具有一个输入有效,将使该锁存器处于该输入所标注的状态
- 3 如果两个输入都有效、将使量步锁存器处于INVALID(无效 状态
- 4 异步锁存器的两个输入都无效时 该锁存器将处于RETAIN 保持工状态

为了将低电平有效的锁存器置于SEI状态,需要输入S=0, C=1 在低电平有效锁存器中,必须在标有想要得到的锁存器状态的输入端加上逻辑0信号,而另一个输入应该为无效信号

为了将一个低电平有效的锁存器置于 CLEAR 状态,需要将其输入置力; 1、C=0

当 1, 6 1时, 低电平有效的锁存器将处于RETAIN状态。对于低电平有效锁存器,逻辑 1 是无效电平 如果两个输入都无效,则不会要求锁存器进行任何操作、所以,锁存器将保持前一个状态

为了将高电平有效的锁存器置了SET状态、需要输入S=1, C=0 需要记住的是、在高电平有效锁存器中, 必须在标有想要得到的锁存器状态的输入端加上逻辑1信号、而另一个输入端应该加上无效信号。

为了将高电平有效的锁存器置于CLFAR 状态,需要将其输入置为 S=0、C=1 当 S=0, C=0时,高电平有效的锁存器将处于 RETAIN 状态,两个输入都无效,如果高电平有效锁存器的两个输入同时有效(高电平信号),则该锁存器为 INVALID 输出。

门限锁存器是同步的,而实现同步必须另加上控制门

当使能门限锁存器时, Q将随着D变化 未使能该锁存器时, 它将处于RETAIN 状态

#### 阶段性练习 (6.1 节~6.3 节)

- 1. 锁存器是 \_\_\_电路
  - a, 不稳定
  - b 双稳
  - r. 单稳

- 2. 将电路的 个输入置有效就是将该输入置为有效电平
  - a 对 b 错
- 3. 为了将锁存器置位或清零、输入必须是互补的
  - a 对 b. 错
- 4. 如果锁存器只有一个输入有效,则锁存器将处于该输入标记的状态
  - a 对 b 错
- 5 如果锁存器的两个输入都有效、则锁存器将处了RFTAIN状态。
  - a 列 与错
- 6 当低电平有效锁存器处于SET状态时, Q的电平立该为多少?
  - a. 低电半、0
  - b. 高电平(1)
- 7 为了将锁存器置为CLEAR 状态、其输入电平必须是
  - a S 0, 6-0
  - h 5 1, C+1
  - c. S 0, C-1
  - as .. 6=0
- 8 当輸入5-1、6=1时、低电平有效的锁存器将处于什么状态?
  - a, SET
  - b. CLEAR
  - ← REFAIN
  - d. INVALID
- 9. 图 6.29 中的哪一个逻辑符号代表的是低电平有效锁存器,
  - a. (a
  - b (b)




图 6 29

- 10. 当高电平有效锁存器处于 CLEAR 状态时, Q 的电平是多少?
  - a. 低电平、0
  - b 髙电平(1
- 11 高电平锁存器是使用交叉耦合

构造的。

- a. 或 1
- b. 51]

, 水1 门

d ', |- ]

12 为了将或非 ]锁存器置于 NET 状态、在其输入端必须加上住么包平?

a > 0, b = 0

b 5 . 1, €=1

6 5 0, 6 1

35-1,60

B. 当、 . . . (三1回, 高电上有效锁存器将处于 \_\_\_\_\_\_ 状态

a SET

to CLEAR

c. RFTAIN

a INVALID

14、 气、 0, (三1时,或非引锁存器的输出状态为\_\_\_\_\_

a SET

D CLEAR

← RETAIN

a INVALID

15 基本的机器语言使用

数

a 十六进制

五 八进龍

c 进制

d 主进制

16 门限锁存器是异步的。

a. 11

b. 错


17 图 6 30 所示的门限 D 锁存器处 J \_\_\_\_\_\_ 状态

a SET

b RESET

c, CLEAR

d RETAIN



18. 如果输入 6 变为低电平,则图 6.30 所示的锁存器将处于\_\_\_\_\_\_\_\_ 状态.

- a CLIAR
- \* RELAIN
- CINVALID

#### 触发器简介

大多数的数字系统使用复杂。极端稳定的定时电路以使系统运行可求。例如,如果一个操作员按下户算机键标上的一个键、则这个按键比输入是量步的、因为它没有与系统的时钟可步。因此, 因从尺尺。利方去使该系统的量生输入变成同步信号。这种同步化的方法常常要使用触发器。

和琐存為一样,触发器也是以稳器件,正上触及器具能存储。任数据 触发器和锁存器的区别 是,它们各自使用的触发方式不同一锁存器电路是脉冲触发的,在使能输入脉冲的正电卡持续期间 或负电压持续期间成为有效的一触发器是边沿触发的设备。用于将触发器触发到分子或CILAB状态的输入称为时钟(cleak 输入 触发器只能在时钟脉冲由低电平到高电平或高电平到低电平转换时,才能受到触发面改变状态。这种同步输入使得触发器能够及时快速地运行。例如,按下计算机键是上的某个键,如果该输入一系统发生的其他操作不同步,可以及想之残会造成极大的昆乱




图 6 31 时钟 同步,脉冲

触发器中的控制门将允许数据输入只在很短的有效时钟转换期间到达锁存器,而在时钟脉冲的 NCT 还是 PCT 则取决于触发器的类型。

# 6.4 D触发器

## 要点

- . 识别并确定所述输入条件下D触发器的输出 Q 和 Q
- 2. 识别上升沿或下降沿触发的 D 触发器的逻辑符号

D触发器只有一个数据输入引脚。除了一点不同外,除了D触发器在时钟输入端有一个边沿检测电路以外,该电路与前面讨论的D锁存器基本相同。D触发器的逻辑图如图 6.32(a)所示。

## 6.4.1 上升沿触发的 D 触发器

边沿检测电路如逻辑图所示,这里对其进行简短的介绍和分析。如果该图中的电路表示一个上 升沿检测器、则它将在时钟脉冲的 PGT期间产生一个短时的正脉冲。图 6.32(a)中 CLK 波形下面的 脉冲波形显示的就是这种短时脉冲,还将其标上了 PGI 脉冲的字样,该脉冲用于使能控制门。从这 点看,该电路的工作过程与 D 触发器相同。




图 6 32 双通道四位双稳 D 触发器

当时钟脉冲的PG1 使能控制门时,Q将随着D变化。当没有出现短时正时钟脉冲时,从边沿检测器出来的低电平输入将禁止控制门,这使得与非门锁存器处于RETAIN状态。为了在扩展期间存储触发器的数据,时钟输入立保持低电平。

D触发器的工作过程如图 6.32的中的状态表所示。注意、在该状态表中、触发器的二个状态中有两个状态的 CLK 栏 有向上指的箭头、这表明只有在时钟脉冲的 PGT 时刻 Q 才随 D 变化。

上升沿触发的D触发器的逻辑符号如图6.32(e)所示 CLK输入端的 角符号是 个动态输入指示符,这表明该触发器是边沿触发的 由于这个动态输入指示符旁边没有圆圈,所以触发器是上升沿触发的 可以把动态输入指示符看做德耳塔(Δ)符号。术语德耳塔的含义是"变化",所以该符号表示输入必须变化以便使该触发器同步。由于时钟脉冲只在低电平向高电平转换(时钟的上升沿)或由高电平向低电平转换(时钟的下降沿)时变化,所以德耳塔符号表示边沿触发。在如图 6.32(e)所示的符号中,动态输入指示符表示上升沿触发。

边沿触发可以用如图 6.33 所示的简单电路来完成 该电路是 个上升沿检测器。该电路中的 边沿检测是通过将时钟脉冲和它自己的反相延迟信号相与(AND)而完成的 该逻辑操作的关键是在 CLK 2 (图 6.33)由逻辑非门反相的同时因内部的传输稍微延迟了 点。只有在两个输入都为高电平时,与门输出才为高电平。这种情况发生在输入时钟脉冲的 PGT 时。注意,该情况在输入时钟脉冲的 NGT 时是不存在的。这种短时 PGT 脉冲用于使能图 6.32(a)中电路的控制门。该脉冲的脉冲宽度等于反相器的传输延迟时间 对于 TTL 芯片,一般最少为 20 ns~25 ns,这种延迟时间在数据表中记为 t。

图 6.34 所示的是上升沿触发的 D 触发器的逻辑符号和时序图。注意、在该时序图中,只有在时钟脉冲的 PGT 时,O 才随着 D 输入变化。

与电平触发的锁存器相比较,边沿触发的触发器的优点在于边沿触发电路不容易受到噪声的于抗。电平触发的锁存器在整个使能脉冲期间都容易受到噪声尖峰的干扰。因此,触发器的控制输入(S/C, D或J/K)必须在整个使能脉冲持续时间里保持不变。另一方面,只需很短时间就可以使能边沿触发的触发器中的控制门电路。




图 6.34 上升沿触发的 D 触发器

#### 6.42 数据表中的参数

我们需要讨论 个问题、输入到边沿触发的触发器的数据在有效时钟转换期间不立该发生变化 如果出现这种情况 却输入到过耐触发的触发器的数据在有效时钟转换期间发生变化)、将很可能造成不可靠的操作

保持时间 t<sub>6</sub> 虔 指从有效时钟转换到不再要求输入数据保证对输出数据正确译码的时间间隔。 大多数触发器的保持时间为 0, 但有的触发器的保持时间最大可以达到 5 ns 建立时间和保持时间 如图 6.35 所示,全部都是上升治触发的触发器的波形。




图 6.35 建立和保持时间

对于电路的设计者,双稳电路的最大时钟频率 $(f_{max})$ 是另一个非常重要的参数。顾名思义、 $f_{max}$ 是能够用于同步触发器并保证可靠运行的最高时钟频率。

在数据表中,双稳电路的内部传输延迟时间既指高电平向低电平转换的时间,也指低电平向高电平转换的时间。低电平向高电平转换的传输延迟时间写为 fpd,高电平向低电平转换的传输延迟时间写为 tpd,这两个时间表示的都是输入和输出电压波形指定点之间的时间延迟。转换和非转换功能的传输延迟时间如图 6.36 所示。

双稳电路的传输延迟时间影响到器件的最大时钟频率。用于同步触发器的频率不能太高,从而避免电路还没有时间响应前一个时钟脉冲时,后一个时钟脉冲又到了一一些在数据表中常用的符号如表 6.1 所示、这些符号详细描述了锁存器和触发器的工作过程。




图 6.36 传输延迟时间

| 表61 数据表中 | 的符号 |
|----------|-----|
|----------|-----|

| 符号 | 意义               |  |  |
|----|------------------|--|--|
| H  | 高电平稳定状态          |  |  |
|    | 低电平稳定状态          |  |  |
| •  | 低电工 白高电平转换 PI.T  |  |  |
| +  | 高屯平氏低电平转换 NGT    |  |  |
| X  | <b>无</b> 夫师      |  |  |
|    | 高电型脉冲            |  |  |
|    | 低电子 脉冲           |  |  |
| 触发 | A PGT 或NGT 时故变状态 |  |  |

# 6.4.3 下降沿触发的 D 触发器

下降沿触发的 D 触发器如图 6.37 所示。该触发器的逻辑符号如图 6.37 的所示。这些逻辑符号和如图 6.34 所示的 PGT 触发的触发器符号之间的惟一区别是,在动态输入指示符上加了圆圈、该圆圈表明该触发器采用了下降沿触发的方式。




图 6 37 下降沿触发 D 触发器

下降高触发的口触发器的逻辑的过程的 5.86 37(a) 四 1. 下降 高检测电路在归钟脉冲 NGT 时产生了个知时正脉冲。边沿检测器必须在 NGT 订产主。个上脉冲、从而使能触发器中的控制 1.1 输入到边。"检测器的心LK和三"生的 NGT 脉冲灯图所示。于真、该下降型触发的触发器的内部电路。控制门和锁存器。与图 6.32 a)中的上升指触发的触发器的内部电路完全相同

田于岛电平列低电平均钟转换 NCT 时产生的短时正脉中使能了指制的,所以该触发器是下降了触发的 在该触发器时钟脉冲的 NGI时刻,输出 Q将随着 D输入变化 有 NGI未出现时,禁控制力,该电路处于 RETAIN 状态 为了存储操作,通常该电路的时钟输入处于高电平

在底触发器的状态表。图 6-37 b 中, CLK 列回下指的箭头表明该触发器是下降骨触发的。逐 箭头表明只有在时钟脉冲的 NGT 时刻 O 才会随着力变化。

用来产生NOT脉冲的逻辑电路如图 6.38 所示。因为在时钟脉冲的NGT时刻要求产生一个了脉冲、下以该电路中使用了一个或证"」。当NGT出现时、或非门有两个短时低电平输入

下降沿触发的D触发器的逻辑符号和时序图如图639所示。通过对Q输出波形的分析可以看出,在可钟脉冲的NGT可刻Q将随着D变化、分析过程是从触发器的CLFAR状态开始的

上升清触发和下降沿触发的 ) 触发器的工作过程可以用图 6 40 中的皮形来总结。可样的时间和数据。D) 输入被加到每个触发器上。注意两个Q输出波形的区别。




图 6 38 下降宿检测器

这两个触发器、一个是上升沿触发的、而另一个是下降沿触发的,这个事实造成了波形的不同。这些触发器的输出 Q没有显示。在有些触发器上也没有这个输出。带有 CLEAR 的十六进制触发器 SN74174 就是这样一个例子。这个上升沿触发的触发器芯片包含了六个带有异步 CLEAR 输入的触发器。有些触发器还有异步 SET 输入




图 640 边沿触发器的波形分析

(b) 下降沿触发的D触发器

因为D触及器可D输入是在时钟控制下送到Q 向、时以它与有效时针转换是同步的 首面提到的两个异步输入、NFI和CIR 当时钟无关。实际上、这些输入不考虑其他的输入、并在有效状态下控制者继发器的运行。输入CER在前面已经进行过简短的讨论

图 6.41 说明了为什么当这些输入中的某一个有效时可以控制电路的运行。由于输入直接与锁存器的输出与非门相连、历云它们不考虑数据输入和时钟输入。图 6.41 5 示的逻辑图是 SN7474 双 ) 升沿触发的触发器的 平




图 641 SN7474 双D 触发器逻辑图

在数据表中、输入PRE标为5,表示直接SET状态。当该输入有效时、触发器进入SET状态输入CIR有时标为 Cirill,表示直接CIEAR状态。因为不能确定电路在加上电源时的初始状态 (SET或 CLEAR III),所以许多锁存器和触发器芯片都提供了这些异步输入。有时、触发器将以CLEAR状态开始,其他时候则可能以SET状态开始。如果触发器用于存储数据,那么在装载数据前,都立该将其清零

输入PRE和CLR 都是低电平有效输入。同与非门锁存器不能使两个输入同时有效的原因相同、这两个输入也不能同时有效。记住、出现这种情况时,两个输出 Q和 Q都将变成高电平。同样、 旦输入 PRE 和 CLR 都回到 无效电平、输出状态就变得无法预测了。如果不打算利用这两个输入来 异步控制触发器,则它们应该一直连接到 V<sub>0</sub> 上、不应该将它们悬空。在需要直接控制触发器时,通常必须把它们连接到一个能转换为低电平的高电平开关或电线。

绝大多数边沿触发的触发器都带有输入 PRE 和 CLR 如果在某个触发器上不能同时找到这两个输入,则一般情况下输入 CLR 还是存在的。也有例外,特别是在锁存器电路中

图 6 42 显示了SN7474 双 D 触发器的逻辑符号和状态表,其 ANSI/IEEE 符号如图 6 42(b)所示、 PRE 和 CLR 上的非号表示低电平有效输入。该触发器的状态表新添加了异步输入





图 6 42 SN74 74 双 D 触发器

状态表中的第一组输入条件为PRE和CIR有效、输出Q和Q都为高电平,数据表注明该状态不可预测。状态表的下一条件为PRE有效,CLR无效。由于PRE优先于输入,所以触发器进入SFT状态与CLK和D无关。第一个条件为CLR无效。状态表中的其他状态都已经讨论过了

图 6.43 所示的波形显示了异步输入是如何优先于同步输入数据而控制触发器的 由于同步操作期间,在时钟脉冲的 PGT时刻,Q随着 D变化、机以如果在此期间异步输入均无效,则输出 Q 看上去就和数据输入一样。这一点如图 6.43(b,所示,此时假设 PRE = CIR 逻辑 1。Q 的波形稍微向右移动了一点,这样它就可以与太的 PGT一致

图 6 43 c 中的波形显示在 t 期间,该电路被异元清零、初始状态为 CI EAR 状态 在 t 时刻, Q 随着 D 变化 由于数据输入仍然为高电平,所以在 t 时刻 Q 仍为高电平 在 t 之前,电路 又被清零 在 t 时刻,电路返回到 SET 状态 在 t 时刻被清零 (同步运行) 在 t 之前,由于输入 PRE 有效,又将电路异步置位,然后在 t 的 PGT 时刻同步返回到 CLEAR 状态

输入PRE和CLR必须在一个特定的最小时间内保持为低电平,以保证触发器异步控制的正常进行。这个时间要求是数据表中的另一个参数,它和最小时钟持续时间。起标为L<sub>uc</sub> 对于TFI 触发器,该参数的典型值为 25 ns



## 6.4.4 翻转操作

如图 6.44 所示,将一个 D 触发器连接起来,其输出 Q 将在每个有效时钟转换时刻改变状态。逻辑电平从 1 到 0 或从 0 到 1 的变化称为翻转 (TOGGLE)、如果一个触发器在每个有效时钟转换时刻改变状态、那么该触发器就处于 FOGGLE F 作模式。

图 6 44db 中的波比显示了这种翻转操作是如何完成的一触发器由CLFAR状态开始工作。当Q为低电平时,Q为高电平、升、一向触发器的数据输入端相连。因此,有 1 时,Q 变为高电平。由于在 1 以后 Q 与高电平、中 1 又 Q 为低电平、Q 将在 5 时 PGT 时刻变为低电平。因为输出 Q 控制着输入 D、 5 以函额发器在每个时间脉冲的 PGT 时刻都将改变状态




图 644 D触反器·TOGGF模式

该触发器的输出频率是输入时钟频率( $f_{**}$ )的一半一均触发器工作在TOGGLE模式时,它的功能就是一个二分拟电路

图 6 45 中的逻辑图表示连接触发器可以获得更高的分频能力。触发器#1 将输入的 100 kHz进行了一分频。该触发器的输出 Q=50 kHz)作为触发器#2 的 CLK输出。这个 50 kHz 的信号再次进行一分频,产生一个 25 kHz 的信号。输出  $Q_2$  是原信号频率  $f_a$  的四分之 如果再在输出  $Q_a$  上连接一个  $\Gamma$  OGGLL 模式的触发器,其输出就是  $f_a$  的八分之

在数字电路中分频功能就是这样实现的。二进制计数正是基于这种翻转能力

#### 6.4节复习题




图645 四分频电路

- (. 触发器 CLK 输入端的 角符号指的是:
  - ① 低电平有效输入
  - 2 高电平有效输入
  - 13] 边滑触发
- D 对于下降沿触发的D 触发器、在(LK 脉冲的 NGT 时刻、O 将随着 D 变化
- 11 科
  - (2) 错
- E. D 触发器的数据(D)输入是异步输入
  - 山对
  - (2) 错
- F 触发器的输入 PRE 和 CLR 与数据输入和时钟输入无关
  - (1) 对
  - (2) 错
- G 当触发器的输入PRE 有效时, 触发器将进入 RESET 状态
  - (1) 对
  - (2)错
- H.逻辑电平从1到0或从0到1的转换称为
  - 山置付
  - (2) 清零
  - (3) 翻转
- I、 当触发器处于 TOGGLE 模式时,它的功能与一分频电路相似。
  - (1) 对
  - (2)错

## 6.5 J-K触发器

#### 要点

- 1 识别丁长触发器符号
- 2 二知输入信号时,确定 K触发器的状态

。 K 触发器在数字 电路中是一种非常流行。功能较多自使用,泛的触发器。字母 J 和 K 没有具体的 高 又 J K 触发器的简化逻辑图如图 6.46 所示。




图 646 J K 触发器的逻辑图

该逻辑图看上去,D触发器的逻辑图很相似,包括边沿检测器、控制门和锁存器、图中没有显示其异步输入端。但是、该触发器有两条数据输入端(J和K)、而不是像D触发器只有一条一这两种触发器的主要区别是,J-K触发器的Q和Q都连回到输入控制门上,这是在芯片内部实现的一如果没有Q和Q的反馈、该电路就和S-C触发器没有任何不同一如果S-C触发器的两个输入信号同时有效,则其输出将是INVALID、无效力。J-K触发器中Q和Q的反馈阻上了这种情况的发生。取而代之的是,当J和K都为高电平时,将产生TOGGLE运行模式。

图 6.47 所示的是下降沿触发的 J· k 触发器的逻辑图和状态表 因为其工作过程与前面讲到的 触发器类似,所以没有必要通过逻辑图跟踪逻辑电平。如果想通过跟踪该电路的逻辑 1 和逻辑 0 电平的变化来证明图中的状态表,则必须记住,在开始分析之前必须先假设一个输出状态。这和锁存器 样,确定控制门的初始输入是绝对必要的。

图 6.47(e)中状态表的第一组输入条件与异步 PRE 和 CLR 输入有关。如状态表所示,这两个输入都没有同时变为有效信号、低电平信号)。该状态表中的最后五个条件显示 PRE 和 CLR 都是无效的。

当J=K=0且时钟保持高电平时,该触发器处于RETAIN(NC)状态。因为 NGT 没有出现,所以即使时钟保持为低电平,该触发器也将保持其前一个状态。

J-K 触发器的主要优点是当J-K=1 时,具有 TOGCLE 运行模式 如同 D 触发器在 Q 返回到 D 输入时的操作。实际上,返回到 D 触发器输入端 D 的反馈信号 Q 也加到了内部的反相器上,并将 Q 加到其他控制门上 因此,D 触发器通过外部连接方法实现的翻转模式在 J-K 触发器中是通过内部连接实现的。




图 6 47 1 K 触发器 SN74I S76、下降沿触发

当控制输入(J和 K) 互补, 且 PRE 和 CLR 都无效时, 时钟脉冲 NGT 时刻的状态表(图 6.47(c)) 指出, O 随着 J 变化, O 随着 K 变化。

SN741S76 是一个带有 PRESET 和 CLEAR (状态)的双 J-K 触发器。该触发器是下降沿触发的。如图 6.47(a)和(b)所示的符号表示了这种触发器。同时,图中所示的状态表是针对 SN74LS76 芯片的。

图 6.48(a)所示的波形描述了下降沿触发的J K 触发器的工作过程。在学习中将波形和图 6.47(c) 所示的状态表联系在一起是有好处的

电路分析是从Q为低电平开始的、 $t_1$ 时刻,该触发器被J和K输入同步置位(SFT) 因为J-K= 0,所以  $t_1$ 和  $t_1$ 时刻该触发器处于HOLD(保持)状态。在  $t_4$  的 NGT 之前 J= 0,K= 1,所以该触发器在这个 NGT 时刻清零。注意,在  $t_5$  和  $t_4$  有效时钟转换期间,J= K= 1,因此、该触发器在每个 NGT 时刻都会改变状态。 $t_8$  时刻,J= 0,K- 1,所以该触发器清零。在  $t_6$  和  $t_{10}$  时刻,该 触发器处于HOLD 状态、

图6.48(b)所示的波形显示了一个上升沿触发的触发器的工作过程。图6.47 c)所示的状态表能够用于该电路的分析。对于一个PGT触发的触发器,CLK箭头向上指 状态表中其他的信息都是相同的。输入到PGT触发的触发器(图6.48(b)所示)的CIK信号和控制输入信号、与输入到6.48(a)所示的NGT触发的触发器中的信号是相同的。在相同的输入波形比较这两个触发器的工作过程。




图 6.48 J K 触发器的 「作过程

下面举例分析 J-K 触发器,如图 649 所示。该问题是要求确定图 6.49(a)所示的 J-K 触发器的输出 Q 和 Q 信号 C1 K、控制输入 J 和 K、异步输入以及该触发器的输出信号如图 6.49(b)所示该电路是一个上升沿触发的 J K 触发器。其分析过程如下:

t: CLR = 0 = 异步清零

b: J:1、K=0- 同歩置位

ts: J 1, K=0 仍为置位

4: J=0、K=0-保持SET状态

**t**: J-0, K=0=保持。

t<sub>6</sub>: J-1, K=) 翻转。

t<sub>2</sub>: J=1, K=1-翻转.

 $t_{\rm e}$ : J=1, K=1 - 翻转,

**4:** J 0, K = 0 - 保持。

ta: PRF = 0 - 异步置位、

 $t_{10}$ : J-0, K=0-保持。

### 6.5 节复习题

A. 哪种类型的触发器具有 TOGGLE 运行模式?

当输入条件等。下厂、图 6.49位 所示的触发器在 PCT之后处于什么状态。

- B PRI = 0; (LR 1, f 1; K 0)
- $\in$  PRF  $\geq$ 1;  $\in$ 1 R  $\Rightarrow$  ; J  $\Rightarrow$ 1; K  $\Rightarrow$ 0
- D PRF.; (IR I; J = 0; K = 1
- F PRE .; CIR ~ 0; J = 0; K + 1/
- F PRF 1, CER 1, J 0, K 0°
- G. PRE 1, (LR = 1, J = 1; K = 1)
- H. 付钟处于高电平小
- 1 PRF 0, (LR 0
- J 图 649(a) 折小彤J K 触发器是:
- 1 下降冶触发的
- 2 升沿触发的




图 6 49 \_ 升沿触发的 J K 触发器

# 6.6 J-K主从触发器

# 要点

- 1. 识别用于表示 J-K 主从触发器的符号
- 2 给出 J-K 上从触发器的同步和异步输入、确定其输出

最后一种需要分析的触发器是J-K 主从、MS) 触发器。随着电子技术的发展, J K 主从触发器的应用越来越少 保持次数为0的输入数据使得这种触发器逐渐过时了。但是, 在市场上仍然可以买到这种触发器。而且在日的数字设备中也会看见这种触发器。所以, 这里对它们的工作过程进行简短的说明。

如图 6.50 P 小, J K 主从触发器实际上就是将两个 J-K 触发器连接在 起的电路 其中, 全 触发器称为主触发器, 为 个触发器称为从触发器




图650 J-KI从舱及器

J-K E从触发器的操作使用了整个时钟周期, 几不是只在时钟脉中的边沿时刻工作。J K 主从 触发器实际上是脉冲触发的。在"触发器简介" 节中说明了锁存器电路是脉冲触发的, 触发器电路是边沿触发的。尽管J-K E从触发器在一定程度上不符合前面对触发器的定义, 但是下面的解释还是可以接受的




图 6 51 J-K 主从触发器的 CLOCK/CLOCK 波形

SN7476 双 J-K 主从触发器的符号如图 6 52(a)和(b 所示。记住,该数据是在正时钟脉冲期间传到,主触发器的,然后在负输入时钟脉冲期间再将其传送到从触发器。实际上,输出数据滞后上输入数据,5个时钟周期。因此,该输出延迟了。在1 K 主从触发器 SN7476 的逻辑符号中,每个触发器的输出端、Q和Q 上都有一个"倒写的1"符号。这个倒写的 L 符号称为延迟输出指示符,用于在触发器逻辑符号上表示。主一从"

SN7476的状态表如图 6 52(e)所示。该状态表和图 6 47(e 所示的下降滑触发的触发器 SN74LS76 的状态表有些相似。这两个状态表的主要区别体现在 CLK 列 SN7476 的 CLK 列的上升沿脉冲表明 核触发器 是脉冲触发的




图 6.52 SN 7476 双 J-K 主从触发器

由于主从触发器实际\_就是两个JK主从触发器,当J=K=101,它具有TOGGLE运行模式对照图 6.53 所示的波形分析, J-K主从触发器(图 6.50  $\iota$  的 L作过程总结如下。尽管  $Q_{\star}$  没有显示在图 6.53 中、但是输出  $Q_{\star}$  和  $Q_{\star}$  在芯片上都可以找到。  $Q_{\star}$  是一个内部信号,它在外部没有输出引脚。

在时钟#1之前,触发器就已经异步清零了。

CLK #1: J=0, K=0, 保持 CLE AR 状态。 CLK #2: J变为高电平但主触发器被禁止。

CLK #3: 主触发器置位。

CLK #4. 从触复器置行

CLK #5: J 1, A = 0, P 以触发器保持 SLT 状态

CLK #6 控制输入变为了 0, K I, 但是主触发器被禁止

CLK #7: 主触发器青衫

CLK #8: 从触发器清零 控制输入 K 发生改变, 所以 J-K-0, 但是主触发器被禁止

CLK #9: 主触发器保持为(TEAR状态

CLK #11: 主触发器翻转

CLK #12: 从触发器翻转

CLK #13: 上触发器翻转

CLK #14: 从触发器翻转

CLK #15: 主触发器翻转

CLK #16: 从触发器翻转




图 6 53 JK主从触发器的波形分析

尽管主从触发器是脉冲触发的,但是数据是在CLK输入脉冲的下降沿转换时刻传送到从触发器的 实质上,该触发器的功能与标准的下降沿触发的触发器类似。

带有数据封锁的双J-A触发器 SN74111 是另一种主从触发器,这种触发器在一些旧的数字设备中可以见到,与前面讨论的主从触发器类似,其逻辑符号如图 6.54 所示 该逻辑符号表明,这种主从触发器是边沿触发的。正是这种特性赋予了该触发器数据封锁的功能




图 654 节有数据封锁的双丁 K 触发器 SN74111

由于该电路是边宿触发的,所以控制门具是在时钟脉冲的PGT中大约20-25 ns时间内被使能即使即钟仍然为高电平,但是输入 / 和 K 却可能改变 在标准的主从触发器中,在时钟为高电平期间,输入必须保持不变

#### 6.6 节复习题

- N图 654 所示的延迟输出指示符说明该触发器是 个 \_\_\_\_\_
- B J-K 主从触发器的操作通常使用完整的时钟周期
  - (1) 对
  - (2) 错
- C. PRE = 1; CLR 1; J 1; K 0 时, 在正的时钟脉冲期内, 图 6 52 $\mu$ 0 所分的触发器状态是什么?假设 PGT  $\lambda$ 1 前的初始状态为 CLEAR。
- D. 在系随复习题C的il 时钟脉冲之后的负时钟脉冲期间,图6 52,a)所示的触发器状态是什么?
- L 图 6.54 所示的动态输入和延迟输出指示符表明该触发器是一个 J-K\_\_\_\_\_

## 阶段性小结(6.4节~6.6节)

触发器是采用边沿触发的双稳器件,其输出只在时钟脉冲的有效转换时刻才改变状态

图 6.55(a)所示的触发器是一个上升沿触发的 D 触发器。图 6.55(b)所示的是一个下降沿触发的 D 触发器。(LK输入端的一角符号是一个动态输入指示符、表明该触发器是边沿触发的 图 6.55 a)中的动态输入指示符上没有圆圈符号,表示该触发器是一个上升沿触发的触发器。图 6.55(b)中的动态输入指示符上有圆圈符号,表示该触发器是一个下降沿触发的触发器。

这些触发器的输出 Q 将在有效时钟转换时随着输入 D 变化。对于图 6 55(a)所示的触发器,就是指时钟脉冲的 PGT。对于图 6 55(b)所示的触发器,就是指时钟脉冲的 NGT 当时钟电平不变 (保持为低电平或高电平)时,触发器保持为前一个状态

触发器正常工作时,建立时间和保持时间必须固定。在时钟有效转换之前,输入数据必须保持不变,建立时间就是指这段时间的最小间隔。保持时间是指在有效时钟转换之后,数据输入必须保持不变的时间间隔




图 655 显示触发时 D 触发器符号

触发器的PRE 和CIR输入是异步的,即与时钟无关。当这两个信号有效时,它们优先于触发器的其他输入。从某种意义上说,当己们有效时,这两个信号是处于支配地位的输入信号。当PRF有效时,该触发器将进入SET状态。只要输入TRE 保持为低电平,则触发器将。直保持为SET状态。当输入CLR 有效时,触发器将进入CLEAR状态。这两个异步输入不能同时变为有效信号。当输入PRF和CLR 都有效时,将使输出无法预测。这种情况是不希望出现的,应该尽量避免

"翻转(FOGLIL"表示改变状态。当触发器上作在10GGJE模式时、在每个有效电平的转换时刻、触发器都会改变状态。「作在这种状态下的触发器的输出频率等于输入时钟频率的一半 这种工分频的能力是一进制计数的基础。

J K 触发器是一种边沿触发的触发器。如果两个输入J和 K 互 补、现在均钟的有效转换时刻,输出Q 将随着J 变化,输出Q 将随着 K 变化。这表明该触发器是一个高电平输入有效的电路。当J K OBJ,这种触发器将处于 RETAIN 状态。当J = K = 1 时,它将处于 TOGGLF 状态


JK主从触发器包括连接在 起的两个J-K触发器 该电路是脉冲触发的 当J 1和K-0时, 主触发器将在正时钟脉冲进行置位,从触发器将在负时钟脉冲置位 因此,输出延迟 这种延迟标 在主从触发器的逻辑符号上、称为延迟输出指示符(倒写的 I),位于输出端 Q和 Q处

含有动态输入指示符主从触发器符号可以表示边沿触发的触发器 这种主从触发器具有数据封锁功能。这种功能使得触发器的输入J和K不必在时钟脉冲的整个工的持续期间内都保持不变。


## 阶段性练习 (6.4节~6.6节)

- 1. 图 6.56 所示符号为\_\_
  - a. 上升沿触发的 D 锁存器
  - b 下降沿触发的 D 锁存器
  - c. 上升沿触发的 D 触发器
  - d 卜降沿触发的 D 触发器
- 2. 图 6.56 中触发器的输出 Q 在时钟脉冲的 NG Γ 时刻随输入 D 变化
  - a 对
  - b. 锴

- 3 当时钟输入为低电平时,图656所示的触发器处于何种状态。
  - a SFT
- C RECAIN
- b. CLEAR
- a INVALID



- 4、图 6 56 中触发器输入端的 角符号是一个 \_\_\_\_\_\_
  - a. 动态输入指示符
  - b 延迟输出指示符
- 5. 图 6.57 所示电路是一个
  - a. 上升沿检测器
  - b. 卜降沿检颠器



- 6. 保持时间是指在有效电平转换之前,数据必须保持不变的时间间隔
  - a. 村
  - b. 错
- 7 图 6.58 所示的逻辑符号表示 个
  - a. 上脉冲触发的 D 触发器
  - b. 负脉冲触发的 D 触发器
  - c. 上升沿触发的 D 触发器
  - d 下降沿触发的 D 触发器
- 8 当PRF 1, CIR = 0, D = 1 时, 在有效时钟转换之后, 图 6.58 所示的触发器的状态是什么?
  - a. SET
- c, RETAIN
- b. CLEAR
- d INVALID






图 6 58

- 9 当PRE 1, CIR=1, n 1时, 在有效时钟转换之后, 图 658 所示的触发器的状态是什么?
  - a. SET
- c. RETAIN
- ь CI EAR
- d. INVALID
- 10 当PRE=0, CIR 1, D-0时, 在有效时钟转换之后, 图658 所示的触发器的状态是什么。
  - a. SET
- c. RETAIN
- b, CLEAR
- d. INVALID
- 11. 当触发器 I 作在 TOGCLE 模式时,它就是一个一分频电路
  - a. 村
  - ь 锘
- 12. 图 6 58 所示的触发器的数据输入是一个异步输入
- υ锆
- 13 图 6 59 所示的逻辑符号表示
  - a L升沿触发的 J-K 触发器
  - b 下降沿触发的 J-K 触发器
  - c 上升沿触发的 J-K 主从触发器
  - d. 下降沿触发的 J-K 主从触发器



- 14 ' $\{PRE_{-}\}$ ', CLR  $\{1,J\}$  1, K 0 0 1, 在有效时钟转换之后、图 6 59 所示的触发器的状态是证金
  - a SEL
- C RELAIN
- b CLLAR
- d TOGGLE
- 15 当PRF 1, CIR 0, J 1, K 0时, 在有效时钟转换之后、各 6 59 所示的触发器的状态是什么
  - a SLI
- e. RETAIN
- 1 CLFAR
- . TOGGLF
- 16. 与PRF 1. CLR  $\dots$  J 1. K = 1 时,在有效时钟转换之言。图 6.59 所示的触发器的状态是什么
  - a SFI
- c. RETAIN
- b CLEAR
- a TOGGIL 从前 个状态 テ
- 17. 当PRE 1、CLR = 1, J = 0, K = 0.01, 在有效付钟转换之后、图 6.59 所示的触发器的状态是什么?
  - a SET
- A. RETAIN
- b CLFAR
- a. INVALID
- 18. 当 PRE 1. CLR = ... J = 0. K 1 时, 在有效时钟转换之后, 图 6.59 所示的触发器的状态是有 么?
  - a SEL
- c. RETAIN
- b. CLEAR
- d, TOGGLE
- 19. 图 6.60 所示的逻辑符号表示一个\_\_\_\_\_
  - a J-K 主从触发器
  - h 下降沿触发的J K 触发器
  - c. 上升治触发的 J-K 触发器



- 20 图 6 6 6 0 中输出隔 Q 和 Q 的倒写的 L 是一个
  - a. 动态输入指示符
  - b. 延迟输出指示符

# 6.7 触发器的实际应用

## 要点

- 1. 识别基本的移行寄存器和计数器
- 2 确定 λ 个脉冲之后移位奇存器和正数器的输出

点存器、触发器、多频振荡器以及定时器组成了基本的时序逻辑电路 本章简介中提到了触发器的几个压用 本节还将讲解几个这样的立用实例,下一章将详细介绍它信的应用

## 6.7.1 移位寄存器

最常见的触发器应用就是将几个触发器连接在 起形成一个寄存器 寄存器的定义是 组用于 传输或存储数据的锁存器或触发器

图 6 61ta 所示就是一个用 D 触发器实现的移行者存器。这些触发器是级联(easeade,在一起的 级联指的是一个触发器的输出是下一个触发器的数据输入。




图 6.61 移位寄存器 D 触发器




图 6 61( 域) 移位寄存器。D触发器

该电路的外部输入只与第一个触发器相连 为了解释方便,该例中的输入端直接连高电平 通常加上的是串行数据,系统要求该数据是不断变化的

该寄存器运行期间需要记住的主要。点是建立时间问题。在有效时钟转换前,触发器将立即响应输入端的数据。

图 6.61(a) 所示的移位寄存器电路的初始状态是异步清零,如图 6 61(b)的波形所示 在图 6.61(a) 所示的触发器输出端上方标出了输出 Q 为逻辑 0 时的清零条件。

4: 当时钟脉冲的 PGT 到来时,它同时作用于全部的 4个触发器。作用到触发器 A 的高电平数据输入将在该时钟转换时刻传送到其输出端。该触发器的内部传输延迟时间大约为20 ns到30 ns、因此,在该触发器的输出 Q<sub>4</sub>变为高电平之前,时钟脉冲的有效转换就已经完成了。记住这一点就可以理解触发器 B, C 和 D 将处于 CLEAR 状态,因为在有效时钟转换期间它们的输入数据为逻辑 0。注意,这些连续的输出情况在图 6.61(a, 中各自的时钟转换时间旁边都标了出来

- 专: 在打钾 L 的 PG L 时刻, 一电平数据再一次输入到 Q 由, 于触发器原来处于 SET状态, 所以 已15 处于 SET状态。由于 Q 是触发器 B 的数据输入, 在 L 时刻、该触发器输入端的高电子将便 L 进入 SET状态。五以后, 高存益中的当前数据 变为 1100
- 5.  $Q_s$ 保 与为NT状态、 $Q_s$ 保持为NT状态、 $Q_s$ 进入SEI状态、而 $Q_s$ 仍然处于CIFAR状态 t 。此时,全常触及器都处于NEI状态




图 6 62 右移寄存器: J K触发器

寄存器一般可按照装入数据和传出数据的方法进行分类。图 6.62 所示的 寄存器称为串行输入,串行输出寄存器 有些寄存器可以设计为并行输入/并行输出寄存器 这个问题将在第8章展开讨论

## 6.7.2 并行数据传输

并行输入 并行输出寄存器如图 6.63 所示 数据输入位( $D_0$ - $D_0$ )从D触发器的输入端输入 如果这些数据位到达数据总线并且该总线需要释放给其他的用户使用,那么这些数据位能够在时钟周期的一个NGT 时刻装入该寄存器并存储起来 数据总线是电路板上的 组线,它可以在整个系统中承载这些数据位

与串行移行寄存器的数据相比,使用这种方式传输数据时,传输速度要快得多 如果该寄存器 是一个移位寄存器,则装入数据需要六个时钟脉冲。

CLR输入缓冲器上的两个圆圈是状态指示符,表明输入到该寄存器的CLR是低电平有效的,而且输入到每个触发器的CLR也是低电平有效的。我们还可以注意到,在图中,输入CLK也是通过个反相器加到触发器,的,这使得该寄存器成为一个PGT触发的寄存器。我们将在第8章中讨论其他类型的寄存器,如串行输入,并行输出寄存器和并行输入/串行输出寄存器。




图 6 63 并行输入 并行输出寄存器

## 6.7.3 时钟脉冲发生器

时钟脉冲发生器如图 6.64 所示 当输入 J 为高电平时,该触发器的输出 Q 是 串时钟脉冲 当 J 为低电平时,时钟脉冲就从序列中消失了 注意,在该各中输入 K 接地 因此,当输入 J 为低电平时,该触发器处于 HOLD 运行状态

每当输出Q和CLK为高电平时,控制与非门就会将该触发器清零,如图 6 65(a)所示。在 $t_0$ 时刻,因为J为高电平、K为低电平,所以时钟的NGT将该触发器置于SET状态。时钟输入在 $t_0$ 和 $t_0$ 之间变为高电平。此时,输入CLK和输出 $t_0$ 分高电平,与非门异步清零该触发器。注意、输出 $t_0$ 的高电平持续脉冲宽度正好等于时钟低电平持续的脉冲宽度。




图 6.64 时钟脉冲发生器

由于图 6.65(a)中(LK 输入的占空比为 50%、所以上述结论可以进一步推广、例如将占空比变为如图 6.65(b)所示的 20%。再次主意、高电平输出与时钟低电平输出的脉冲宽度相等。因为当CLKQ LUI、该触发器清零。




图 6.65 时钟脉冲发生器

## 6.7.4 计数器

计数器在数字电路中用来计数和,或分频

基本的二进制计数器如图 6 66(a) 所示 每个触发器的J和 K输入都连接高电平 当输入端同步时,这种输入方式将使该触发器处于TOGGLE运行模式。前面讲到的D触发器和J-K触发器的分析显示,当它们工作在TOGGLE模式时,则变为二分频电路 每当其中一个下降沿触发的触发器接收到 NGT 时,就会进行翻转(1 变为0或0 变为1)

图6.66(b.所示的是该计数器输出 $Q_4$ ,  $Q_8$ 和 $Q_2$ 的波形。在 $_6$ 时刻,该计数器的初始状态为CIEAR。从输出 $Q_4$ 的波形可以看出,它在输入时钟脉冲的每个NCT时刻都会翻转。  $_6$ 输出信号的频率为 $_6$   $_7$ 




图 6.66 、进制计数器




图 6.66(续) 进制计数器

输上Q, 与舰及器B的时钟输入端杆连。该输入的NGT将使触及器B翻转。注意、在图6.66tb, 土,输生Q, 癿载率是输;Q, 频率的一半。由于原始的时钟频率经过两次。分氦、所以输出Q, 的数率为f 4。输出Q, 作为触发器(的时钟。Q 将Q。一分频、所以Q 的频率为f 7.8

。5. 5、清~ 个触发器)这可到多计数。只要时钟脉冲加到该电路。, 前面的过程就会再次循环

逐注数益"生的爪序加。数 000,001,0.0,01.,10€ 101,11.,1.1 显示于该注数器产生了包括零法令在内的八种状态。计数器状态的最大数称为它的模式一般缩写为 MOD。

标准计数器的 MOD 能够 重过 2° 确定, 此处 n 是计数器中触发器的个数。因为没有将零计数值 作为一个计数, 确以计数器的最大计数值等 F MOD - 1

有许多种区 打装的,,数器、可进行加7减计数 典型的计数器的 MOD 值为 MOD 5, MOD 6, MOD 8, MOD 10, MOD 12 和 MOD 16 任何一种 MOD 计数器都可以通过将多个计数器级联而实现 计数器的工作过程在第7章中将进行详细阐述

## 6.7节复习题

- 4 触发器定
  - 1 时享逻辑电路
  - 2)组合逻辑电路
- B 定义者存器。
- C 如果图 6 62 所示的检测器被清零,经过两次引钟驱动,输入到第一个触发器的信号 / 变为逻辑 0,然后再经过两次时钟驱动,它的输出是什么?
- D 计数器状态的最大数秒为
- E. 包含 4 个触发器的 进制计数器的最大计数是多少?

# 6.8 触发器故障诊断

## 要点

阐述将触发器的电路故障进行隔离所需的基本步骤

图 6.67 所示是单个触发器、该触发器工作在 TOGGLE 模式 如果怀疑该触发器电路有问题,那么故障诊断的第一步就是检查 V。和接地线 如果一个芯片没有连接到电源公共地线和热插拔的总线上,则该芯片永远无法 E常工作。由于触发器是连接成 TOGGLE 模式的,所以该芯片的大多数引脚都接在高电平上。检查了电源引脚后、检查 J,K、PRE 和 CLR 引脚,保证它们都处于高电平




图 667 J-K 触发器: POGGLE模式

使用逻辑脉冲发生器作为该触发器的时钟源,同时使用逻辑探针检查输出Q 每当脉冲发生器 \*\*生一个时钟脉冲时,逻辑探针就能在该触发器的输出端检测到一次翻转操作

就故障诊断行言,图 6.68 所示的右移寄存器是一个相对简单的电路。首先,检查1、接地线和(LR,以保证它们都处于正常的电平 如果该电路是用如图所示的分立触发器构成的,则将这些触发器清零,然后在一个时钟脉冲到来时,将逻辑1装入该寄存器。在每个时钟脉冲之后检查该寄存器,保证不断将数据装入寄存器并向右移动一改变输入数据(动态运行。由上常操作中,使用示波器监视  $Q_0$ 串行数据输出。




图 6.68 对移位寄存器的故障诊断

在对该电路进行故障诊断时,有几点必须牢记。如果将任何一个触发器的输入线CLK断开,该触发器的状态就不能改变,这将使寄存器中的数据停止移动 如果这时输出 Q 和输入 D 之间的某一条线断开,则数据流也会停止运动。但是,如果某个输出 Q 和数据输入之间的连接断开,则下一个触发器的输入将悬空。如果该触发器是 TTL类型的、则当时钟信号驱动时、该触发器将进行置位。如果触发器 C 和 D 之间的连线断开,则在触发器清零之后,第一个时钟脉冲将使这些触发器的输出变为 1001。

新6.69,小癿计数器是另一个可以用来讲解故障诊断的相对简单的列子。可以利用前面的描述方法,在静态条件下检查该电路。也可以使用示皮器对该电路进行故障诊断。将加到该计数器的 计钟信号连接到示波器的一个垂直输入端。 然后,在标对该时钟信号重直的另一个通道上分别益税每一个触发器的输出




图 6 69 对 进制。计数器进行故障诊断

输出 $Q_*$ 的频率为 $f_*/2$ , $Q_*$ 的频率为 $f_*/4$ , $Q_*$ 的频率为 $f_*/8$  在示波器屏幕上看见的时钟信号和输出信号的波形应该和图 6 66 $\pm$ 6 所示的波形相同

如果在初步检查之后,该计数器还是不能正常工作,则可能其中 个触发器失效了 前面的初步检查已经可以保证 \ ,和接地是正常的,而且控制输入(J和 K) 以及(LR 输入也都是高电平 如果该触发器是正常的,则逻辑脉冲发生器将使其处于翻转状态

还有一种可能性存在,即输出Q接负载。该负载可能是一个译码逻辑门。译码器或是实验室环境中的LED 如果该触发器的静态检查是正常的,那么断开负载。有可能LED电流过去,使得该触发器的输出信号不足以作为下一个触发器的时钟驱动。

在田触发器构成的寄存器或计数器电路中,隔离故障的基本步骤为:

- 1. 检查该电路的 V<sub>c</sub> 和接地线
- 2. 保证每一个触发器的正常供电(Vcc和接触线)。
- 3. 通过检查输入数据、输入到触发器的时钟信号及输出等方法来隔离触发器的故障
- 4. 如果怀疑某一个触发器,则检查其异步输入以确认它是否是无效的
- 5. 通过断开触发器和负载的连接以隔离该触发器及其负载。
- 6. 如果怀疑电路板上的一条线、则将一个逻辑探针放在该线路的一端、另一个逻辑探针放在 线路的另一端。如果线路没有断开,则逻辑探针应该响应脉冲发生器的输出。
- 7. 如果该触发器失效,就更换它;如果是电路板上的线路断开了,就接上该线路

#### 6.8节复习题

A. 检查运行不正常的触发器的第一步应该是。

- 自 5. 和後期
- ·2 PRE 私CLR
- 37.14.1
- B 逻辑脉冲发生器能作为触发器的目钟源
  - $\mathbf{d} \cdot \mathbf{d}$
  - 121 1
- C 工作在 TOGGI F 模式的触发器输出的频率应该是时每输入频率的


小椒

- 1214
- 318
- 4 16
- D. 检查了电源 接地线、数据输入 PRE和CIR以后、应该将一个错误输出的触发器的负载 断开, 以保证它不会造成故障
  - 1 34
  - (2) 错

# 本章小结

将图 6 70 中的每个图与其下一个图进行比较、可以看出一个很自然的演变过程。每个图中都 包含了图670(a)所示的基本锁存器 图6.70(b)可示的 1限S-C锁存器在第一个锁存器上添加了控制 门,这样可以得到同步输入。这种门限锁存器的 INVALID 状态可以用图 6.70(c)所示的 D 锁存器来 克服、图 6 70(d)所示的 D 触发器采用了时间精确的边沿触发方式。最后,图 6.70(e)所示的 J K 触发 器使用能够提供TOGULF 运行模式的反馈方法而完全克服了INVALID 状态。所有时序逻辑电路的 输出不仅取决于其当前的输入,而且还与加上该输入时电路所处的状态有关

首Q 为高电平时、锁有器或触发器处于 SET 状态。首Q 为低电平时、处于 CLEAR 状态。 图 6.70(a) 中的低电平有效锁存器是利用交叉耦合的与非门设计的 假设这些输入是互补的, 当 SET 输入有效时, 锁存器将置位 当CLR 有效时, 锁存器将清零 当两个输入都无效时, 由于两个输入 都没有要求锁存器啊心, 所以锁存器处于保持状态 如果两个输入都有效, 那么当输入返回到静止 状态时,该锁存器的输出状态是不可预测的,这种状态称为INVALID状态。这些情况都显示在状 态表中



NC 1 INVALID

Ī

0

ō

0

ē

0

NC

(a) 低电平有效锁存器

图 670 触发器的发展




图670(续) 触发器的发展

高电平有效的领存器能够利用交叉耦合的或非门来实现。因为高电平有效锁存器和低电平有效 锁存器的输出都是立即响应它们输入端的变化,所以它们都是异步工作的。 图 6.70b,所示的是一个门限锁存器。它就是在图 6.70c 所示的低电平有效的锁存器的前端加上了一个控制门电路。在这个门根锁存器中、逻辑门 6 输入用于使能或禁止这个输入控制门。该操作确定何时该锁存器能够响应输入 SET 和 CLR。因此,门限锁存器是异步的。状态表总结了该锁存器的运行情况。当使能该电路,且其两个输入都有效时,这种类型的电路仍然存在 INVALID 输出状态。

这种 INV ALID 状态是不希望出现的、可以用图 6 70(c) 近小的 D 锁存器来克服。由于存在反相器、所以、要想使这个D 锁存器的低电平有效部分的两个输入都有效是不可能的。如状态表所示、当 G 为低电平时,可以得到 RF TAIN 状态。无变化 – NC。在该锁存器中、当使能电路时、Q 将随着 D 变化

触发器是边沿触发的; 锁有器是脉冲触发的 有D锁存器的输入端加上边沿检测电路,可以构成如图6.70d)所示的D触发器。D触发器的运行与D锁存器的工作过程很相似 如状态表所示,惟的区别是只在 个非常短的时间内使能该触发器中的控制门。这是由边沿检则器的作用造成的该触发器只在有效时钟转换时才听立其输入信号。换句话说, Q在时钟脉冲的PGT、或NGT)时才随 D变化

另一个触发器的变化是如图 6 70% 所示的J K触发器 这个电路有两个输入,但是因为Q 和Q连接到输入控制门上,所以该电路不存在INVALID输出状态 该电路使用TOCGLE运行模式取代了不希望出现的 INV ALID输出状态 该触发器的运行情况总结在其状态表中 如果输入J和K 生补,则在有效时钟转换时,Q将随着J变化,Q将随着K变化

J K 主从触发器包含了两个级联的J K 触发器。该电路是脉冲触发的。当时钟为高电平时、将数据装入主触发器。当输入时钟变为低电平时,将数据传送到从触发器。尽管该触发器是脉冲触发的,但是该触发器的功能实质上与下降沿触发的触发器是相同的。

如果J-K主从触发器中的主触发器有一个边沿检测电路,则该触发器称为具有数据封锁能力的触发器。在标准的主从触发器中,不允许在时钟仍然为高电平时改变输入J和K,但是数据封锁能力却允许这么做

这些锁存器和触发器的标准逻辑符号和ANSI/IEEE逻辑符号中的绝大多数都显示在本章的图6.71中。能够识别这些符号并将它们与对应的显示其运行情况的状态表联系在一起是非常重要的

所有在时钟输入端含有动态输入指示符的触发器符号都是边沿触发的。没有这种指示符的逻辑符号就是脉冲 电平 触发的 当异步输入(PRE和CLR)中的一个被置有效时、该输入将优先操作

触发器用于数字电路的数值应用中。串行移位数据 控制时钟信号和二进制计数在67节中进行了阐述。在本书的其他章节中、还会出现更多的触发器应用。

对含有触发器的电路进行故障诊断的主要先决条件是,技术人员必须知道当该电路正常工作时,其工作状态是什么情况。故障诊断、隔离故障点以及修理电路的能力,来自识别图 6.71 所示逻辑符号的能力和完成每个符号对应的状态表的能力。驱动和检查触发器状态的逻辑脉冲发生器和逻辑探针的正确使用常常有助于隔离故障,

在市场上可以买到很多不同类型的锁存器和触发器。本章没有介绍其他类型锁存器和触发器的工作情况。但是,利用本章学到的知识,就可以学会使用任何一本数据手册,并分析基本触发器的各种工作状态。尽管还存在带有与门输入、J-K输入以及其他特性的触发器,但是在掌握基本的触发器概念后,对这些特性的分析相对就要简单一些。





图 671 锁存器 触发器符号



IJK主从触发器

fn 市有数据封锁的J-K主从触发器

8674、绫》 锁存器 触发器符号


## 习题

#### 6.1 节

1 图 6 72 听示的锁存器是一个

有效的锁存器


- (a) 低比率
- 市 島电平




- 2. 当Q=1、Q-0时、图672所示锁存器的状态是什么?
- 3 为了将图 6.72 所示锁存器置于 CLF AR 状态, 必须在该锁存器的输入端 \ 和 C 上加哪 种 逻辑电平?
- 4. 定义"置有效"
- 5 为了将图 6.72 所示锁存器置于 SET 状态,该锁存器 F 的哪一个输入必须是有效的?
- 6. 当S 1, C=1时, 图 6.72 所示锁存器的状态或运行模式是什么,
- 7 当S-0、C-0 图 6.72 时, Q和 Q 的电平是什么,
- 8. 当5 0. C=0时,图 6.72 所示锁存器的状态的名称是什么,
- 9. CLEAR 状态的另一个名称是什么?
- 10 一个锁存器可以存储多少位数据?
- 1 当锁存器处于CIEAR状态时,锁存器(输出Q)中存储的是什么数据行?
- $C\Gamma$  12 利用图 673 所示的输入 S 和 C,画出图 672 所示锁存器的输出 Q 和 Q >

#### 62节

13. 图 6 74 所示的锁存器是 有效的



- .4 当Q=0,Q=1 时,图 6.74 所示锁存器的状态是什么?
- 15 为了将 & 6.74 所示锁存器置 〒(TEAR 状态、必须在该锁存器的输入端 S和 C 工加哪一种逻辑电平?
- 16 为了将图 674 所示锁存器置于NET状态,该锁存器上的哪一个输入必须是有效的
- 17 当5=0. C 0时,图674 所示锁存器的状态或运行模式是什么
- 18 如果图 6 74 所示锁存器的两个输入都有效、该锁存器的状态或运行模式是什么?
- $C\Gamma$  19 利用图 6 75 所示的输入 S 和 C,画出图 6 74 所示锁存器的输出 Q 和 Q  $\circ$



#### 6.3 节

20 图 6.76 所示的门限 S 。锁存器是一个 \_\_\_\_输入有效电路






图 6 76

- 22 为了将图 6 76 所以的锁存器置于 CIFAR 状态、必须在该锁存器的输入端加哪一种逻辑电平
- 23 为了将 & 6.76 ,示的锁存器置于 HOLD 运行模式, 尼 须在该锁存器的输入端加那一种逻辑 电 P 2 2 生 两种 4 同的方法
- 24 名677 所示的逻辑符号表示一个
- 25. 当D 1. C=1时,图6 7F 示的锁存器的输出Q是什么,




CI 26 利用图 6 78 所示的输入 D和 G, 画出图 6 77 所示锁存器的输出 Q 和 Q 假定在波形分析 开始时,该电路处于 CIEAR 状态



#### 6.4 节

27 图 6.79 中的逻辑符号表示。个



28. 图 6 79 中的动态输入指示符表示该触发器是

UI 29 利用图 6 80 L 小的输入、画出图 6 79 L 小航发器的输出 Q 假定在被形分析开始时,该电路处于 RESET 状态



- 30 定义船板器的建立时间
- 31 图 6.8 中的逻辑符号表示。个





图 681


32 利用图 6 82 所示的输入,画出图 6.81 所示触发器的输出 Q。假定在支形分析开始时,该电路处 J RESET 状态、 互且 PRE 和 CLR 都接高电平



Cl 33. 利用图 6.83 所示的输入、画出图 6.81 所示触发器的输出 Q。




34. 田. L. \* 684 町小触 友器的输出 Q




## 65节


35 完成图685所示状态表, 巴输出Q和Q



C1 36. 利用图 6 86 所示的输入、画出图 6 85 所示触发器的输出 Q




- 38. 假设图 6.87 中的触发器是下降沿触发的, 重复 37 题中的问题




#### 66节

39 画缸用于表示带有两个量步输入 上升沿触发的JK主从触发器的标准逻辑符号 LT 40 利用图 6.88 所示的输入、画图 . 升沿触发的JK主从触发器的输出 Q 和 Q




#### 6.7节

- 41. 确定图 6.89 所示电路在6 个时钟脉冲之后的输出  $Q_a$  · $Q_e$  两出输出波形图
- 42. 图 6 90 所示电路的 MOD 是多少?
- 43. 图 6.90 所示电路的最大计数值是多少?
- CT 44. 如果在第一个触发器的输出 Q<sub>4</sub>和下 个触发器的时钟输入之间存在断点、图 6 90 中所示电路的输出是什么?
  - 45. 如果输入线 CLR 短路接地,图 6.90 所小电路的输出将是什么?




CT 46. 如果断开触发器 C 的 K 输入 引脚, 图 6.91 中所 示电路的输出将是什么?

图 6.91



CI 47 如果断开触发器 C 的时钟输入、图 6 91 中所示电路的输出将是什么?

48. 当 A=1、B=0、C=0、CLEAR =0 时,图 6 92 所示的锁存器的状态是什么?



49. 当A=0, B=1, C=1, CLEAR=0时, 图 6.92 所示的锁存器的状态是什么?

# 第7章 计数器

## 重要术语

Asynchronous Counter 异步计数
Asynchronous Preloading 异步领置
Bi Quinary 一升过制
Common Contro, Block 公共名制模块
Counter 计数器
Decade Counter 计扩制 为数器
Decrement 递减
Dependency Volation 相关标志
Divide-asynchroniter n分數計数器

Hybrid Counter 混合计数器
Increment 递增
Johnson Counter 约翰逊计数器
Look Anead Carry 超高进行
Modulus(MOD) 模(MOD
Ring Counter 环形计数器
Ripple Counter 脉动计数器
Synchronous Counter 同步计数器
Fruncate 截行

# 本章要点

- 上定义基本的计数器术语
- 2. 识别加计数器或减计数器的逻辑图或逻辑符号, 并判断已是异步计数器还是司步计数器
- 3 给出计数器的逻辑图、计算模及其输出端的分频频率
- 4. 设计特定模的异步计数器
- 5. 比较异步计数器和同步计数器、了解它们的优点和局限性
- 6. 识别并确定移位寄存器计数器的模。
- 7. 给出计数器的逻辑图和故障特征,通过隔离故障对电路进行故障诊断
- 8 良订同步计数器(选修)

# 概述

数字计数器是产生特定的二进制计数序列的电路。这个序列的一部分是由输入时钟脉冲控制的,并且只要一直有时钟脉冲就会不停重复。在数字系统中计数器主要用于两个方面: 计数和分频。

第6章介绍过触发器,它是所有时序逻辑电路的基础,本章对6.7节提到的基本(进制计数器进行更详细深入的分析。

单个触发器可以构成二分频电路,而二分频电路则可以组成所有计数器。在将触发器内部几个与非门连接并输入时钟脉冲时,一个计数系统就产生了。计数器常用于计数或分频,用于产生较低的频率。这些计数器可以是加计数器,或是减计数器。有时计数器还用于产生某个数据作为有效电平来控制逻辑电路

了订算机件、 电常对点振输点的频率进行分额、从而得到订算机各部分所需的频率。例如、我们用某些 于空电路对晶板锁系分面、以产主实际的系统门钟频率、而这个频率需需被进一步分级、决得到更低的规率、作为其他设备打了钟脉中。有时这些较低的输出物率要驱动频率更低的外围设备。

在计算机广三可以使用证数塔对存储地址顺平访问、或是产生每日时钟控制系统的目功 另外、计数器环形 领至今成设备和模 数 数 模转换

本章将介了两种基本的计数益:异立计数器和同步计数器 异元计数器在结构和设计。此同步计数益集简单 更容易、但已局限于使用缓慢的时钟脉冲 异步计数器也会产生 尺痕脉冲从的导致错误计数 同步计数器在很大程度上克服了这两项不足之处 混合计数器则既是异步计数器又是四步计数器

# 7.1 异步计数器

## 要点

- 1 以别加和 或减异步计数器
- 2 定义模 量步 递增和递减、并计算异步计数器的模值和最大计数值
- 3 判断 1 个时钟脉中后加或减异步计数器的计数输出

## 7.1.1 由 NGT 触发的触发器构成的模 8 加计数器

图 7 Ita 为模 8 异步加计数器的逻辑电路图 以前"模"的定义是"计数器顺序计数的最大状态、条件工个数" 该电路的模是 2 的 n 次幂,其中 n 为触发器的个数 以单 2″ 2³ - 8,模 为 8

图 7 1(b)为计数器的输出状态 我们从计数器复位 RESET,状态开始分析输出数据 在计数器的(LR输入端接 个平时处于高电平的开关,并且立刻将该输入端置有效,以使计数器复行输出 000 至于计数器输出波形分析则留给读者自行完成,这里就不再重复了 如果在完成与图 7 1(b)相对应的计数序列波形时有不明白之处,那么在继续学习前,请先复习 6 7 节 注意,只有当CI K 端 输入的时钟脉中: 现下降沿(NCT)时,图 7 1(a 中的触发器才会发生翻转

如图所示,Q, $Q_n$ 和 $Q_A$ 为输出端。其中 $Q_a$ 为最低有效位、LSB ), $Q_c$ 为最高有效位(MSB有些书上用数字代替字母标识输出端。例如, $Q_a$ 为最低有效位,下标最大的代表最高有效位。在4位计数器中输出端为 $Q_3$ , $Q_2$ ,Q 和 $Q_0$ 、其中 $Q_3$ 为最高有效位。本书中的计数序列是通过电路的Q输出来控制的,从而将有关解释和问题标准化。计数器的Q输出如图 7 1  $\alpha$ 所示,为了简要分析问题,这种方式只使用了一次。当电路的Q输出是加法计数时,Q输出是减法计数。

在本章第一节,为了有助于理解,我们规定最低位在右边,最高位在左边。但是,这并不适用于所有的数据表,有时最高位反而在右边。在本章后面介绍的多种计数器中,有一部分计数器最低位就在左边。由于工厂并没有将计数器的逻辑图标准化,所以书中的计数器逻辑图标准化毫无意义、也没有这个必要

如图 7.1(a 所示、该计数器在输入 3个时钟脉冲之后输出什么?如果读者不能确定计数输出的控制端,那么将很难回答这个问题。如果初始数据未知,也将无法问答这个问题。如果文中没有特别提及,那么对于加计数器,该初始数据应为 000 ,这样上面问题的答案就是  $011_2$  。但是,如果求输出端 Q 的输出数据,问题就困难多了一控制数据从 Q 端输出的另一个原因是,人多数 R 计数器中输出数据的引脚仅有 Q 端




图 71 由 NGT 触发的触发器构成的模 8 异步加计数器

这里的"异步"表示"不是同时发生的" 该计数器的时钟脉冲仅从触发器 A 输入,值得注意的是,所有的触发器都以翻转(TOGGLE,运行模式相连接。触发器 B 的时钟输入端与触发器 A 的输出端相连 触发器 A 的传输延迟使触发器 B 的时钟输入稍稍滞后于触发器 A 的时钟输入 因为触发器 B 的时钟输入发生了延迟,所以它的输出在响应输入时的延迟更大了 这个延迟在到达触发器 C 后继续有所增加。这种不断增加的延迟造成计数器的脉动效应,因此这种异步计数器也常称为脉动计数器。我们将展开讨论异步计数器的优点和缺点。

## 7.1.2 由 PGT 触发的触发器构成的模 8 加计数器

另一种模 8 异步加计数器如图 7.2 所示。该计数器与前面讨论的计数器有两点不同。一是触发器 B和C的 CLK 输入与触发器 A和B的 Q输出相连,而前面介绍的计数器的 Q输出都作为下一级触发器的时钟。二是该计数器中的触发器都是 PGT 触发的。

该计数器的计数序列与图7 ha 和图7 hb的示形计数器的计数字列相同。该计数器的第三组4个时钟脉冲标在图72 a 中触发器的上面。这样有助于下面的分析。自光该计数器异步请零

- 4. 在 CTK w 中的 PCT 到来时触发器 A 触发 Q、输出为高电平、11是 Q、输出从 1 触发变为 0、如图 7 2(b) 元 这将在触发器 B 的 CTK 输入产生 个 NCT 该结果不是触发器 B 的 作用, 因为 B 是 个 下锋 B 触发器 他发器 E 的输出没有改变、因为在 E 时刻没有接收 P C T 。而是 计数为 0 0 1 即使 不写出 计数输出中的下标 2 , 也将说明这些计数器 内输出 都是 进制数
- b: 在b的钟脉冲时PGT、触发器A的Q输出又被触发、这将在 $Q_{*}$ 个PGT、从几便触发器B 触发、 $Q_{*}$ 产生的BGT 使触发器BG 不变化、此时让数为BG
- $\mathbf{b}$ : 此时触发器  $\mathbf{A}$  又被触发为高电平。因为 $\mathbf{Q}$ ,产生了一个NGT,所以其他的电路都没有变化,对 数为  $\mathbf{0}$  1.
- $\mathbf{t}_{s}$ : 触发器  $\mathbf{t}$  的  $\mathbf{Q}$  输出翻转为低电平、在  $\mathbf{Q}_{s}$  产生 PGT、这将使触发器  $\mathbf{B}$  的  $\mathbf{Q}$  输出翻转为低电平、从而在  $\mathbf{Q}_{s}$  产生 PG1、这将使翻转器  $\mathbf{t}$  . 触发为高电平、此时 月数为  $\mathbf{100}$

可钟输入 6. 4 和 4 使计数器依次递增为 10. 110 和 1. 递增指的是计数值的增加 该顺序 加计数器的波形如图 7 2,bi所示

时钟脉冲1<sub>8</sub>到来时将触发触发器 A、并在其他两个触发器的时钟输入产生 PGT 这将使计数器 回到 000、 进制 计数器每两个计钟脉中重复计数、即该计数器每经过 8个时钟脉冲回到 000、从 而准备下 个 +数 字列




图 72 由 PGT 触发的触发器构成的模 8 异步加计数器




图72、绫 由PGI 触发的触发器构成的模 8 异志加计数器

该电路的模为 8,它从 000 计数到  $111_2$ ,有 8 个不同的状态。最大值  $11_2$ 的序列波形如图所示,该值等 1 MOD 1。连续不断地输入时钟脉冲后,Q端输出的波形如图 1 7.2(b)所示。在每个有效的时钟转换后以最上边的输出波形( $Q_4$ )为 LSB 垂直读出计数值

\* 72 b) 1 B, 读此 1 壁小子文个计数器的 5 个 4 为 50% 当允许这个,数器全模 full MOD 制 1 J, 以种物 ,是 1 确形。 成 1 显示轴 5 Q, 的超率为输入 1 转脉中极率除 1, 2 输出 Q<sub>n</sub>的频率 为输出 Q 的现金再除以 2、 1, 1, 4 最高任输出 Q 的规率 为输出 Q<sub>n</sub>的规率 再除以 2、 即 1, 18 输入 1 钟的物率除以 最高任输出的规率往往等于模值 由 制度数器通常称为 n 分粉 计数器,就是因为 每 4 公元 n 个输入 1 钟脉冲,它们就 1 以 5 丰。 个完整的输出数据序列。

子输入的可钟感冲数已知的特别下,仍然不能可过判断卫力数器的输。数据。如果要判断在输入30个月钟脉中,一、多72 a 「小的模 8 加计数器的输出是什么。可以确信力数器的结果将如约72 c m 小。每25 过 8 个 1. 钟 速中, 计数器返回输出000 以此,利当下面约公式可以在已加输入时便基本个数的情况下推导出许数器等值的输出数据

育工数值 总的输入 CIK 个数 /MOD

368.3余6

如果用,算器计算核二式、肌么结果的核是3.75 因为其中0.75是指8个时钟脉冲计数循环完成了75%、断从0.75必须乘以模值4能得到计数器的输出数据

当市计数值 30/8 3.75 = 3.75 × 8 = 6

现在让我们再来11算模 16 的计数器经过 100 个时钟脉冲后的输出情况

1前计数值 100.16 6.25 6.25 × 16 - 4

# 7.1.3 由 D 触发器构成的模 8 加计数器

图 7 3 是一个由 D 触发器构成的模 8 异步计数器 将该电路与图 7 2 折小的计数器相比较 注意、将 D 触发器的输出端 Q 与输入端 D 相连时、D 触发器就可以进行翻转了




图 73 由 D 触发器构成的模 8 异步加计数器

## 7 1.4 模 16 加计数器

图 7 4 为模 16 异步加计数器、其输出波形如图 7.4(b)所示。由模(2"-2"-16)可知该计数器的最大计数值 8 15 (1111),虽然在波形中没有显示 CLR 的输入情况、但仍然可以假设计数序列开始时处于清零(LEAR)状态。以后除非有特殊说明,否则所有加计数器序列的初始状态都为该状态




图 74 模 16 异步加计数器

## 7.1.5 模 32 加计数器

如果要求读者设计一个模 32 的异步加计数器,应该如何做呢?模 32 加计数器需要 5 个 J K 触 发器级联起来,就像上例模 16 计数器那样。因为  $2^n = 2^s$  32,所以这个计数器的最大输出数为 31 (11111) 如果一个触发器的 Q输出作为下一个触发器的时钟脉冲,那么该电路可以由下降沿触发的触发器组成。如果一个触发器的 Q输出作为下一个触发器的时钟,那么该电路可以由上升沿触发的触发器组成。

图75所示的方框图说明了模32计数器的分频因数 每增加一个触发器则分频因数加倍、即任何一个输出端的分频因数等于2的该输出端位数加1次方。例如、 $Q_c$ 输出端的位数为2(注意  $Q_A$ 输出端的位数为0、对应20、那么  $Q_c = 2^{2+1} = 2^3 - 8$ 




图 75 计数器的分频达数图

## 7.1.6 模 8 减计数器





图 7.6 由 NGT 触发的触发器构成的模 8 异步减计数器

通过分析计数器的输出序列可以看出,在每个成功的时钟脉冲的下降沿,计数器的输出向下依次递减。当第8个时钟脉冲到来时,计数器的输出减到最后的计数值000,然后准备进行下一个循环。

冬 17 是由 开沿触及的触发器构成的越口数器 除使用的触发器类型不同,还历主意一点结构上的不同之处、即输上Q,和Q。分别触反器 B 和C 的寸矩脉冲 在本 与中有两种不同的模 8 减计数器和风种不同的模 8 加口数器 不用死已硬背,我们可以通过以下几步来判断计数器的情况:

- 上确定模为2°
- 2 寄计数器青零、再输入一个上钟脉冲 如果计数器输出为1 00·1, 那么这个计数器为 用计数器; 如果计数器输出为最大数 全为品电平输出, 11, 那么它就为减计数器



■ 图 77 E PGI 触发的触发器构成的模 8 异步城计数器

从以前讨论的结果可以很清楚地看出、使用NGI 触发的触发器构成的计数器和用PGI 触发的触发器构成的计数器的输出不同。实际上、如果在实现中出现错误,有可能会使加计数器变为减计数器,又之亦然

如何判断某个特定模值的计数器所需触发器的个数呢。我们在第2章学习过,某个特定模值对应的二进制数的位数等于log MOD log 2 因为在计数器中, 二进制数的一位就对应着一个触发器, 听以此公式也可以计算某个特定模值的计数器所需的触发器个数

触发器的个数 log MOD log 2

女果希望得到一个较小的计数值或较低的频率分段,就要截去全模/全程 满)计数器的某些输出。我们将在下一节对该问题进行讨论。

## 7.1 节复习题

- A. 计数器的模值等于它所输出的最大值。
  - (1) 对
  - 2) 错
- B 一个全程计数器的模值等于2的n次方,其中n为计数器中触发器的个数
  - (1) 材
  - (2) 错

- ( 计数据的最高有效位(MSB)通常定义为 O 或 O,
  - . 4
  - 2, 10
- D 在木章 P. "异步"的意思是"在同一时间发生"
  - त अ
    - 2 部
- L. 异步计数器中存在附加的传输延迟
  - . 44
  - 2. 锰
- F 异主。数器也经常称为脉动计数器
  - 1. 好
  - (2 镗
- ( 计数器的 MSB 的分频因数总是等于它的最大输出数
  - d 44
  - 2) 错
- H 依次递增的计数器是指计数值\_\_\_\_\_1
  - 41)加
  - (2 减
- I 组成 个模 64 的异步计数器需要几个触发器。
- J 検 16 加け数器在 155 全日钟脉冲之后输出值为多少率

# 7.2 异步截位计数器

## 要点

- 1. 明确判断出异步截位加计数器的模值和计数最大值
- 2 能够判断出异步截位加订数器的输出频率
- 3. 给出特定的模值、设计出对应的异步加计数器电路
- 71 与介绍的模 8 和模 16 计数器均为全模计数器 这些计数器的模值恰好等于2 的整数次方, 其中这个整数为该计数器中触发器的个数,模可以表示为 2\*\*

使计数器的模值(分频因数)小于2的整数次方常常也很重要 当一个计数器的模小于其全模值时,它就是截位计数器。"截位"可定义为"缩短或是好像被截断"或是"突然终止" 这两种解释很适合描述计数器的模值减少的情况,所以我们把这种计数器定义为截位计数器

## 7.2.1 模 5 加计数器

图 7.1 和图 7.2 所示的逻辑图是前面我们介绍过的模 8 异步加计数器 图 7 8(a)所示的逻辑图显示了如何调整模 8 加计数器,从而改变它的模值




图 78 由 NGT 触发的触发器构成的模 5 异步加计数器

这个电路有一个进行截位的与非门,该与非门的输出代替了通常的高电平开关,从而与每一个触发器的CLR输入端相连。与非门的控制端为MR,和MR,(Master Reset )。该电路的其余部分与图7.1 所示的模 8 加计数器的相同。

或个计数器看 5 个状态、最大输出数 54-100 生制数 01,的近点。几次9、因此不了考虑。每7 8e 的反应显示了最高行输出Q。的概率为5分析,这样更过一步扩展。计数器最高作的分别因数等于「脱模值的生态。并且因为该,数器不再计数列...。 是到它的某个输出数据使被截在了。所以Q 带的输出气料的过去式和复数形

模5订数器的截住规律非常简单。截1.对于异步计数器就是"将要求的模值中的高电平在接入截停电路"。这样、数据 101 中的 Q, 和 Q ()恰好均为高电平

模 5 计数器也可以用 PGT 触发的触发器组成、如图 79 所示。这里 Q 输出作为触发器 B 和 ( 的量步以 K 输入、触发器的输出端 Q,和 Q 仍  $\gamma$  MR 输入连接。我们同样可以反现计数器的输出端仍然是各个触发器的 Q 端。下面的设计问题是利用异步截(加计数器的知识来解决的




图 7.9 由 PGT 触发的触发器构成的模 5 异步加计数器

#### 7.22 模 24 加计数器

以个问题是利用 NCT 触发的 K 触发器设计模 24 异步 J 计数器 第一步是确定需要多少个触发器。因为4个前发器只能实现模 16 计数路、F 以需要5 个触发器 这是利用前国介绍的内容来确定的。 改力要n ´ 触发器、U,n 对 该人:

 $n + \log 24 = \log 2$ + 38 = + 63010 4.585

运里的模值为24

答案表明定要4个以上的触发器。当然,我们要取下一个较大的数。因为25-32,所以5个触发器可以构或模32计数器。因为这个计数器的模比我们所要达到的模值大,因此可以对其进行截停

第一步是判断计数器的哪些输上端与截位电路相连 因此要判断我们所要达到的模值在计数器的哪些输出端为与电平 24的 计制数为11000、所以 Q, 和 Q, 位必须与截位电路相连、从向使计数器在计数到 23—1011、,后复 5

实现电路如图 7.10 斤  $_{1}$  ,该设计题也可以用 PC  $_{1}$  触发的  $_{2}$  是被发器来实现,这就需要将触发器的  $_{2}$  。到  $_{2}$  ,的 CI  $_{3}$  保输入分别与前一个触发器的  $_{2}$  输出端相连。用来截位的与非门仍然与  $_{2}$  和  $_{2}$  相连




图 7 10 模 24 异步加计数器

# 7 2.3 异步 IC 计数器

#### 7493/74LS93

商用 14 引脚的 IC 计数器的逻辑图如图 7.11(a)所示,其逻辑符号如图 7.11(b)所示、功能表如图 7.11(c)所示。





图 7 11 7493/74LS93 异步 IC 计数器

这个计数器常作为模 8 或模 .6 加计数器使用。如果从 CLK B 引脚输入时钟脉冲并将 RESET 输入端  $(R_0, \Delta R_0)$  接地,那么该计数器可以作为模 8 加计数器使用。由电路的逻辑图可以看出,在这种情况下没有使用触发器 A 因为当计数器从 CLK B 处输入时钟脉冲时,并没有使用输出端  $Q_0$ ,所  $Q_0$  变成 LSB。

如果从CIKA处输入时钟脉冲并将RESET端接地,那么这个计数器就变成了模16加计数器、这时输出端Q、与输入端CLKB相连。检查电路发现,在这个计数器内部,触发器A的输出端是惟一的一个没有与下一个触发器相连的输出端。这个计数器具有多个功能,可以作为模8或模16加计数器使用。图7.12分别显示了该计数器为模8或模16时的电路连接情况。7493计数器可以通过截位构成八于16的不同模值的计数器,利用本方前半部分所讲的截位规律即可实现



每 7.12 7493/74L 593 计数器




图 7 13 7493/74LS93 计数器





图 7 13 韓 1 7493 74LSG 上数器



到714 7493/741×33 tt数器, 模 9结构

有设计截任异步IC 计数器时、心该考虑到另外一个问题 计数器工具有两个复位输入端 我们怎样组成 个模 14 计数器呢 这个模值(1110)需要 个输出端与复位输入端相连接,简单的解决办法就是遵循截位规律 是图 7 15 所示,使用一个与门解决问题 当计数到数据 14 (11.0) 对将在 Q<sub>1</sub>, Q<sub>2</sub>和 Q<sub>3</sub>上产生高电平,并立即使计数器复位到 0000 这时在计数器输出端光显示出最大数 13 (1101,然后利用截位电路使计数器复位为 0000

#### 7493/74LS93 ANSI/IEEE 符号

如图7.16 形示为该计数器的 ANSI IEEE 符号 这个计数器符号包括一个部分 标有 CTR 的部分说明这是一个计数器,该部分称为公共控制部分,这部分与其他几个部分分开是为了表明其输入端是该计数器电路的公共端、其中  $R_0$  (RESET)输入为高电平有效,& 符号表示这两个输入必须同时有效才能使计数器请零。完成清零后,计数器归零,公共控制部分的 CT = 0 说明了这一点

ANSITELE 約5 配第二个部分机 为DN2, 代表。数器 配触发器 1 へ为見有一个触发器、或 以该电路是 \* 分類に路 以 丁旬輸入符号表刊付钟 5 ト 革育有效 可倒輸入在过紧接着出 \*+ 表用该计数器在每个有效的月钟转换付计数值サー




图 2.5 74937741.893 月数器。 蟆 14 结构




图 7 16 7493/74LS93 计数器、ANSI/IF LE 符号

第一个部分标为 DIV8、代表计数器中的触发器 B、C 和 D 进制 0 和 2 标在计数器 DIV8 部分、输出端  $Q_n$  至、 $Q_n$  所标的 0 和 2 分别代表  $2^n$  到  $2^n$ 

#### 74293/74LS293

74293/74LS293 与7493/74LS93 计数器一样,都比较常用、是14引脚的异步IC 计数器 惟 的 不同是引脚排列次序

#### 74393/74LS393

图7 17(a 和(b,是 74393/7418393 逻辑图和符号 在 16 引脚的 IC 封装中,有双 4 位 二进制计数器,包含 8 个 主从触发器,分别构成两个独立的模 16 计数器 图中只显示了 个计数器 将这个计数器的逻辑符号与图7.18 中的模 8/模 16 7493 计数器的逻辑符号相比,有两个主要区别。图7.17中的74393/74L5393 逻辑图和符号显示出这部分计数器只有 个时钟输入,并且内部所有的触发器都是异步串联的,所以在74393内部不具有模 8 计数器 7493的 功能结构 另一个不同是计数器内部只有一个高电平有效的清零输入端




图718 7493 异步1(: ) 数器的逻辑符号

## 7.2.4 计数器的级联

众所周知、计数器中每次触发器翻转时、输出的频率就是其输入频率的。 半 如模 16 的计数 器输出频率为、 $Q_A=f_a/2$ 、 $Q_B=f_a/4$ 、 $Q_C=f_a/8$ 0。 $Q_A=f_a/16$ 

图 7 19 显示了 74393 中的两部分: 双 4 位 进制计数器 计数器的这两部分通过将第一个计数器的 MSB 输上端与第一个计数器的时钟输入端相连的方式级联起来

图中显示第二个计数器的MSB输出端的频率为 $f_a/256$ ,第二个计数器的输入时钟频率为 $f_a/16$ ,Q,输出端的频率为 $f_a/32$ ,它还与触发器B相连,使 $Q_B$ 端输出频率为 $f_a/64$  同理,Q 端的频率为 $f_a/128$ , $Q_B$ 端的频率为f/256 级联计数器产生的模值等于其分别的模值之积。所以图 7.19 中的电路的模值为:MOD16 × MOD16 MOD 256





图7.9 模256;数器

冬7.20  $\pi$  中 毛电路的模式 60 一尺 个电路 由一 ,模为  $\pi$  0 的  $\pi$  74393 和一 个模为 6 的  $\pi$  7493 组成 因  $\pi$  7模 6  $\pi$  数器的输出 端  $\pi$  的频 率  $\pi$  7 60,所以该电路常作为 60 分频电路使用

图 7 20(6) 引示的 为模 10 计数器 每到 10 个时钟脉冲就将计数器复位 次 74393 每次复位时 7 时 约都在 Q ,端立年 一个下降治达人 7493,使其计数加 1 每 当 74393 从 100 复位到 0000时,计数器 7493 就循环 1 1 2 文作循环重复 6 次,在 4m 时刻,计数器全部清零,重新开始计数



|                      | $Q_D$ | $Q_C$ | $Q_B$ | $Q_A$ |
|----------------------|-------|-------|-------|-------|
| $t_0$                | o     | 1     | 0     | 0     |
| 1                    | 0     | 0     |       | - 1   |
| 6                    | 0     | 0     |       | n     |
| '.<br>'2<br>t3       | 0     | 0     |       | 1     |
| t4<br>t4<br>t6       | 0     |       | 0     | Ü     |
| te                   | 0     | 1     | 0     | 1     |
| t6.                  | 0     | 1     |       | 0     |
| r,                   | 0     | 1     | _     | 3     |
|                      |       | 0     | )     | 3     |
| ′8<br>r <sub>9</sub> |       | 0     | 0     | 1     |
| 10                   | 0     | 0     | 0     | 0     |

ь 模10, 数49,

图 720 模 60 计数器

## 7.2.5 异步计数器的优/缺点

五步计数益的议。机对比较容易,并且其电路。同步计数器简单。但是异步计数器有一个固有的缺乏。就上附加的传输延迟、到7.21指发地小位了这个问题。图中所示为典型的模象异步计数器 皮形 剂加的传输延迟 "上了瞬门误价。当对计数器的输出进行译码时,这是一个普遍存在的问题。因此只有存在主数了比考虑中




图 7.21 异步 11 数器的特态输出波形

图 7 22 所示的电路是带一个译码输出的模 8 异步加计数器 将  $Q_s$ ,  $Q_s$ 和  $Q_s$  相与 + AND , 则 可对数据 000 进行译码 当  $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$   $Q_s$ 




图 7 22 对 000 数据进行译码的模 8 异步加计数器

真主的问题是,译码主路会接收到瞬时误码,并产生有效输出,从而导致译码正错。在78节 卫我们将解决这个问题

另一个问题是附加的传输廷也使这种计数器的时钟频率相当有限 图7.23(a)的波形是将图7.21 每 示的波形加注了时间和时钟频率 本例的计数器中各个触发器的传输廷迟为 30 ns 这个波形中的输入时钟脉冲频率为5 MHz 数据一般都很正常、瞬时误的例外,不过这可以通过正确的译码电路解决




图 7.23 模 8 异步加计数器的波形

图 7.23(b)中波形的输入时钟脉冲频率为 15 MHz。计数器中各个触发器的传输延迟同样为 30 ns。对这个波形进行分析、发现在前 8 个输入时钟内存在下列数据: 000, 001, 000, 011, 010, 101, 100, 111, 110。这些不再是瞬时误码,而是全程错码。

计数无序的问题源于输入时钟频率,图7.23(b,中的时钟频率太高。在设计计数器时,必须计算异步计数器最高。级的时钟频率 一旦算出时钟频率、就不能超过这个最大值,如图7.23(b)斩示。对于异步计数器,最大时钟频率通过下列公式计算得来:

 $f_{m} = i/mi$ 

### 这里产 触发器的全数

7. 每个触发器的延迟时间

建过前面的分析、已知模 8 r 数器中每个触发器内延迟时间为 30 ns, 所以它的最大时钟频率 为 H T MHz

 $t_{\rm min} = 1.330 \, \rm ms$ ) 1.90 rs 11.1 MHz

通常、低于 $f_n$ 的复数会产,瞬时误码,这在异步计数器中很常见,而高于 $f_n$ 的频率则会产士错码。

### 7.2 节复习题

- A 年义"截行"
- B 解释截位的规律
- U. 组成模 100 的量步 III 计数器信用多少个触发器:
- D 模 2 截位加计数器的最大输出数据为
- · 当计数器的输出数据必须变为 个信号,使后续电路产生某些活动时需要译码器 1) 对
  - 12, 街
- F 在组成模 13 计数器时、哪几个输出位需要接入截位电路"
- G. 由模 10 和模 12 计数器级联成的电路的模为多少,
- H 对于由廷民时间为 25 ns 的触发器组成的模 16 异步计数器, 17 算其 fmax 为多少?

# 阶段性小结(7.1节~72节)

是步计数器可以通过将触发器的耐钟输入端(除了LSB触发器,与前一个触发器的输出端相连 而确定,这些计数器通常是指脉动计数器。

计数器的模值是它的最大状态数。在计数器没有截位时,它的模值等于2的n次方,n为计数器中触发器的个数。

计数器的输出就是每个触发器的Q输出端。 $Q_a$ 或 $Q_c$ 是计数器的LSB输出端 一般来说、计数器的MSB输出端的分频因数等于它的模值

加计数器在清零后输入一个时钟脉冲时计数到1<sub>66</sub> 减计数器在清零后输入一个时钟脉冲时输出全为高电平、最大计数值<sub>66</sub>

计数器可以通过截位产生小于2的整数次方的模值,也就是通过逻辑门利用所要达到的模值将计数器清零 当起到截位作用的与非门输出低电平时,主复位输入( $R_{01}$ 和  $R_{02}$ )将所有的触发器异步清零。

对于异步计数器。截位规律就是"将要求的模值中为高电平的位接入截位电路"

要实现一个计数器,所需的触发器的个数n必须使2的n次方大于或等于希望得到的模值。如果2的n次为比所要达到的模值大、那么必须对这个计数器进行截位

计数器级联产生的模值等于具分别的模值之积。例如,一个模10计数器级联可组成模1000计数器

量步计数器的取引和组成都很简单。可是,它们的传输延迟会导致如下问题:产生瞬时误码影响了净码输出;当输入时钟频率过乌时会产生错码。

## 阶段性练习(71节~7.2节)

- 1 加口数器的模值通常等于它的最大输出数
  - a, M
  - ь. 错
- 2 到724 ル 示为一个

计数器

a, 川

b. 减





图724

- - a. 2
  - b 4
  - c. 6
  - d. 8
- 4. 使计数器递减的意思是使计数器的输出值\_\_\_\_\_。
  - a. 增加
  - b. 减少

计数器 5 图 1 25 1 小 月 一个 \_\_ a lift b flox



- 6 图 7 25 折示的计数器的模力
  - a. 8
- c 32
- p. 16
- a. 64
- 1 图 7 25 听示的计数器的最大输出值为
  - a. /
- c. 16
- b. 32
- d 8
- 8. 图 7.25 所示的计数器的输出端  $Q_p$  的频率为 $f_J$ 
  - a. 64
- c 16
- b. 32
- d .8
- 9 图 7 25 所示的け数器在经历 100 时钟脉冲后电路的输出值为多少?
  - a. 4
- c .2
- b 8
- d. 16
- 10. 图 7.25 所示的订数器的最大时钟频率为多少?假设触发器延迟时间为 25 ns

  - a, 4 MHz c, 20 MHz
  - b. 8 MHz d. 40 MHz
- 11. 图 7.26 所示的计数器是模。
- 异步计数器

- a. 5
- c. 7
- d. 8
- 12 要组成一个模65 异步. 计数器需要多少个触发器。
  - a 5
- c. 7
- h 6
- a. 8




图 126

13. 图 7 27 所示的 /493 IC 的模为多少/




图 127

14. 图 7.28 所示的 7493 IC 最大输出数为多少°




图 7 28


15. 图 7.29 所示的 ANSI/IEEE 符号包含 「个部分、最上边部分(标有 CTR 是: a. 触发器 A

- . 么共控制部分 。一般性质部分 a. 相大行志部分
- $R_{R}$   $R_{OL}$  CLK A CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK B CLK

16 图 7 30 所示的电路的模为多少?

a 12

b 36



# 7.3 同步计数器


# 要点

- 1. 定义并能判断加/减同步计数器的模值
- 2. 与异步计数器比较, 列出同步计数器的优/缺点

# 7.3.1 模 8 加计数器

这里"同步"定义为"同时发生" 由图 7 3 Lai所示的模 8 同步加计数器可以看出, 个触发器均与一个时钟输入相连 异步计数器的传输延迟在同步计数器中不会发生,因为所有触发器的时钟脉冲同步,这个时钟使得所有的触发器同时改变状态 另一方面,在同步计数器中允许上升沿、

、降沿触及的触反益互换几个是测力数结果。但是,组支计数器的所有触发器必须都是 五指触发 支都県下路と 触ち



、 罗辑图

| CLOCK | $Q_{\zeta}$ | $Q_B$ | <u>C</u> A |
|-------|-------------|-------|------------|
| (T R  | _ ^         | 6     | Û          |
|       | !           | -     |            |
|       |             |       | Ú          |
|       | 0           |       |            |
| 4     |             | 0     | 0          |
| 4     | '           | 1     | n          |
| ,     | 1           |       |            |
|       | 0           |       | :          |

图 7 31 模 8 可步加计数器

在这种口数器中,在每一个时钟脉冲的有效转换到来时,通过硬压连接而发生翻转的只有一个 触发器、形就是触发器 A、该触发器产生了ISB J、和 K、都与逻辑 1 相连 无论是异步还是同步计 数器、LSB都必须在每个时钟脉冲的有效转换对发生翻转,从有产生奇数、偶数、奇数

同步计数器中具余的J K输入都没有通过硬件连接逻辑1, 因为所有触发器的时钟脉冲是同步 的 如果都通过硬件连接逻辑 1, 那么图 7.31(a)中的计数器将在每个时钟的下降沿 育触发、由000 变为111, 再变为000。

什么时候使触发器正确触发的问题将留给设计者完成,我们不再详细讨论这个问题 现在先来 分析图 7 31ta 所示的电路和这个加计数器所需的输出 图 7.31tb,为输出的数据。

输出数据显示了LSB在每个时钟的上升沿翻转,同时也显示了每次LSB( $Q_{lpha}$ )是高电平时。经 过 $t_1, t_2, t_3$ 和 $t_4$ ), $Q_{tt}$ 就会在下一个时钟变化时( $t_3, t_4, t_4$ 和 $t_4$ )也翻转。这是通过将触发器 B 的 J K 输入端与触发器 A 的输出端 Q。相连而完成的

下一个要考虑的问题在输出数据中清晰可见,这个问题是触发器C何时翻转 输出数据显示它 之须在 4 的时钟输入时翻转,并在 4 时再次翻转。这两个时钟输入紧随数据 011 和 111 在这两个 可见。数器支孔屏具计数路中的附加延尺, 这是因为所有触发器的电压水冲压。 图73、a中门间下,数据。最大同种标系、2 个种发器的延迟时间和TOGGTE控制。 ]的延迟时间所控制。 集到73.5a中的解发器 中30 ms 的延迟 的 与 [产 : 17 ms 的延迟 , 对公取大时钟协会主使力 2、MHz

 $t_0 = 1.t = .30 \, \text{ns} + .7 \, \text{rs} = .47 \, \text{ns} - .21.3 \, \text{MHz}$ 

这里:一个断发器的任志时间 1 与门的延迟时间

 $Q_{\ell}$ 

在国样的触及器廷大时间。。同步计数器的最大时钟顿擎近似等于模多异步计数器的两倍 提用时柱的触发器、模 32 「少)数器有 .50 点的延尺、它的 f<sub>sc</sub> 为 6.67 MHz - 前面设。的模 32 点步。数器的 f \_\_\_\_为 2.3 MHz - 《模值增加时,异步计数器的最高位时钟最季度 f ]减少。因为时 步计数器设有阶别延迟,所以上"最 f ]。对制度 f 更高限恒

「玩步」数器的缺点是需要料殊的控制。[才能得到证确的设计、因此增加了电路的复杂性。在设订更复杂的订数器时、文种情况更知的显

## 7.32 模 16 加计数器

 $Q_D$ 

 $Q_{\mathbf{A}}$ 




图732 模16间步加计数器




图732(续 模16间步加计数器

## 7.3.3 模 10 加计数器

目前应用更广泛的计数器是模 10 加计数器,一般称其为BCD 计数器或 +进制计数器,因为它从 0 计数到 9 这个计数器常用于 +进制显示,例如接上段码显示器 如图 7.33(a)所示为模 10 加计数器的逻辑图,图 7.33(b)是它的计数序列




图 7.33 模 10 同步加计数器




图 7-33:续;模10 可步打数器

计数序列还显示触发器(只有当 A=B-1时才会翻转,这只有在数据 0011 和 0111 之上才发生。触发器 1 在  $t_0$ 时由低电平翻转为高电平,这是因为  $Q_{s}$ , $Q_{s}$ 和  $Q_{c}$ 在  $t_{0}$ 脉冲 1 都为高电平。由对刻只有  $LSB(Q_{s})$  翻转为高电平,在  $t_{0}$ 之后因为  $Q_{s}$ 和  $Q_{c}$ 为低电平,所以他发器 D 将在  $t_{0}$ 清零

通过控制 1-6 输入面产生的计数序列如下:

- Q、是由J + K。 1 得到的,并在每个有效的时钟转换时产生翻转过程
- $O_n$  是由  $J_n$  4D 和  $K_n$  1 得到的
- $Q_c$  是由  $J_c = K_c = AB$  得到的、这使  $Q_c$  在数据 0011 和 0111 之后翻转
- Q 是当A B L 1 时翻转为高电平的 L 有效时钟转换之后 Q 。翻转为高电平,一直持续到 L 的钟转换的到来,然后又回到低电平 这个过程使触发器 D 倩零

如图 7.33(c)所示为该计数器的波形。在模 10 异步计数器中,数据 1010 的持续时间很短、因此在计数器清零之前,在  $Q_B$ 端产生一个尖顶脉冲、注意,该计数器在  $t_0$  时没有大顶脉冲产生,这也是同步计数器的另一个好处

本节介绍了三种同步加计数器,这些计数器的设计将在76节介绍。

## 73.4 模8减计数器

图7-34。山为模8同少城、数器的逻辑图 这个威计数器类似于对应的量少计数器、利用触发器的Q输出、响控制 100-GLE操作




图 7.34 模 8 同步减计数器

LSB触发器 直处于IOGGLE模式 计数序列由每个触发器的Q端输土,如图 $7.34(t_0)$ 所示,该图问时显示每当 $LSB(Q_A)$ 为低电平时( $t_0$ ,  $t_2$ ,  $t_4$ ,  $t_8$ 和 $t_8$ 之后), $Q_B$ 都将在下一个时钟转换时翻转,因为 $Q_A$ 在这些有效时钟转换期间都是高电平 注意这时 $J_B$ 和 $K_B$ 都必须与 $Q_A$ 输出相连。

| 数序列总 可了触发器( 。 但在其便脉冲 £ 、 £ 和 5 时翻转,这些时理脉冲的压现紧跟着数据 000, 100, 然后又是 100 | 这些数据表明 Q 4 和 Q 在这些情况下为低电平,并以将与 ] 和触发器 ↑ 和 8 的 √ 相输 □ 指连接 | 对为 Q 和 Q a € ± , 5 和 5 之后为高 包 平 , 而以触发器 ( 在 € , 6 和 1 处翻 每 一 + 包 当 J A 0 可 触发器 B 和 € 处于 RETAIN 状态

图 7.346 对,数器的版形。输出频率为 $Q_1$   $f_2/2$ , $Q_2$   $f_3/4$ , $Q_3$   $f_4$  最大时间频率计算方法与再步测计数益的相同

同步 J. L. 数器 , 司步减计数器的惟一不同是利用 Q. F. 是 Q 来控制翻转。因此利用咨询门来构成即, 减计数器是一种很简单的方式。这些内容将在 7.4 节中介绍


## 7.35 同步计数器的优/缺点

本与讨论同步计数器与异步计数器相比的优。缺点、为了方便、在此将这些特点总结出来 同步计数器中所有触发器的时钟同步,所以没有附加的传输延迟。异步计数器中的瞬时误码在 这里并不存在一方外同步计数器可以产生比时模的异步计数器更高的时钟频率

同步计数器的设 76° 比异步计数器更复杂。同步计数器需要更多的逻辑 ]来控制翻转不过这个问题无领顾虑太多,因为大多数常用的计数器都可利用 TTL 计或 CMOS IC 来实现

## 7.3节复习题

A 定义姻图 735 万小电路



- B 3 个时钟之后图 7 35 中电路的计数 是多少?
- C. 图 7 35 中的哪一端是计数器的频率输出端?
  - $(1,Q_{\star})$
  - $(2) Q_R$
  - (3 Q
- D 同步计数器的逻辑图的特征是什么?
- E. 对照异志计数器、列出同步计数器的优点

## 7.4 同步加/减计数器

### 要点

定人升判断 加 减 同步口数器的模值和计数序列

力 减计数器的 5 用很。泛、因为它们仅仅依靠一个输入控制就能进行增值或是减值。有几种 IC加,减计数器上常常用 人多数几 也是可编程的,通过调整当前输入下的计数长度实现短计数 本节讨论 个简单的加 减计数器 可编程加 减计数器的 (形式将在下 节讨论。

先对加 减计数器的内部计数网络进行简介、我们确信读者已经理解了加法和减计数器 模 8 同步加计数器(图 7 36 ) 的计数序列表明:

- 1 ISB 触发器在每个有效时钟转换时。定翻转,可以将J和 K接高电平来实现的
- 2. 触发器 B V 须在 Q 为高电 V 之后的 V 一个有效时钟转换之后翻转,可以将触发器 B 的 V 和 V 端连接 中与 V 。端相连来实现
- 3 触发器(必须在 $Q_s$ 均为高电平之后的下一个有效时钟转换时翻转,可以将 $Q_s$ 和 $Q_s$ 输入与门连接,再将与门的输出与触发器C的J和K输入端相连来实现

| y <b>l- 音</b> | 在局法工证数器由         | 自是使用 O 输压端来控制翻转操作的                |
|---------------|------------------|-----------------------------------|
| (I 包、、        | - 1よいりか かり 女どの 生 | 二、母、走、大、力、し、物、正、油、木、化、肉、棚、枝、泥、竹、木 |

|                | UP          |       | l (   | OW         | •     |         |
|----------------|-------------|-------|-------|------------|-------|---------|
|                | $\varrho_c$ | $Q_B$ | $Q_A$ | $Q_C$      | $Q_B$ | $Q_{A}$ |
| CLR            | 0           | 0     | 0     | 0          | , 0   | , 0     |
| t              | 0           | 0     | , 1   | 1 <b>*</b> | - L*  |         |
| ta             | 0           | 1 ×   | 6     | 1          |       | , 0     |
| $t_3$          | 0           | , 1   | /1    |            | - O # | 1       |
| $t_4$          | 1 1 5       | 0 🖊   | 0     | l          | , 0   | , 0     |
| t <sub>5</sub> | 1           | O.    | /1 (  | 0 *        | · . * | 1       |
| $t_6$          | 1           | 1 📕   | 0     | 0          | J     | 0       |
| $\tilde{t_2}$  | ı           | , 1   | / ·   | U          | 0 🖊   | ´ 1     |
| $r_8$          | 0 🖊         | 0 ₩   | 0     | 0          | 0     | 0       |

图 736 加 减法计数序列


模 8 同步减计数器的计数序列、图 7.36) 表明:

- 1. LSB 触发器在每个有效时钟转换时一定翻转,可以将J和 K 接高电平来实现
- 2 触发器 B 必须在  $Q_4$  为低电平之后的下一个有效时钟转换时翻转,可以将触发器 B 的 J和 K端连起来并与  $Q_4$ 端相连来实现。
- 3. 触发器 C 必须在  $Q_A$  和  $Q_B$  均为低电平之后的下一个有效时钟转换时翻转、可以将  $Q_A$  和  $Q_B$  输入和与门连接,再将与门的输出和触发器 C 的 J 和 K 端相连来实现。

注意,在同步减计数器中一直是使用 Q 输出端来控制翻转操作的。

通过使用一些逻辑门可以将加、减计数器组合到,起一关键是利用Q端还是Q端来控制触发器的操作。

如图 7 37(a)所示为模 8 同步加, 减计数器。这个计数器既可以作为加计数器又可以作为减计数器, 因此在本节中只需讨论一个控制电路。将控制输入端标为 UP/DN,表明当控制端输入高电平时计数器进行加法计数, 而输入低电平时计数器进行减法计数。



鱼737 模8加 碱山数器

当些制造为民民主动。1.12元 #1 控制, 正工作、禁止 #2 控制。1 #2 控制、输出为低电平、使 #3 或门工作、并禁止#5 デ 因为禁止了#2 租#5 逻辑。1、5万分触发器 A 和B 的 O 输出端末使用 使 #1 控制 [6. 双、从几允许Q 输出局与触发器B的J和长端归连 同样也允许Q 和 Q 与触发器 U 

"往 n 而为纸毛 Y D。 DN ,#2 控制门 I 作,禁止#1 控制门,从 C 允广利用 Q、相 Q 来控制 触发器的翻转操作, 结果是并有减去操作

如果在计数器。数期间输入电控制信号改变了、据久计数学列随之改变、漏图7.37db 近示。计 数器基始于青零状态, 当LPDN 1时计数格增加到101, 当LP/DN = 0时计数格减少到1000 如 果LP/DN女冬中皮多所小又恢复大高电平、则计数器再将计数增加到ill)

## 74节复习题

A. 同步减计数器是利用 输出端来控制翻转操作的

(b) O


(2) Q

- B 图 7.38 所示电路配模值为多シュ
- (图 7-38 所示电路F-TP.DN 控制输入编为高电平 17将进行\_\_\_\_\_ 1 数

i, ,i

(2)减

D 判断图 7 38 所示电路的最一计数 ( ta 之后 、 主意状态分析是从清零状态开始的



# 7.5 同步可编程计数器

## 要点

- 1 イトリン、編件 数件にを解符号或标条利力能表、判断工等的解人、从 T。确实现定数 もこ和特別的模様。
- 2 冷旱数代表和计数表下、守坂城两个喊更多个计数器 E 从,灵现《是求的干数时、角定至 接方,利利首数基

问题是有的失最终的点数形、要重复装入初始值。相对未说这是一个各易面块的问题。本有介绍了1.0种形式数器,直充介绍的始化计数器的基本概念。

## 7.5.1 可预置的计数器

图 7.39 比如的复数 6 同步 数器 可编程 中 171.1 数器通过 5 章 上 3 进行量 5 预置 18 章 数器的 Q输出 端为 Q 3. Q 和 Q 这在实际 使用生很常见, 3 严任何 本数据于册都是这样命名的电路的输出的是来 14 各个触发器的 Q 输出端




图 7.39 MOD 8 同步可编程加,t数器

当LOAD输入变为低电平 被置有效)时, 图 7.39中的与非广、作 该输入激励触发器的异步输入。PRF或(LR 并优先于时钟控制 当LOAD有效时, 计数器4能计数。

当10MD 人民 3中。 被量 2 数 ,如果有质置 崇输人 . 进集数据 0.1 P 0、P = 1、P = , 内导 + 装入水数据

「HOMD 「、P 和人内の支触发程Q 的 PRF 输入为。 这人 1 該輸入並是无效輸入 0 管 过上 1 1 1 OMD 、電信と こ使 、「 了輸出力0、年行該信号、冷艇及器Q,和、CIR端、使 該触发器 青  $\delta$  、  $\omega Q$  (

当10 VD 有效,,,,,以且于编和工数器的预置的输入。进制数 预置端的支相器保证在任何 约是1多、酶发器的主步输入中有一个有效

以 各例中、如果10AD输入有效、计数器都将计数到) [11] "ALOAD 11. 假设一直五差 CIK输入、形么计数器将增加到 [11] "到达了计数终值后、复位为(000元 开始再一次循环 玩在的运动 是计数器每次到了计数终值 [11] "全重复装入(01)

ス 「J 企民 可編程、数器的以进 包路形式 佐園 7-40 a) 所示、装入 "] 趣可 い通过 或 + 、 ] 代替 + 作] 未解 大 将航 发 智的 Q - , Q 和 Q 新出 端 「1 (を) 的輸入 編相 直 1 (を) 2 (を) 2 (な) 数 序 り 如图 7-40 (a) で ホ 和 土 截 に 規律、 り い 解決 在置 可 認 一般 要 下 同 计 数 均 : 0 1 全 , . . . . . 011 全 , . . . 、 等 等 、 加 東 を 独 、 「不能 在 1 、 之 上 に 作 、 は 数 器 将 不能 上 确 计 数

该计数器在11. 之后的下一个主常计数为000、所以、当111出现时、或证 ]的输出将人高电平、使于数器异步重新装入011

是少加点数器的截住规律是"将希望得到的模值中的高电平位接入截信电路"这个规律并不适用于每个可编程计数器。但从理论上讲是可以的一在异步加计数器中,模值总比希望得到的最大计数值高、所以模 MOD 值可以并升截住 同样的显路适用于可编程计数器 上例中、计数器计数约 III 后看重新装入0... 因此通过逻辑推理可知、应将希望重新装入的状态的前一个状态与截信电路连接。上例中该状态为000、当其上现该状态时,或证门将重新装入01。





图 740 MOD 5 同步可编程加计数器



这 7.40ke 所示的 皮形显示 "该电路的计数过程"正言,在长和 t 之后, Q 和 Q 建土现了短暂 的力與脉 中一ト为计数字列是ココ、100、101、110 和 1.1、町以它是一个模 5 计数器 - 圏 + 〇 的 输出支形有效 / 5

假设将图 7 404.0次成模 4 计数器。哪些电路需要改动 2.2 惟一需要改动的是将倾置输入改为 100 アニュ、ア 0. ア 0) 此时、戸数器的計数为 100, 101、110 和 111、然后再从 100 开始 继续循环。自此可以很青楚地看出该计数器比前面介绍见计数器有更多的优点。

模6同步 [编程减计数器如图7.4] a的示、电路的工作过程与同步 [编程加计数器的基本相同 图7.41ta 所示的计数序列显示了希望得到的计数序列有六个状态, 分别是10., 100, 01., 0.0, 00. 和 000 上意 000 之后的计数是 111。该计数必须能够产生一个高电平以便能预置门。减计数器中 不使用或引引、因为它的逻辑是"所有输入为0、输出才为1" 选用与"1、是因为与引的逻辑是"所 有输入为1、输出才为1"因此、当计数器计数到111时、通过使能预置行门、从而立即将101预 置给计数器

# 7.5.2 同步 IC 计数器

#### 74193,74LS193

同步4行可逆 加 减 证制计数器完全可以通过对预置输入编程来实现 通过改变预置的 进制数可以改变模值 可以级联该计数器而无需外部电路

该计数器的逻辑图如图 7.42 所示。时钟输入加在 LP 5 脚)或 DOW N 4 脚 输入端、以决 定计数方可 未用的寸钟输入端必须接高电平,以保证正常的计数操作 如果未用的时钟输入 由于某种原因变为低电平、那么计数器将不能上常计数 如果未用的时钟输入在计数到偶数 LSB · 0 ) 时变为低电平,那么计数器将停止计数。在加法计数中,如果未用的时钟输入在计数 到奇数 + LSB - 1 时变为低电平,那么计数器只进行奇数计数。




图 741 模 5 同步可编程减计数器


利用逻辑图中的逻辑关系,可以从理论上证明打钟变为低电平时的奇数计数过程,证明过程将留给读者完成。如果未用的时钟输入没有接高电平,则是以证明计数器无法下常工作。所希望的时钟信号。1P或DOWN,应同时加在所有4个触发器。

高电平有效的 CLR 输入 14 脚 使计数器复位,它优先于时钟和 LOAD 输入 当 LOAD 输入 11 脚 有效时,计数器异步装入希望的预置数来设置其模值,这可以通过前面订论过的使能预置 1.非门来实现 预置数从数据输入漏 A, B, C和 D端 15、1、10和 9脚 )加入 数据输入 A为 SB、数据输入 D为 MSB LOAD 输入优先于有效的时钟输入

订数器有一个进位输出、CO、12脚)和一个借位输出(BO、13脚) 当存在溢出时、产生低电平有效的进位输出。换句话说、在加计数器中每当到达计数终值1111时、进位输出就有效 在减计数器中、每当到达计数终值0000时,借位输出就有效 这两个输出可以使计数器进行级联 另外,它们还可以提供一个内部预置控制信号、而无需外加截位电路。

计数的输出从 $Q_{A} \sim Q_{D}$ 取出、3、2、6和 I 脚 I  $Q_{A}$  是  $I \rightarrow B$  I  $Q_{D}$  是  $M \rightarrow B$  。

该计数器的逻辑符号如图 7 43 所示。该符号在数字示意图中用来代表计数器 符号中的助记符代表技术人员需要知道的有关计数器的所有信息 不过,技术人员还必须查阅数据表中的电路、以确保利用的时钟输入必须接高电平



為 7 42 74.93/74LS193 同步加。减法计数器的逻辑图




图 7 43 74193/74LS193 同步加 减 +数器的逻辑符号

九一点要是住的是,不同厂家的数据表常利用不同的引脚名。表71列与了该记在不同的数据表印的。脚名。第一则包括本书使用的计划名。它1.是从Texas Instruments 公司的 TT 逻辑数据表得来的。

| 引脚号 |         |                     |                   | 通月名          |
|-----|---------|---------------------|-------------------|--------------|
| 1   | (040    | 1040                | P <sub>c</sub>    | 并行装入 顺盖装 、   |
| 5   | 1       | 4                   | P                 | 预青数 ~3       |
| 1   | B       | В                   | P                 | 位置数          |
| tr  | •       | 1                   | P                 | 领置数          |
| 4,  | 1+      | $\boldsymbol{\rho}$ | P                 | M. 置数 M、,    |
| 4   | Newr    | Count 1 w           | CP                | 喊计数的,时,      |
| 5   | L >     | Count ap            | t 🕝               | 九年·数量, 针点    |
| 3   | $Q_{+}$ | $Q_A$               | Q                 | 计数输气 154     |
| 2   | $Q_n$   | $Q_h$               | $\varrho$         | ,▶数输 ㅂ       |
| 6   | Q       | Q                   | Q                 | . 数输 P       |
| 7   | $Q_t$   | Q.                  | Q                 | , 数输: WN.3   |
| .4  | Crd     | CLCAR               | MR                | 清零 / 置位      |
| 4   | BO      | Bornw               | 10                | 借1 输 4、减;数终值 |
| 12  | (0      | Camy                | $\mathrm{rc}_{i}$ | 进位输出。进计数终存。  |

表71 74193 计数器的不同的引脚名

有时不能平上判断出数据表主引脚名的用途或它是输入端还是输出端。例如, 如果没有注意到74193 的 UP DOWN脚是时钟输入脚, 那么利用图 7 42 可以解决这个问题

73193的终值计数电路如图 744 740 740 740 740 740 740 740 740 740 740 740 750 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751 751




图 744 计数终值的产生




图 745 利用 74193 IC 级联的模 256 加计数器

图7.45山所示的波形显示了CO信号与时钟脉冲之间的时间关系 在高电平时钟输入的PGF、使低4位计数器递增到11.1(加计数器的终值),此时(O信号没有马上有效 相反、再经过半个时钟周期后、当时钟脉冲变为低电气时它才有效 CO有效时它的上升器 PCT 使高4位计数器的计数递增到000元,如图745点,的计数序列所示 CO脉冲的宽度等于高电平时钟输入的低电平持续时间

利用 74193 IC 实现的级埃的模 256 减计数器 如图 746 所示 低 4 位 计数器  $Q_{\infty}Q_{\infty}$ 的 Borrow Output信号作为高4位计数器的时钟脉冲。每个计数器的计数序列都显示在输出引脚下方。图

中亚小的减计数益是从00100000、随机开始的一当时钟变力低电平时、在计数终值0000、低41/17、数器产生低电平在效的BO自号一个方高41/2计数器提制时钟脉冲、使计数从0010递减到0001、从0001递减到0000、如图所示




图 746 利用 74 931C 级联的模 256 减计数器的电路图和, 数序列

般已以通过预置数和计数终值确定可编程计数器的模值 如果给一个典型的可编程计数器预置 1010。 那么该计数器将引数 1010、1011、1100、1101、1110 和 1111、然后再预置 1010 区将 形成 个模 6 计数器

74193 利用 CO 或 BO 预置计数器时有所不可。图 7.47(a)所示的逻辑符号显示时钟脉冲加在 LP 输入端,而 DOW N输入端接高电平、此时该图 为加计数器。进位输出、CO 。与 LOAD输入相连。每 当到达计数终值时,CO 信号变为低电平。因此,每 当计数终值到来时,CO 信号有效,从而使 LOAD 有效、于是给计数器预置 1010。此时它是一个模 5 计数器,而不是前面提到的模 6 计数器

该电路的时间波形如图 7.47m 所示。波形从预置数 1010 开始,增加到 1111 在 6.之后旷钟变为低电平, GO 信号有效,计数器马上重新装入 1010 4.时刻计数器增加到 1011





图 747 可编程 74193 模 5 加 计数器



计数终值...1和预置数 1010 每次只持续半个时钟周期。因为这两个计数在一个周期内发生,所以该计数器是模 5 计数器。 波形中显示的  $Q_r$  输出的频率为 $f_r$ /5。在全部计数序列中  $Q_r$ 息为高电平。虽然图 7 47的显示了 6 个小园的波形状态,但其间只有 5 个时钟脉冲加到对数器上。

| 010  | _    |                    |
|------|------|--------------------|
| 011  |      | (                  |
| 100  |      | t <sub>2</sub>     |
| .101 |      | t <sub>4</sub>     |
| 1.0  |      | t <sub>4</sub>     |
| .111 | 1010 | · - t <sub>5</sub> |

因此,该电路是五分频电路。

可编程 74193 加计数器的模值可以用计数终值减去预置数而得到:

対数終値 - 1111 预置数 - <u>1010</u> 模 - 0101

可以利用同样的思路来分析 74193 减计数器 图 7.48 是一个模 5 减计数器 二进制 0101 为预置数、BO 与 LOAD 连接。该计数器的计数过程如下:

| 0101      | LOAD             |
|-----------|------------------|
| 0100      | · t <sub>1</sub> |
| 0011      | t <sub>2</sub>   |
| 0010      | t <sub>1</sub>   |
| 0001      | t <sub>4</sub>   |
| 0000 010, | t <sub>s</sub>   |

同样,减计数器的计数终值 0000 和预置数 0101 每次也只持续半个时钟周期,因此,这是一个模 5 减计数器 可编程减计数器 74193 的模值等于其预置的二进制值。




图 748 编程 74193 模 5 减计数器

74193/74LS193 ANSI/IEEE 符号。如图 7.49 所示为 74193 的 ANSI/IEEE 符号 事实上这是一个模 16 计数器,一般在公共控制模块标套(TRDIV 16 注意、该模块表示其输入在该计数器的所有电路中是公理的 CT 0表示当CIR输入为高电平时计数器输出为 0 ICI = 15 表示当计数为 15 并且 UP输入 (G)为低电平时,CO输出为低电平。G代表与 AND,的关系。2CT = 0表示当DOWN输入 G。为低电平并目计数为 0时,BO输出为低电平 公共控制模块的 + 和 = 符号分别表示加计数或减计数




图 7 49 74193/74LS193 的 ANSI/IEEE 符号

+号前的 2 表示当该计数器进行加计数时 DOWN 输入( $G_2$ )必须为高电平。同样,—号前的 1 表示 UP 输入( $G_2$ )必须为高电平才能进行减计数。这就与前面的讨论有关了,未用的时钟输入端必须置为高电平,以保证电路正常计数。

通过该符号引入了相关标志 相关标志以相对简单的方式展现了输入、输出、或输入与输出之间的关系。字母C表示控制相关 控制相关符号 C,和触发器 A 上的 3D符号表示所有触发器在LOAD 为低电平时装入。[1],[2],[4]和[8]表示计数器中每个触发器的位权值; Q,是 LSB, Q,是 MSB。

**超前进位**。 些计数器有超前进位的特点,该特点允许它们以高于时钟的速度进行操作。图 7 50(a)和(b)显示了两个模 16 的同步计数器。两个计数器的 LSB( $Q_A$ )都在左边。在图 7.50(a)的逻辑图中, 个与门与 $Q_a$ 输出相连,当计数终值  $1111_{Q_a}$ 到来时,该与门产生一个进位输出信号 这与前面讨论的 74193 集成电路的 CO 输出很相似,不同的是进位输出信号是高电平有效。




图7-41 韓 16 同步计数器

逻辑 4B输出控制着触发器 C的J和 K端,可以将其认为是电路的进位信号 逻辑 4BC输出控制着触发器 D的J和 K 端,也可以认为是进位信号 虽然同步计数器没有触发器的附加延迟,但是图 750@中产生的进位输出不能避免附加延迟的问题

除市所有的与门输出有效、查则这个计数器的进位输出无效 除非所有与门的传送延迟时间之和可以忽略、否则这种有效状态不会及生。在计数器控制逻辑"门的工作过程中,进位输出一定有脉动、就像异步计数器中的脉动。样,这一点限制了计数器的工限频率

图 7 50(b) 利用超前进位克服了引面计数器的缺点。这两个电路除了一点不同外心乎一样。在图 7.50(b)中,产生超前进位输出的与门,其输入直接与各个触发器的 Q 端相连,从而肖除了与门的进位输出脉动带来的附加延迟,生允许更高的时钟速度。

#### 74LS163

这里介绍的四位二进制同步让数器与前面的同步计数器不同,该计数器有一些特殊的特性。 74LS163 的逻辑符号和功能表如图 7.51 所示

这个可编程计数器的特点是,其内部超前进位电路可进行高频快速;数 该超前进位电路产生的脉动进位输出(RCO)可用于计数器的级联而不需要外加逻辑门

图751(b)的功能表显示CLR输入是同步的(发生在CLK的PGT),并优先于LOAD和使能输入ENT和ENP 这个IC有两个独立的计数使能输入端。只有当两个输入(ENP和ENT)都为高电平时,计数器才开始计数 使能端P是计数使能端;使能端了既是计数使能端,也是脉动进位输出控制端。当LOAD为低电平时,在时钟脉冲的PGT时刻向口数器同步装入一个二进制数 如果CLR输入为高电平,那么使LOAD变为低电平后,在时钟的PGT时刻,A,B,C和D上的数据装入触发器的输出端。




图 75) 74LS163 四位 L进制同步计数器

在CLR和LOAD输入都无效、使能脉冲ENT和ENP都有效时(高电平),计数器在CLK输入的PGT时刻进行正常的加计数。在计数过程中,如果使能输入为低电平,那么计数器将停止计数,并保持当前状态

图 7 52 为这个计数器的逻辑图。在时钟由低到高转换时,时钟输入需要通过一个反相缓冲器、非门一使计数器触发。所有触发器的时钟同步。




图 752 74LS163 同步计数器逻辑图

### 深入分析操作过程

LSB 触发器和与之相关的计数使能和控制门电路,如图 753 所示 图中显示了(LR 输入的同步过程 逻辑图中带括号的数字标明了逻辑电平输入触发器 A 的 D 输入端的路径。触发器的 D 输入端为低电平时, $Q_A$  存在时钟输入的 NGI 时刻,随时钟变化 因为这个时钟输入要经过一个非门再输入触发器,所以计数器实际上是在下一个时钟脉冲的 PGT 时刻清零的

由图可知,对LOAD 端输入的跟踪显示,与LOAD 有效时,在CLK 脉冲的PGI 时刻,数据A 装入触发器A内 根据计数器的计数使能端和控制。1的逻辑电平可知,为什么CLR 输入必须为高电平 无效)才能给计数器预置一个数。也可以证明与ENT 或FNP为低电平时计数器进入HOLD 状态 最后,存CLR,LOAD,ENT或ENP输入置为高电平、并跟踪逻辑电平,通过逻辑图可以证明触发器A在每个时钟脉冲的PGT 时刻翻转

同样, 通过跟踪逻辑电平的练习, 可以证明功能表的正确性, 并有助于理解同步计数器的工作 过程




图 7 53 74LS163 计数器的 LSB 部分

图 7.52 中的脉功进停输量 RCO在输出为 1111 于为高电平 ENT输入端用于计数,并使与门有效,从而产生了 RCO脉冲 这个 RCO脉冲信号的持续时间 fQ。输出的高电平时间相目

改变模值。741×163 计数器可以通过前面提及的截行电路进行截停 按照常规的截位电路方式、将希望的最大计数中方高包里的停和与证 JCNAND 连接、如图 7.54 a 所。的模 10、数器 本章前面提到过底计数器据于异立清季,所以,当CLR输入有效时,上的输出数据计划复信为0000但在这样,因为该计数器是可步清零的,所以要将最大计数值中所有为高电平的位接入截行电路、不是将所要达到的模值中为高电平的位接入截位电路 图 7.54 b 中的计数字列显示,即使 Q,和 Q,与与非直连接。 进制计数 1001 也将显示。 个周期 这是因为当数据 100. 中现时,CLR输入有效、但是实际的请零写现在下一个时钟输入的 PGT 图 7.55 中的波形显示,了这种情况




图 / 55 ~4LS163 模 10 计数器的波形

图 7 56 显示了利用预置将 74LS163 接为模 10 计数器的另一种方法。因为预置和青琴过程都是同步的、所以必须在 LOAD 有效时将二进制数 0110 预置

操作模式。图7.57(a)和图7.57 h)分别为该计数器的逻辑符号和波形 逻辑符号显示该计数器预置输入为1100。 波形显示了74.5163的不同操作模式 这些波形 j 74I.5161 很相似,惟一不同的是 74L5161 是模 4 ...进制异步计数器。下面是 74L5163 的计数序列。




图 '56 74LS163 模 10 月数器的预置

- L.CLR 有效。计数器在下。全时钟脉冲的PCL时刻输出为0000
- 2 LOAD 有效 计数器在下 个时钟脉冲的PGI 预置计数值 100
- 4 在计数器为0010之后,FNP很快变为低电平。与一与 $Q_*$ 输工端相连使输出信导 $Q_*$ 促环、从而使计数器处于HOLD模式
- 5 ENP 有效且 FNT 为低电平、计数器处于 HOLD 模式

74LS163 IC 级联。图 7.58 所示为两个 74LS163 IC 级联为模 256 计数器 模  $16 \times$ 模  $16 \times$ 模  $16 \times$ 模  $16 \times$ 模  $16 \times$ 模  $16 \times$  数器使用RCO脉冲使高 级计数器 L作 每当RCO为高电平时,第一个计数器依次递增。由 74LS163 的数据表可知,这种计数器从 FNT 到 RCO 存在 9 ns(典型值,的传输延迟 当计数器级联时该延迟也将累加,使得最大工作频率降低。当计数器级联超过两个时, $f_{\text{cut}}$ 的公式为:  $I_{\text{cut}}$ (CI k 到 RCO的时间  $I_{\text{pri}}$ )(  $I_{\text{pri}}$ )(  $I_{\text{cut}}$ ))(  $I_{\text{cut}}$ ))

在图759中,因为消除了ENT接RCO带来的传输延迟,所以克服了频率受限的问题。因为RCO接ENP而不是ENT,所以可得到预期的结果。注意,在该计数器的逻辑图中(图752)、ENP并没有通过与门与RCO连接,所以该电路的最大工作频率为1/(LK到RCO的(二、+(ENP)。因为时钟输入同步,并且使用了第一个计数器的ENP,所以当74LS163 IC级联时将不会产生附加延迟





图 7 57 741 S163 计数器



(b, 时 )图

图757 续) 74LS163 计数器




图 7.58 74L5163 IC 的 RCO 接 ENT 组成的模 256 级联 计数器

#### 74LS90

74I S90 IC 是同步可逆的加/减 BCD 计数器 这个计数器的逻辑符号和功能表如图 7 60 所示。图 7 60(b, 中的功能表显示了当 LOAD 有效时计数器可以异步预置 BCD 数 除非计数使能输入 CTLN , 为低电平时, 否则计数器将不会计数。Down/Up ( D/U , 输入端控制着计数的方向。当该输

人为高电平时, 才数器进行减一数; 当该输入为低电平时, 计数器进行加计数 LOAD和CTEN 必须如功能表所示处于丁盖电平。才能允许计数器计数




图 759 741×163 ICD, RCO接 FNP 結成的模 256 级联 II 数器




图 760 同步加 减可逆 BCD 计数器 7415190 KC

计数器的模值由预置的输入数据决定 利用RCO使LOAD输入有效、从而预置计数器 图7.61 显示的输入预置数据为BCD 0011 与74193 计数器的结构相同、将 CO 与LOAD输入相连;并且计数器的预置条件也与之相同 计数终值 1001 和预置数 0011 都只持续半个时钟周期,因此图 7.61 所示的计数器为模 6 计数器:

| 0011      | - LOAD           |
|-----------|------------------|
| 0100      |                  |
| 0101      |                  |
| 0110      | · t <sub>3</sub> |
| 0111      | - t <sub>4</sub> |
| 1000      | · <b>t</b> s     |
| 1001 0011 | t <sub>b</sub>   |

74LS190 计数器有两个输出、能级联多个计数器 这两个输出是最大 最小(MAX/MIN 计数输出和脉动时钟输出(RCO)。

MAX/MIN 计数输出是高电平有效。MAX/MIN 电路如图 7.62(a)所示。在二进制数 1001 处,加订数器产生输出脉冲。在二进制数 0000 处,减计数器产生输出脉冲。

脉动时钟输出(RCO)信号是低电平有效 产生该脉冲的逻辑门如图 7 62(b)所示 如果 CTEN 0目时钟输入也为低电平,那么当计数终值 1001(加计数)或 0000(减计数,产生高电平 MAX/MIN 输出时,就产生了该脉冲

MAN/MIN 和RCO的波形如图 7.63 所以 加计数器的工作波形如图 7.63(a)所示, 滅计数器的工作波形如图 7.63(a)所示, 滅计数器的工作波形如图 7.63(a)所示, 滅计数器的工作




图 761 模 6 加 i 数 器 74Ls190




图 7.62 741.5190 计数器、终值计数逻辑电路

加计数器从 $t_0$ 到 $t_{10}$ 的 MAX/MIN输出信号如图 7.63(a)所示 减计数器从 $t_0$ 到 $t_1$  的 MAX/MIN输出信号如图 7.63(b)所示 尽管输出信号看起来有些不同,但是两种输出波形的显示则没有什么不同。每第 10 个时钟脉冲,计数器完成一次完整的计数循环 加计数器由 0001 开始计数,在  $t_0$  复位为 0000、该计数器有 10 种状态。减计数器由 1001 开始计数,在  $t_{10}$  复位为 0000 因此,直到 MAX/MIN 有效  $t_0$ ,  $t_2$ ,  $t_3$ ,  $t_2$ ,  $t_3$ ,  $t_4$ ,  $t_5$ ,  $t_6$ ,  $t_7$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ ,  $t_9$ 

74LS190 IC级联。图7.64显示了74LS190 BCD计数器级联的两种方法。这些结构将产生模100计数器 图7.64a,中的结构使用了并行时钟控制。当CTEN有效时、RCO使高一级计数器计数 每当低一级计数器计数到终值计数1001时,RCO输出低电平,从而使高一级计数器依次加1

图 7.64th 中的电路使用的是串联时钟控制。RCO作为高一级于数器的封钟。这里 MAX/MIN输出端空生超前进位信号,从而允许高速计数




图 763 74LS190 时序图

因为它们都是BCD码计数器, PI以这两个计数器都能计数到99<sub>1</sub>。图 7.65 显示的是到 10<sub>n</sub>的数据。这些计数器的 BCD 输出能够在 7 段码显示器 上类似于数字钟而显示出来。




图 7 64 级联的模 100 74L > 190 BCD 码加计数器


| В     | CD   | DEC | 显示器     |
|-------|------|-----|---------|
| MSD   | LSD  |     |         |
| 0000  | 0000 | 0.0 |         |
| 0000  | 0001 | 0   |         |
| 0000  | 0010 | 0.2 |         |
| 0000  | 0011 | 03  |         |
| 10000 | 0100 | 04  | 1.16.11 |
| 0000  | 0101 | 0.5 |         |
| 0000  | 0110 | 0.6 |         |
| 0000  | 0111 | 0.7 |         |
| 0000  | 1000 | 0.8 |         |
| 0000  | 1001 | 0.9 |         |
| 0001  | 0000 | .0  |         |

图 765 级联的模 100 计数器序列

#### 4029

4029 IC 是同步 1/1 可逆 CMOS 计数器。该计数器是由 D 触发器和逻辑门构成的,从而保证 正常的翻转操作。4029的逻辑符号和功能表如图 7 66 所示。该计数器的功能表比 74LS190 更复杂, 但是功能更多。4029 可以加计数至, 1111、或者从 1111 减计数到 0000。另外, 它能对 BCD 码进行 加或减计数

图 7.66(b)· 小的基能表显示 1 预置使能端、PF + 为高电平时、可以设置计数器的模值 利用 预置输入端(P - P ) 可以异步预置 三进制的或 BCD 码 当PF 输入有效时、该输入优先于计数器的 其他输入



| PE  | BIN/DEC | UP/DN | $\widetilde{C}_{m}$ | CLK | 功能      |
|-----|---------|-------|---------------------|-----|---------|
| 1   | X       | X     | X                   | X   | 放置      |
| 0   |         | 1     | 0                   | +   | 进制加计数   |
| 0 4 | 0       | 1     | 0                   | *   | +进制加++数 |
| 0   | 1       | Û     | 0                   | +   | 进制减计数   |
| 0   | 0       | 0     | 0                   | +   | 土进制减计数  |
| 0   | X       | X     |                     | Х   | イtt数-保持 |

b 功能表

图 766 同步 1 可逆 CMOS 计数器 4029

计数方向 DL/减)由 Lp'Down (LP/DN)输入端控制 当输入高电平时、计数器加计数;当输入低电平时、计数器减计数 如果 BIN/DECADE输入和 Lp/Down输入同时为高电平,计数器计数 到 DECADE 输入为低电平,Decaphi Decaphi 二进制加法计数过程中、当计数到终值  $1111_2$ 时、Carry Out信号变为有效的低电平。在十进制加法计数过程中、当计数到终值  $100_{100}$ 时,Carry Out信号变为低电平。在二进制和 BCD 的减计数中,在 0000 时该信号有效。Carry Out( $C_{out}$ )信号的产生已在第 5 章中详细讨论过了

图 7.67 所示的电路,是由两个级联的 4029 计数器组成的一个 25 分频的 BCD 减计数器。注意,预置输入为  $25_{.0}=0010\,0101_{BLD}$  LSD 计数器的  $C_{oc}$  与 MSD 计数器的  $C_{oc}$  相连 当 LSD 计数到 0000 的时候,MSD 计数器的  $C_{oc}$  有效、允许 MSD 计数器在下一个时钟脉冲的 PCT 上进行减工计数。两个计数器的  $C_{oc}$  信号与截位电路的或非门相接。当两个计数器减计数到计数终值的时候,两个低电平输入使或非门输出高电平。这个输出与两个计数器的 PE 输入相连 PE 有效时,将力数器预置  $25_{.0}$ 、新的减计数重新开始




图 7 67 4029 IC 组成的模 25 BCD | 进制,级联减计数器

如图 7 68 所示的 4029 时序图将有助于读者对计数器的理解。该计数器由请零(CLFAR)状态 开始、加计数到  $1001_{\rm BCD}$  计数器在十进制计数时, $C_{\rm so}$  输出有效信号。在下一个时钟的 PG1 之前, $L_{\rm p}/{\rm Down}$  输入为低电平,这使得计数器反句,计数器在每个时钟的 PG1 减计数到 10000 这种计数 使  $C_{\rm so}$  再一次输出低电平信号。在下一个 PGT 之前, $C_{\rm so}$  输入高电平,计数器停上计数 在下一个 PGT 中,计数器复位到  $1001_{\rm BCD}$ ,准备进行下一次减计数 总之,PE 有效,计数器异步预置  $0110_{\rm BCD}$  当  $L_{\rm p}/{\rm Down}$  输入高电平时,计数方向变为加计数、对时序图的分析显示了计数器的各种输入变化对输出波形的影响。




图 768 4029 时序图

#### 4040

4040 IC 是 12 位 对制 CMCN Li 数器 如图 7.69 所以为IC 的逻辑符号 该计数器包括时钟输入的波形整形电路 这种输入电路将使用 120 Vac J 强 皮、并使振幅减少、然后平方、使它能够作为计数器的时钟输入 4040 的计数值高达 4095 2 1 1




图 7.69 12 位 进制 (MOS 5 11 数器 4040 的逻辑符号

图 7.70 所示计数器是一个 3600 分额的U路 这种电路的输入直接接在标准 的 120 Vac 60 Hz 的电线上 3600 即 11.0000100(X),,因为对方于这个数的 Q<sub>4</sub>、Q<sub>6</sub>,Q<sub>6</sub>和Q。引酶为高电平,所以将这些引脚与截位逻辑 1相连 当到达这个数据时,与门输出为高电平、并且异步复位 3600 分频过程将 60 Hz 输入转换为每分轴输出 个脉冲




图 7 70 计数器 4040 组成的模 3600 电路

商用同步可编程计数器有很多种。这些计数器的使用范围很广而且价格便宜。利用数据表可以 查阅计数器的性能和参数 下 节将详细介绍同步计数器的设计。


### 7.5 节复习题

A. 可编程计数器的模值可通过预置初始值进行设置。


- a. ky
- も 镨

必要时, 小以香阅数据表河等下列各题:

- B. 如图 7 7. 师示、 † LOAL 被置有效时, 计数器将不计数
  - a. X]
  - b错



- C. 如图 7.71 所示、如果 LOAD 有效, 计数器的计数结果是什么。若为高电平, 那么结果是什么。计数器输入 5 个时钟脉冲时, 结果又是什么。
- D. 74Ls193 IC 的结构如图 7.72 所示,将它配置成模 7 减计数器 标出输入时钟脉冲




E 将 74LS193 IC 配置成模 7 加计数器, 如图 7.72 所示 标出输入时钟脉冲

- 上 指出如何将 74LS,63 IC 级联成模 100 加计数器
- G 图 7 73 所示为 "4LS190 ic 的逻辑符号 将逻辑 L 平加到哪一个输入端、 J 以使计数器进行 BCD 減计数位
  - d LOAD
  - (2 CTEN
  - 3; D/I
  - (4) CIK
- 日 在图 773 中、741×190 的 MAX MIN 输出是

输出

- 1) 低电平有效
- (2) 高电平有效



I. 在图 7.73 中、74LS190 的 MAX/MIN 输出在用trt 数全。

\_\_\_时被置有双

- (1)0111
- $(2)\ 1001$
- (3) 11 1
- J 图7.74显示了4029 CM(IS 计数器的逻辑符号 将逻辑电平加到哪个输入端、可以使计数器进 行二进制减计数?
  - (1) PE
  - (2) BIN/DECADE
  - (3) UP/DN
  - (4) CLK




图 7 74

### 阶段性小结(7.3节~7.5节)

在同步计数基中、所有的计数触发器利用 条公用的时钟线同时提供时钟信号 这种时钟方式 消除了异步 脉动 计数器中瞬时误码的问题

同步计数器的设计和结构化量步计数器复杂 LSB触发器是同步计数器中准一个通过硬件连接的触发器, 在每个有效时钟转换时刻发生翻转。利用附加的门电路来控制其他触发器的翻转。

同步计数器不像异步计数器那样产生附加延迟。因此,它们的时钟频率此异步计数器高。

模 0 计数差通常都是 BCD 或主进制计数器 计数器通过 1001 复位到 0000 这些计数器经常用来当生可译码的输出,也可用来驱动 7 段码显示器产生上进制读数输出

同步计数器可以设计为加或减计数,理论上与异步计数器设计计数方向的方法。样 在利用Q输出构成的加计数器和利用Q输出构成的减计数器中,加减计数是通过逻辑门来控制翻转方式的

很多可编程口数器允许用户议置计数方向、并对二进制或上进制计数操作进行编程 另外,用户为了控制其模值、可以对计数器进行预置 大部分计数器是异步装入的,但是在某些IC中是同步装入的。

许多可编程计数器都有用于几个IC级联而不需附加逻辑门的输出端。这些输出有的是低电平 有效、有的是高电平有效。很多计数器都有超前进位,这将使它们可以在更高的频率下工作


本章介绍了问步计数器的主要特征。混合计数器将同步和异步特征结合在。起,我们将在77节介绍这些计数器。所有种类的计数器的其他特征都在制造商的数据表中有详细的叙述。在设计和选择1C时,因为无法记住不同特性的计数器的详细参数,所以这些数据表是非常有用的。

## 阶段性练习 (7.3节~7.5节)


参照制造商数据表回答下列各题。

| 1. | 如果计数器中所有的触发器同时输入 | 个公用的时钟, | 该计数器是 |
|----|------------------|---------|-------|
|    | a. 同步的           |         |       |


- D. 异步的
- 2. 当模值相同时,异步计数器的时钟频率一般比同步计数器的时钟频率高。
  - a 村
  - b 错
- 3 同步计数器使用外加的逻辑门来控制触发器的翻转操作
  - a. 11
  - ь 错
- 4. 图 7.75 中的计数器是\_\_\_\_
  - a. 模 10 异步加计数器
  - b 模 16 异步加计数器
  - c 模 10 同步加计数器
  - d 模 16 同步加计数器
- 5. 图 7 76 中的计数器是 \_\_\_
  - a. 模 8 异步加 ì, 数器
  - b. 模 10 异步加计数器
  - c. 模 8 同步减计数器
  - d 模 10 同步减计数器





SE 7.75




- 6. 图 7 77 中的计数器的模是多少? a 2 b 3 c 5 d 6 a. 加 b. 减 8. 图 7.78 中的级联计数器是一个模 加计数器 a. 16 c. 100 b. 60 d. 256 9 在图 7.78 中, 当 74193 计数器计数到 \_\_\_时, CO 输出有效。 a 0000 ь. 1001 e. 1010 d. 1111 10. 截位减计数器 74Ls193 的 MSB 的分频能力等于\_\_\_\_\_\_ a 10
  - b. 16
  - c 预置数
  - d 计数终值
- 11 在图 7.79 所示的 74LS163 计数器中,在 CLK 脉冲的 PGT 时刻、要将 A, B, C 和 D 输入的 数据装入计数器,必须\_\_\_\_。
  - a. CLR = 0, LOAD 0
  - b. CLR = 1, LOAD = 0
  - c. CLR = 1, LOAD = 1, ENP = 0
  - J CLR = 1, LOAD = 1, ENT = 1, ENP = 1








- - a. ENT = 0
  - b. ENP = 0
  - c. CLR 0
  - d. 以上都是
- 13. 在图 7 79 中, 74LS163 的 I OAD 输入比 CLR 输入的优先级高,
  - a. 对
  - b. 错
- 14. 图 7.80 所示的电路是模\_\_\_\_\_ 计数器。
  - a. 8
  - b. 9
  - c.10
  - d. 12
- 15. 当图 7.81 所示的 74LS190 计数器的 \_\_\_\_\_\_时, 在时钟的 PGT 时刻进行减计数
  - 0
  - a.  $\overline{LOAD} = 0$ ,  $\overline{CTEN} = 0$ ,  $\overline{D/L} = 0$
  - b. LOAD = 1, CTEN = 1, D/U = 1
  - c. LOAD = 1,  $\overline{\text{CTEN}} = 0$ , D/U = 0
  - d. LOAD = 1, CTEN = 0, D/C 1



- 16. 在图 7 81 中、当 CTEN 为高电平时,741 S190 计数器将停止计数
  - a. 对
  - b 错
- 17. 图 7.81 中的 74LS190 的 RCO 是 \_\_\_\_\_
  - a. 低电平有效
  - b. 高电平有效
- 18. 图 7.82 中的 4029 CMOS 计数器在 PE = 0, BIN / DECADE 1, L P/ DN 1, C<sub>o</sub> = 0时, 实现 什么功能?
  - a. 十进制加计数
  - b. 二进制加计数
  - c. 十进制减计数
  - d. 二进制减计数
- 19. 图 7 82 中的 4029 CMOS 17 数器在 PE 0, BIN / DECADE = 0, UP DN = 0,  $C_a$  = 0时, 实现 什么功能?

- 。工力制用计数
- 五 美制品 数
- 、 当制减计数
- a 进制减计数



- - a. 不计数
  - 1. 预置数
  - c 二进制减计数
  - d 上进制减计数

# 7.6 同步计数器的设计

#### 要点

给出特定的计数序列、或给出希望的模值和使用的触发器的类型、设计同步计数器。

**注意**: 在基本的数字理论学习中, 忽略本节并不影响读者对本书其他部分的学习。本节信息可在实践中获得一不过它对计数器的设计将有所帮助

#### 7.6.1 模 16 加计数器的设计

由希望的计数序列可以知道、需要什么样的翻转控制门来实现计数器,所以设计全程计数同步 计数器相对比较简单。不过、当要求的模值不为2的整数次方时,同步计数器的设计将比较复杂。 在简化这些设计问题时、卡诺图是一个很有用的工具。

模16 同步加计数器的设计比较简单,这里的目的是通过讲解其利用卡诺图设计的方法来引入设计概念。

完成同步加计数器设计的第一步是写出状态表。模 16 计数器的现态(数据)记为 $Q^n$ ,如表72 中 $Q^n$  列所小 该表显示了计数器希望得到的计数序列。

| <b>坝态</b> 表 | 次态表    |
|-------------|--------|
| Q           | (Q** ) |
| Синя        | 000    |
| Юг          | 0010   |
| (H)10       | 00.1   |
| и 11        | O. R   |
| OO          | 016.   |
| 01          | 0110   |
| ••1 1       | 0 1    |
|             | 000    |
| · H H )     | 100.   |
| 1 K.        | 10.0   |
| 010         | 10     |
| 10.1        | 1100   |
| , γο        | 1101   |
| 2.01        | υ      |
| r110        |        |
| H           | 0000   |

表 72 状态表

下一步温度利用转换表。1 K 触发器的转换表如表73所示。该表列出了触发器Q输出的现态、 $Q^*$ )变为次合、 $Q^{***}$ )时所需的J和 K的逻辑电平。根据表7.3 所示的转换表,上述的状态转换过程如图 7.83 所示

| 现态             | 次态        | <i>Q</i> "+1 要 | 求的输入电平 |
|----------------|-----------|----------------|--------|
| Q <sup>n</sup> | $Q^{n+1}$ | ,              |        |
| 0              | υ         | 0              |        |
| 0              | 1         | 1              | X      |
| 1              | 0         | λ.             |        |
| 1              | ,         | λ              | Ú      |

表 7 3 J-K 触发器的状态转换表

如果  $Q^*-0$ ,且下一个状态  $Q^{***}$  需要保持为 0,那么 J 必须为 0 如果 K 为 0,则触发器处 上保持模式 F保持为 Q-0 如果 K 为 1,则锁存时触发器一直处于 CLFAR 状态且 Q-0 所以 K 是一个无关输入,这一点由图 7.83(a) 可知

如果Q=0,且下一个状态必须为1,由转换表可知J必须为1 如果J为1、K为0,则锁存时触发器处于SET 状态(Q=1) 如果J为1、K为1,则锁存时触发器翻转到 SFT 状态 这再次说明 K 是一个无关输入 — L述转换如图 7.83(b)所示

由图7.83(c)可知,如果 Q 1 且下一个状态必须为 0,则由转换表式知 K 必须为 1 如果 上述条件成立且 J 为 0,则锁存时触发器清零 如果 J 为 1、 K 为 1,则锁存时触发器翻转为 CIEAR 状态 因此, J 是一个 无关输入

最后一种转换情况是Q=1且下一个状态必须保持为1。此时也要利用第一个例子的逻辑。无论哪种情况 J=0或J=17、触发器都保持在SEI状态、如图7.83(d)所示




图 7.83 状态转换

部分设计表如表7.4所示。这张表将现态表( $Q^*$ )和次态表( $Q^{**}$ )以及数据转换表放在一起完成设计表时一定要非常细心、一个时刻只能完成一行。当把转换表放到设计表中(表7.4)时,需要经常使用转换表(表7.3 。

一 方筒 = 起 も、も分以。表 - 表 7 4 元以(記成了从现金 0000 到次を 000. 的转变过程。下面给 - 其(主撃し)え。表

核黑下面的方法将转换表 表 73 中的 J 和 K 数据放到设计表 表 4 中



表74 部分设计表

第二步: 当Q " 0 1Q " 0 时, J = 0, K X

第三步: 当 $Q_s$ "  $0 且 Q_s$ " = 0 时, J = 0,  $K = \lambda$ 

第四步: 当 $Q_{s}^{*}$  0月 $Q_{s}^{**}$  - 1 $\mu$ f, J = 1, K - X

对于现态 0000 、r ,的每个 Q ,该程序将数据输入设计表的转换表数据部分。完成这些层、同样也可以填入对立于其他几个状态的输入数据

凌者也许希望。 实完成一列所有的数据。此时,每行所有的Q。数据方。起完成、然后是Q。,依次类推。这两种方法都可以使用

表75是模 16 同步加订数器完整的设计表、先验证Q,列数据 当Q 00000、 $Q^{n+}$  00001时,可以看出 Q,必领从 0 变为 1 转换表显示,在有效的时钟转换时, $Q^{n+}$  要求 J 1 月 K 1 入 将转换表上对  $\gamma$  十 J 和 K 的数据放  $\epsilon$  设计表的 Q,列 因为利用卡诺图设计 上路时要将 J 和 K 的条件分 月 填入,形以 J 和 K 不能颠倒,这是很重要的

下一个计数显示  $Q^*=000$ 。,  $Q^{**}=0010$  由转换 表可知, J=X, K=1、以便假设  $Q^*$  、 状态 该信息(J=X 和 K=1 ) 放在 Q,列,与  $Q^*=0001$  那 一行对 齐 一读者可以自行推导这一处余下的 变换,以加深理解

在验证  $Q_s$  列后,验证  $Q_s$  列的设计。最后验证剩下的两列。可以从  $Q_s$  列开始到  $Q_s$  列完成设计表

这个过程看起来好像很繁琐,但是一旦设计过一次,以后就很容易进行。不过,因为一旦这里占错、将便设计的计数器不合适,所以必须小。

| 现态             | 次态             | 数据转换表           |   |   |     |   |       |     |                            |  |
|----------------|----------------|-----------------|---|---|-----|---|-------|-----|----------------------------|--|
| Q <sup>n</sup> | $Q^{n+1}$      | $Q^{n+1}$ $Q_n$ |   |   | Q,  |   | $Q_B$ |     | $Q_{\scriptscriptstyle A}$ |  |
| $Q_DQ_CQ_BQ_A$ | $Q_0Q_CQ_0Q_A$ | I               | K | ſ | Å   | J | K     | J   | K                          |  |
| Юин            | 00(1           | 0               |   | υ | X   | , | ¥     |     | Х                          |  |
| 000.           | 0.00           | , ,             | X | 0 | ` \ | 1 | X     | X   | 1                          |  |
| 0000           | (H) ,          | 1               | X | 0 | Λ.  | X | ,     | 1   | X                          |  |
| FH 11          | )[OO ]         | 0               | 1 | i | X   | X | 1     | X   | T                          |  |
| (100           | 0.01           | 0               | X | X | •   | 0 | X     |     | X                          |  |
| 01.            | 0.10           | 0               | X | X | ,   | 1 | X     | X   | ,                          |  |
| 01 (           | P x I          |                 | × | X | (   | 1 | t     | 1   | N.                         |  |
| 1.1.1          | 1000           | 1.17            | X | Y |     | X | 1     | X.  | 1                          |  |
| I HIC          | 100,           | 1               | О | 0 | X   | U | λ     | 1   | X                          |  |
| 1.)(0          | 10.6           | X               | U | 0 | X   | 1 | λ     | ,   |                            |  |
| 010            | .011           | X               | υ | 0 | X   | χ | 0     |     | X                          |  |
| ol1            | 00             | X               | n | 1 | X   | χ | 1     | × . | 1                          |  |
| 1.0c           | 1              | X               | 0 | X | n   | ) | χ     | 1   | X                          |  |
| et J           | 10             | 1               | 0 | X | o   |   | X     | N.  | ì                          |  |
|                | н              | χ               | n | X | 0   | X | υ     |     | 1                          |  |
| -              | 0000           | 1               | 1 | χ | 1   | χ | 1     | X   |                            |  |

表 75 模 16设计表 (J-K 触发器)

在实现电路之前,最后一步设计是将表75中的J和K数据填入卡诺图中 利用卡诺图可以简化J和K、确定门电路的类型,实现可步计数器电路

图7.84 是第4章介绍的卡诺图 4作为1SB,在每个空格内填入对应 进制的干进制数 利用卡诺图中相邻的格和循环过程可以简化表达式 只有使用格雷码形式设计卡诺图,才能完成这些操作 卡诺图中标注的地方是先前发生的变化 要注意的关键 点是,格雷码格式只能在卡诺图中使用 这种格式要求水平或妥直的相邻空格仅有一个变量不同

|                            | $\overline{c}\overline{D}$ | ĈD | CD | CD |
|----------------------------|----------------------------|----|----|----|
| $\overline{A}\overline{B}$ | U                          | 8  | 12 | 4  |
| AB                         | 2                          | 10 | 14 | 6  |
| AB                         | 3                          | 11 | 15 | 7  |
| ΑË                         | Ī                          | g  | 13 | 5  |

图 784 标准的卡诺图

图7.84中下诺图的变化显示在图7.85中 AB项由行变为列,CD项由列变为行、毫无疑问,这里使用<sup>7</sup>格雷码格式。

绘制卡诺图的另一种方法如图 7 86 所示。卡诺图顶端的 BA 项已经用逻辑电平代替了,并且 B 项在 A 项之前 另外、卡诺图左边的 DC 项也用逻辑电平替换了。卡诺图上所有格内的十进制常数仍与图 7 85 中的一样 使用这个卡诺图可以更容易地识别每个格内的十进制数。

|                         | ĀΒ | $A\overline{B}$ | AB         | AB |
|-------------------------|----|-----------------|------------|----|
| ζD                      | 0  |                 | 3          | 2  |
| $\epsilon \overline{D}$ | 4  | 5               | 7          | 6  |
| CD                      |    | . 4             | 15         | 4  |
| CD                      | Я  | 4               | <b>J</b> 1 | n  |

图 785 卡诺图的变化




图 7 86 参考卡诺图

在很多数字领域中,卡诺图常称为控制基或激励图,因为它们可使问题简单化、所以称之为卡诺图 利用先前研究的规则可以简化数据,并可确定同步计数器所需的逻辑门

图 7 86 中的 长诺图称为参考卡诺图,因为它是用来图出设计表中的 J 和 K 数据的 每个格内标出的 L 进制数可以简化数据的转换过程

参考卡诺图显示了模 16 计数器是如何在其 16 个状态中加计数的 模 16 计数器的卡诺图如图 7 87 所示。注意,触发器 A 有两个卡诺图。一个为J输入( $J_4$ )的卡诺图,另一个为 K输入( $K_*$ )的卡诺图—卡诺图里的单元用来显示计数器的现态

在表 75 中,当现态( $Q^n$ )为 0000 时,由  $Q_1$ 列数据可知 J-1。将该数据填入  $J_4$  的卡诺图中的 #0 格内、DCBA)。同理、将 K-X 输入填入  $K_4$  的卡诺图中的 #0 格内 利用图 7.86 所示的参考卡诺图可以将设计表的数据依外填入相应的卡诺图中,直到对卡诺图每个单元的数非常熟悉为  $J_1$ 

利用上述方法可以将设计表中触发器 A 的 J, 和 K, 的全部 16 个数据分别填入两个下诺图中

触发器 A 的卡诺图中的所有单元均为 1 或 X — X 的情况不用考虑。通过研究下诺图可以知道, X 的条件就是既能填 1 也能填 0 可以在这两个卡诺图中将 X 看成 1 、因此每个卡诺图的 16 个格令为 1。在学习卡诺图时,我们没有举出过全部格均为 1 的例子。因为所有的 1 都是垂直和/或水平相邻的,所以使用简化过程的结果是 16 格可圈成两个。进制数的卡诺圈 因为消去了所有的互补变量,所以表达式可简化为  $J_4=1$ ,  $K_4=1$ 。

同理、利用设计表的数据可以画出触发器 B 的两个卡诺图( $J_B$  和  $K_B$ ) 圈出两个卡诺图中的 1 和 X、可以将输出简化为  $J_B$   $K_B$   $A_B$  图 7.87(c)或(d)中触发器 B 的 8 个 进制数的卡诺图去掉了左边的 C 和 D 变量以及图上边 B 的 E 补变量,只留下最简表达式等于 E




图 787 模 16 加计数器的卡诺图

配发器C的两个卡诺图如图 7.87  $\mathrm{e}$ 和 $\mathrm{m}$   $\mathrm{fig}$   $\mathrm{$ 

在触发器D的两个卡诺图中, 每图都有一个2个二进新数的卡诺圈, 这个卡诺圈可以将输上简 化为 1BC

工格 7.87 垂示的下诺各可以得到下列计数公式

 $I_{i} = 1, K_{i-1}$ 

 $J_k = A$ , K = 1

 $J_c = AB$ , K = AB

J = ABC,  $K_1 = ABC$ 

模 .6 同步加计数器的实现电路如图 7 88 所元、 注意 计数器是按照 图 7 87 中的卡诺图所得出 的结果连接面成的,如下所示:

J. 私 K, 1, 逻辑 1 相连

 $J_{\mu}$ 和 $K_{\mu}$ 直接与触发器A的Q、输出端相连。

J 和K 通过与门与Q、和Q。相连

 $J_{\mu}$ 和 $K_{\mu}$ 通过另一个与门与 $Q_{\mu}$ , $Q_{\mu}$ 和 $Q_{\mu}$ 相连

### 7.6.2 模 10 加计数器的设计

下边介绍模 10 + 进制计数器的设计 设计同步计数器需要八个步骤、如图 7.89 所示

第一步: 现态表 这个表用于显示计数器希望得到的计数序列

第二步:次态表。这个表用于显示计数器经过一个时钟后下一时刻的计数序列

第三步:转换表 这个表用于区别计数器的现态(数据 与次态,并显示J和K触发次态的逻辑电平。

第四步:设计表 这个表综合前三步,显示了一个完整的设计过程 日读者对设计 过程非常熟悉后 可以在第一步完成该表

第五步:卡诺图。卡诺图用于简化J和K的逻辑电平,这些逻辑电平使触发器产生正确计数利用卡诺图可以得到最简表达式。

第六步:实现计数器。利用卡诺图简化后的公式设计计数器

完成模 10 加计数器的状态表后, 把它与设计表结合在一起, 如表 7.6 所示, 这样就完成了设计过程的前四步。

图 7 90 显示了设计表中的数据。 F诺图中设计数值大于9 的所有输入数据均为X 图出1 和 X, 可以得到下列的计数器公式;

 $J_A = 1$ ,  $K_A = 1$   $J_B = AD$ ,  $K_B = A$   $J_C = AB$ , K = AB $J_A = ABC$ ,  $K_B = A$ 




图788 模、6同步加引数路逻辑图




图 7.89 设计步骤

表 76 模 10 设计表 (J-K 触发器)

| 现态表            | 5表 次态表 数据转换表   |    |       |   |                  |   |       |   |                  |  |
|----------------|----------------|----|-------|---|------------------|---|-------|---|------------------|--|
| Q"             | $Q^{n+1}$      |    | $Q_D$ |   | $\overline{Q_c}$ |   | $Q_B$ | ( | $\overline{Q_A}$ |  |
| $Q_DQ_CQ_BQ_A$ | $Q_DQ_CQ_BQ_A$ | J  | K     | J | K                | J | K     | J | K                |  |
| 0000           | 0001           | D) | X     | 0 | X                | 0 | X     | 1 | X                |  |
| 0001           | 00 0           | 0  | X     | 0 | x                | 1 | X     | x | 1                |  |
| 0010           | 00.1           | 0  | X     | 0 | X                | X | 0     | 1 | X                |  |
| 0011           | 0100           | o  | x     | 1 | X                | λ | 1     | x | 1                |  |
| 0100           | 0101           | 0  | X     | х | 0                | o | X     | ı | X                |  |
| 0101           | 01.0           | 0  | X     | X | 0                | 1 | X     | X | 1                |  |
| 0110           | 01.1           | 0  | X     | X | 0                | x | 0     | 1 | x                |  |
| 0111           | 1000           | 1  | X     | X | 1                | x | 1     | x | ì                |  |
| 1000           | 1001           | X  | } }   | 0 | x                | o | X     | 1 | X                |  |
| 1001           | 0000           | X  | 1     | 0 | X                | 0 | X     | x | 1                |  |

图 7 91 所示为模 10 同步加计数器。该计数器的设计公式的实现如下所示:




图 790 模 10 加计数器的卡诺图




图791 模10 同步加计数器逻辑网

J、和 K、与逻辑 1 相连

 $J_{\mathfrak{p}}$ 通过与门与 $Q_{\mathfrak{p}}$ 和 $Q_{\mathfrak{p}}$ 相连,  $K_{\mathfrak{p}}$ 仅与 $Q_{\mathfrak{p}}$ 相连

L和K通过与门与Q、和QB相连、

万通过 输入5.1190.00, 和0.00相连,  $K_0$ 直接50.00相连

### 7.6.3 模 6 加计数器的设计

模 6 加计数器在二进制时钟电路中比较有用。一个模 6 计数器通常与一个模 10 计数器共同组成一个模 60 的电路 模 60 计数器能够产生 60 Hz 的信号,并将它转换成每秒产生一个脉冲的信号表7 7 为模 6 同步加计数器的设计表 因为这个计数器只需由一个触及器组成,所以设计表有点改动

| 现态表         | 次态表         |    |                | 数据转换 | <del>k</del>   | •              |   |
|-------------|-------------|----|----------------|------|----------------|----------------|---|
| $Q^{n}$     | $Q^{a+1}$   |    | $Q_{\epsilon}$ |      | ) <sub>B</sub> | Q <sub>4</sub> |   |
| $Q_cQ_BQ_A$ | $Q_cQ_bQ_A$ | J  | K              | J    | K              | J              | K |
| 000         | 001         | ij | λ              | 0    | λ              | 1              | X |
| 001         | 010         | ì  | λ              | 1    | X              | X              | 1 |
| J10         | 011         | U  | λ              | x '  | (              | 1              | Χ |
| <b>)</b> 11 | 100         |    | X              | X    | 1              | X              | 1 |
| 100         | 10.         | \  | O O            | 0    | x              | 1              | X |
| 101         | 000         | X  | 1              | υ    | 1              | x              | 1 |

表 7 7 模 6 同步加计数器的设计表

模 6 计数器的计数数据为: 000, 001, 010, 011, 100, 101, 000 等 将这些变化的数据填入 卡诺图, 如图 7 92 所示 由卡诺图的卡诺圈可以得到计数器的公式:

$$J_4 = 1, K_4 - 1$$

$$J_b - AC, K_b = A$$

$$J = AB, K_C - A$$

这个电路的逻辑图如图 7.93 所示。




图 792 模 6 加 it 数器的 卡诺图 (J-K 触发器)




图 792 🥞 ) 模 6 加口数器的卡诺图 (J-K 触发器 |




图 7.93 模 6 同步加计数器的逻辑图 ( J. K 触发器

### 7.6.4 用 D 触发器设计同步计数器

可以使用D 触发器代替J-K 触发器来设计同步计数器。正如前边讨论过的,当D 触发器的Q 端与触发器的D 输入端相连且该触发器有时钟脉冲时才能实现翻转

D 触发器的基本设计方法与J-K 触发器的相同 使用 D 触发器实现的转换 表如表 7.8 所示。其他方法与先前讨论的一样。

表7.9显示了模6加计数器的设计表。根据图794中的卡诺图,可以得到3个触发器的D输入的计数公式:

$$D_A = A$$

$$D_B = AB + ABC$$

$$D_C = AB + AC$$

 $D_a$ 的输入公式显示必须将  $Q_a$ 接回  $D_a$ 输入端。在该永久翻转模式下使用的是 LSB 触发器、图 7.95 是计数器的实现电路。

| 表 7 8   |                       | 轴发      | 92 | 的转   | 蜭 実    |
|---------|-----------------------|---------|----|------|--------|
| 202 / D | $\boldsymbol{\omega}$ | HTT /XC | 66 | ロソチマ | TH: 40 |

| 现态 | 欠态   | · · · · · · · · · · · · · · · · · · · |  |
|----|------|---------------------------------------|--|
| Q" | Q**1 | D                                     |  |
| 0  |      | 0                                     |  |
| U  | 1    |                                       |  |
| 1  | 1    |                                       |  |
| 1  | ì    | Ú                                     |  |

表 7.9 模 6 计数器的设计表 (D 触发器)

| 现态表            | 次态表         | 数据转换表   |       |               |
|----------------|-------------|---------|-------|---------------|
| Q <sup>*</sup> | Q***        | $Q_{c}$ | Qa    |               |
| $Q_cQ_BQ_A$    | $Q_cQ_bQ_A$ | $D_{c}$ | $D_B$ | $D_{\Lambda}$ |
| 000            | 001         | 0       | 0     | 1             |
| 001            | 010         | ()      |       | 9             |
| 010            | 011         | 0       |       | 4             |
| 110            | 100         | 1       | υ     | 0             |
| 100            | 10.         | 1       | 0     | 1             |
| .01            | 000         | υ       | U     | 0             |




图 194 模 6 加计数器的卡诺图 (D 触发器)




图 7.95 模 6 同步加计数器的逻辑图 (D 触发器)

### 阶段性小结(7.6节)

本节介绍了用于实现司步计数器的可序电路的设计概念 这些步骤也适用于其他类型的计数器的设计 例如,设计硕计数器和格雷码计数器,这些都是以前没有练习过的,其中关键在于按照本节介绍的步骤进行设计

第一步: 完成现态表 该表显示的是希望得到的计数序列。

**第三步:** 完成次态表 该表显示的是计数器希望得到的下一个时刻的状态表 下一个状态不 之是顺序的加或者减、可以选择任何计数序列。

第三步:使用转换表来显示了和 K 或 D 的逻辑电平,从 属立生希望此下一个状态

第四步:设计表用于将前 步的内容显示在 个表中

**第五步**: 利用卡诺图简化 / 和 K 或D 的逻辑关系。简化后的公式用于实现计数器

第六步: 实现电路

## 7.7 混合计数器

### 要点

给出数据表和某个混合计数器,确定所需的输入/连接,得到对称的n分频输上

混合计数器,由名字可知,该计数器是同步和异步时钟方式的混合。这些计数器能产生对称的 n分额输出 对于那些没有进行全程(满一计数的同步和异步计数器,它们的 MSB 都不能产生对称(占空比为 50%)的输出信号。

7.5 节介绍的 74Ls163 4 位 进制同步计数器可以截成模 10 计数器、如图 7.96(a)所示。其波形如图 7.96(b)所示。 $Q_p$  输出是  $f_n$  10、但它不是对称波形,因为 4 位计数器的计数序列不是全程计数序列(0000~1111)。

混合计数器解决了异步输出的问题。在这种计数器中,一部分触发器按同步时钟触发,而另一部分触发器按异步时钟触发




图 796 74LS163 模 10 计数器




图796(续) 74LS163模10计数器

#### 74LS92

74LS92是12分频或6分频的计数器,是市场上混合计数器的典型例子。图797显示了该计数器的逻辑符号和框图。触发器 A 受 CLK A 控制。因为在内部 J 和 K 接高电平,所以该触发器始终处于翻转状态 这个二分频触发器的  $Q_A$  输出没有与计数器中其他的触发器内部相连,这种输入类型与72节介绍的74LS93 异步计数器相似。这表示  $Q_A$  必须在内部与CLK B 输入端相连,才能进行4位操作。CLK B 输入使触发器 B 和 C 为同步的。触发器 C 的  $Q_C$  输出为触发器 D 提供异步时钟输入。很容易看出,该计数器中既有同步时钟信号又有异步时钟信号,因此将该计数器归为混合计数器。




图 7.97 74LS92 混合计数器




图 7 97+ 续 1 741.892 混合 / 数器

在研究 4 位 计数操作之前,允详细分析 3 亿 计数操作的电路。在 3 位 计数操作中没有用到 CLK 1 输入和 O 输 ...

模 6 操作 (LK B输入足区个 3 阶口数器的时钟输入 Q, 输出将足划称的 6 分频信号 这个订数器的订数序列是无序的,而且并不重要 当需要对称输出时,利用该订数器进行分频 进行模 6 操作的这个 3 阶计数器重新而在图 7.98(a)中 复位输入  $R_{\rm op}$  和  $R_{\rm op}$ .)接地 如果这两个输入中的一个为低电平,那么可止了的输上就为高电平,该电路就可以计数了 具有这两个输入端间时为高电平,计数器 4 可以清零

#### 深入分析操作过程

利用图 19x(b,所示的计数序列表进行分析 下面的订论都是针对该表进行的

ti: 由CIFAR 状态开始

 $t_i$ : 因为计数器在 $t_i$ 之前处于CLFAR 状态,所以至 $t_i$ 到来时 $Q_t$ 为高电平,触发器B处于翻转模式。因此 $t_i$ 时刻 $Q_t$ 变为高电平,而在 $t_i$ 到达之前 $Q_B$ 为低电平。 $t_i$ 至,来时,触发器C的输入为 $J_i$ , $K_i$  。 $t_i$  时刻,时钟的NGI的到来使 $Q_t$ 没有变化,这是因为输入数据使它处于CLEAR 状态,并且触发器已经清零。因为 $t_i$  时刻, $Q_i$  输出没有变化,所以的触发器的时钟输入没有NGI、因此, $Q_i$  状态不变

此时输出为 $O_0 = 1$ ,  $O_1 = 0$ ,  $O_1 = 0$ 

注意,分析计数器操作的关键是注意时钟的NGI到来之前、触发器B和C的J输入 这两个触发器的K输入一直为高电平 触发器D的J、K输入为高电平,所以只要Q、由高电平变为低电平  $\{NGI$ ,触发器D就可以翻转

- $t_2$ : 因为 $Q_c$ 在  $t_c$  后仍为高电平、所以当  $t_c$  到来时触发器B仍处于翻转模式,这使 $Q_B$ 在  $t_c$  时刻翻转为低电平。注意,在  $t_c$  时刻,时钟的NGT 到来之前, $Q_u$  为高电平 触发器 C 的 I 输入的高电平使  $Q_c$  在  $t_c$  时翻转为高电平 因为  $t_c$  时刻  $Q_c$  由低电平变为高电平,所以它产生的 PG 下 对触发器 D 没有影响,因为该触发器是一个下降沿触发的触发器 所以, $Q_D$  保持为低电平 此时输出为  $Q_B$  = 0, $Q_C$  = 1, $Q_D$  = 0。
- $t_3$ : 因为 $Q_c$ 在 $t_a$ 时翻转为高电平,所以 $Q_c$ 现在为低电平、这使触发器B的J输入为逻辑低电平。该触发器在 $t_a$ 时刻青零、所以、 $t_a$ 时刻它将不改变状态  $t_a$ 前触发器C的J输入为低电平、并且处于SET状态,因此、 $t_a$ 时刻的时钟的NGT使触发器C清零 因为 $t_a$ 时刻 $t_a$ 0,由由高电平变为低电平(NGI),所以该电平转换作为触发器D的时钟脉冲、并使触发器D翻转。此时输出为 $t_a$ 0, $t_a$ 0, $t_a$ 0, $t_a$ 0, $t_a$ 0, $t_a$ 0, $t_a$ 0 和转。
- $t_4$ : 此时 $Q_c$  为低电平, $Q_c$  在  $t_4$  时钟脉冲到来前为高电平,这使触发器B处于翻转模式 与  $t_4$  时钟到来时, $Q_r$  的输出翻转为高电平。因为 $Q_r$  在  $t_4$  之前为低电平、所以触发器 C 的 I 和 K 输入使该电路在  $t_4$  时刻,青零。因为该触发器已经清零了,所以结果没有变化。另外,因为  $Q_r$  的输出没有变化,所以触发器 D 的时钟脉冲没有电平转换,其输出保持高电平


此时输出为 $Q_i$  1,  $Q_i$  ),  $Q_i$  1

 $t_i$ : I意, Q 1、且触发器 B 在  $t_i$  之后处于翻转模式,因此  $t_i$  的  $N(t_i$  可到来时将使触发器 B 翻转为低电平 在  $t_i$  之前 Q 为高电平,这使  $Q_i$  在  $t_i$  时刻翻转为高电平  $Q_i$  的输出转换在 D 触发器的输入端  $t_i$  生一个  $P(t_i$   $t_i$  、  $t_i$  及  $t_i$  及  $t_i$  及  $t_i$  数  $t_i$  及  $t_i$  及  $t_i$  数  $t_i$  处  $t_i$  数  $t_i$  处  $t_i$  数  $t_i$  处  $t_i$  数  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  的  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$  处  $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$   $t_i$ 

此时输出为 $Q_n$  ),  $Q_i$  1,  $Q_i$  1

輸出又回到 $Q_B$  O,  $Q_c$  ,  $Q_c$  O

图 '98(b 中的表显示了包括 000 在内的 6 种不同的状态,所以说 74I \$92 是一个模 6 计数器 图 '98 ()中的波形证明 Q,输出将时钟输入 6 分频,且其输出是对称的。



(a) 逻辑图

|                | $Q_B$ | $Q_C$ | $Q_D$ |
|----------------|-------|-------|-------|
| CLR            | Э     | 0     | 0     |
| £              | ı     | 0     | 0     |
| f <sub>2</sub> | 0     | 1     | 0     |
| f <sub>3</sub> | 0     | 0     | 1     |
| t <sub>4</sub> |       | 0     | 1     |
| t <sub>5</sub> | 0     | l     | ı     |
| ţ <sup>p</sup> | 0     | 0     | 0     |

(b t+数序列

图 7 98 74LS92 模 6 计数器




图 7 98 绫 74L 592 模 6 1 f 数器

模 12 操作。利用 741.592 形成 12 分频的操作,如图 7 99(a)所示。时钟脉冲输入与CLK 4 相连、Q、与CLK B 输入端相连。这是一个4 位计数器




图 799 74! 592 模 12 计数器

触发器 A 在内部连接为操作的翻转模式,CLKA输入二分频后将其送到CLKB输入端。该 CLKB输入端。该 CLKB输入端。该 CLKB输入。该 CLKB输入端。该 CLKB输入。 CLKB输入端。 CLKB输入端。 CLKB输入端。 CLKB输入端。 CLKB输入端。 CLKB输入端。 CLKB输入端。 CLKB输入端。 CLKB输入端。 CLKB输入端。 CLKB输入端。 CLKB输入端。 CLKB输入端。 CLKB输入端。 CLKB有效器输出, CLKB有效器输出, CLKB有效器输出, CLKB有效器输出, CLKB有效器输出, CLKB有效器输出, CLKB有效器输出, CLKB有效器输出, CLKB有效器输出, CLKB有效器输出, CLKB有效器输出, CLKB有效器输出, CLKB有效器输出, CLKB有效器输出, CLKB有效器输出, CLKB有效器输出, CLKB有效器输出, CLKB有效器输出, CLKB有效器输出, CLKB有效器输出, CLKB有效器输出, CLKB有效器输出, CLKB有效器输出, CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB有效器 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和 CLKB和

持续时间加倍了。对时间和频率的基本理解可以使之更加清楚。如果模6计数器的频率减半,则每个输出波形的时间都应加倍。比较图7.99(b)中的模12计数器的输出波形和图7.98(e)中的模6计数器的成形,可以得到该结论。图7.99(b)中的  $Q_n$ 输出是。个 $f_2$ /12 的对称输出

#### 74LS90

74LS90构成的10分频或5分频计数器是另一种常用的混合计数器 图7.100(a)是该计数器的逻辑图,逻辑符号如图7.00(b)所示。这里不再深入分析电路,下面将详细介绍该计数器的工作过程。




图 7 100 74LS90 混合计数器

741S90的功能表如图 7.101 所示。表中显示、当两个置 0 输入( $R_{01}$  和  $R_{02}$ )都有效且  $R_{9}$  输入为低电平时,计数器清零(0000)。它也表明当两个置 9 输入( $R_{911}$  和  $R_{912}$ )都有效时,计数器将置为  $1001_{\pm}$ 。  $R_{9}$  输入用于 BCD 模 9 补码的应用中(第 9 章  $1001_{\pm}$  。因为截位逻辑门是与非门、有一个输入为  $1001_{\pm}$  ,所以该表显示、只要每个逻辑门的任意一个输入为低电平、该计数器就可以计数

模 5 操作。图 7.102(a)显示 74LS90 IC 的 5 分频操作。触发器 A 未使用,因为时钟脉冲 CLK B 输入。图中  $Q_n$ 输出将输入 5 分频的频率。

| 复位输入             |                   |            |            |       | 输       | j + <del> </del> |               |
|------------------|-------------------|------------|------------|-------|---------|------------------|---------------|
| R <sub>0c.</sub> | R <sub>0(2)</sub> | $R_{9(1)}$ | $R_{9(2)}$ | $Q_D$ | $Q_{C}$ | $Q_B$            | $Q_{\Lambda}$ |
|                  | <u> </u>          | 0          | X          | 0     | 0       | 0                | O             |
| I                | į                 | X          | Ú          | 0     | 0       | 0                | 0             |
| X                | λ                 | l          | I          | 1     | 0       | 0                | ]             |
| χ                | 0                 | λ          | 0          | ļ     | 77      | 数                |               |
| 1                | X                 | 0          | X          |       | ιf      | 数                |               |
| )                | X                 | λ          | U          | 计数    |         |                  |               |
| X                | 0                 | 0          | X          | τ† 数  |         |                  |               |

图 7101 74公90 的功能表

模 10 BCD 操作。BCD 计数器如图 7 102(b)所示。加计数器的输出序列从 0000至,1001、再复位到 0000。尽管  $Q_t$  输出的频率为 $f_0/10$ ,但它不是对称输出。不过一般情况下,当进行 BCD 计数时,这一点并不重要。如果用计数器进行分频且需要对称的 10 分颗输出,可以重画该计数器、如图 7.102(c)所示




图 7.102 74LS90 计数器

模 10 二 - 五进制操作。该结构中、时钟输入送到、CLK B,  $Q_D$ 输出与 CLK A 相连 该计数器 由模 5 计数器和模 2 计数器级联而成。由名字可知 五进制操作将得到模 10 计数器,计数序列 如图 7.103 所示。当计数器处于 五进制操作时、计数序列是无序的,但这并不重要,重要的是计数序列中  $Q_A$ 等于 $f_B/10$ ,并且是对称的。




图 74LS90 计数器




图 7 103 74LS90 . 五进制计数序列


模 5 计数器部分产生的数据如图 7.103 所示。每当模 5 部分完成其计数时, $Q_{\nu}$ 的 NGT 都将使触发器 A 的  $Q_{\nu}$ 输出进。步被 2 分频

#### 74LS290

这种 14 引脚的 10 分频或 5 分频计数器 与 74LS90 在功能上或者电路上是相同的,只是其集成电路引脚的排列有一些改变而已

## 7.7 节复习题

- A 混合计数器与同步计数器或异步计数器相比, 其主要优点是什么?
- B. 混合计数器的集成电路均使用同步和异步内置时钟。
  - (1) 对
  - (2) 错
- C. 将图7.104所示的74LS92接成一个6分频计数器。画出其外部连接图, 给出输入的时钟脉冲
- D 将图7104所示的74LS92接成一个12分频计数器。画出其外部连接图,给出输入的时钟脉冲



# 7.8 计数器译码

## 要点

- 1 识别高电平输出有效和低电平输出有效的译码器
- 2 给出所希望的译码器输; 数和电平)以及特殊的集成电路计数器,利用滤波设计译码电路。

为了使产生的输出计数有用,计数器的输出通常需要进行译码。译码是一个识别和/或转换了进制数字或代码的过程。截位计数器中已经使用了一些计数器译码的基础知识。截位 1其实就是一个逻辑门、该门能将一个特定的计数码翻译成一个控制信号,从而给计数器清零或预置数

必须将时序加/减计数器的计数输出码译成能够使其他数字电路在某一时刻工作的信号 女。图 7.105 所示的模 8 顺序加计数器的输出数不能用来初始化系统、除正我们所希望的数被译码图 7.105 所示的计数器的计数序列是 000,001,010,011,100,101,110,111,000等




图 7,105 模 8 异步加计数器

来自计数器的 110 输中怎样激励高电干输入有效的电路呢" 110 计数差 年的输出为  $Q_c=1$ ,  $Q_e=1$ ,  $Q_c=1$  该计数器的 一个输出必须 与译码 [连接 图 1.106 中的计数器显示了解决这个问题的 1 法 计数器的  $Q_c$   $Q_m$   $Q_n$  输出和  $q_n$  AND 译码 []的输入连接 当计数为 110 时,与 门的所不输入均为高电平并且其输出也变为高电平 这种使用"与"门的译码过程称为高电平输出有效译码




图 7 106 模 8 异ル加口数器

当对计数器译码时不能使用截位规则。其原因在于该规则阐明"将所有的高电平位接在截位门"。当该规则用于译码时,可能会遇到的问题是此时只有  $Q_c$  和  $Q_B$  连接到译码门。如果在前述的例子中只将这两位连接到译码门,那么该门就会对110 和111 译码。所以,计数器中每个触发器的输出必须都连接到其译码门,即将所希望的译码计数中的高电平位(110  $Q_c$  和  $Q_B$ )和低电平位(110  $Q_C$  和  $Q_B$ )的补码位分别接到译码门的输入端,如图 7.106 所示。

如果问题改为:来自计数器的110计数输出怎样激励低电平输入有效的电路?那么答案与刚才是相同的,只是要使用一个"与非门"代替"与门"。使用"与非门"译码的过程称为低电平输出有效译码。

译码器模 4 加计数器的四种输出译码状态如图 7.107 所示。只有当计数为 00 时, $Q_{s}Q_{s}$  与门的输出才为高电平。

当给异步计数器的输出译码时,将会遇到一个比较普遍的问题:计数器的输出会出现典型的如前所述的瞬时误码。如果译码输出正在驱动LED或7段码显示器,那么这些错误计数的影响很小。但是,如果译码输出是用于电路的时钟或对触发器清零或置位,那么误码经译码后将会导致严重的问题.

该问题的补救措施是'掩饰 这些瞬时误码或短时脉中成形干扰 具具体的实施方法是采用选择脉冲进行处理 在计数器的有效时钟转换之后,总会立即出现短时脉冲成形干扰。在计数器短时脉冲波形干扰期间,选择脉冲抑制了译码后,因此防止了不正确的译码输出。这种选择脉冲不能防止来自量上计数器的短时脉冲波形干扰的产生,但是可以防止正在译码的瞬时误码。产生选择脉冲的 科简单方法知图71081a 申1、图中的7493量五集成电路计数器组成了模8计数器,其中的101计数被低电平有效的"与非门"译码了




图 7107 模 4 异步加 计数器

当 $Q_n-1$ ,  $Q_c:0$ ,  $Q_B=1$ 时, 出现了期望的译码输出 这里未用 $Q_A$ 输出。因为在希望的计数中 $Q_c$ 是低电平, 所以它需要通过"非门"反相。译码输出的布尔表达式表明, 当 $Q_n$ 为高电平 $Q_c$ 为低电平,  $Q_B$ 为高电平, 并且选择脉冲也为高电平时, 其输出为低电平 CLK B输入作为译码器的选择脉冲。

CLK B輸入和选择脉冲如图 7.108(b 所示。当CLK B输入为高电平时,译码逻辑门 [作 CLK B输入的 NGT 触发计数器增加一个计数。短时脉冲干扰是在有效时钟转换之后发生的,而在这段时间内选择脉冲是低电平、因此抑制译码门。

"有人量的计数状态需要进行泽码时,必须使用集成译码器。关于译码器的更多信息将在第 10 章 有关中等规模集成电路的内容中介绍




图 7108 包括选择脉冲译码器的 7493 异步计数器

### 78节复习题

- A. 译码是一个识别和/或转换。进制数字或代码的过程
  - 1 对
  - (2) 错
- B. 与非门用于 \_\_\_\_\_\_电平有效的译码中
  - (1) 髙
  - (2) 低
- C. 选择译码器的门可以抑制错码的输出。
  - (I) 対
  - (2 错
- D 将一个 「输入与门与一个模 8 计数器连接,对计数器的 001 输出进行译码。
- E 参考复习题 D, 计数为 001 时其与门的输出是高电平还是低电平?
- F. 将一个四输入与非门与一个 BCD 计数器连接,对计数器的 1001<sub>BCD</sub>输出进行译码。
- G. 参考复习题 F, 计数为 1001 时其与非门的输出是高电平还是低电平?

# 7.9 移位寄存器计数器

### 要点

- 上认别并确定环形,大数器和约翰通计数器的模
- 2 给出数据表私某 型号的集成电路计数器,要得到n分量的频率输上,确定所需要的输入和 连接方式

移位寄存器在第67章中已经有所描述,但67章中的讨论仅仅局限于通过一个移位寄存器串 1.移动数据 高要通过寄存器移动的数据只需连接到第一个触发器上,该数据在每个输入时钟脉冲的作用下 1.在移到下一个触发器 6.7节强调的关键点需要在这里再次强调 触发器响应的是有效 1.钟转换之前的数据 关键在于触发器的建立时间。利用移位寄存器可以构成 此有用的证数器 这种结构可以组式环形计数器和约翰五计数器

#### 环形计数器

环形计数器是一种将其输出反馈到其输入端闭移位寄存器。如图7 109所示。位的移动方式是通过环形计数器的各级进行的、这种方式可以用来控制事件的顺序。例如计算机和视频摄像机等的操作





图 7 109 3 位环形计数器

图7.109中的环形计数器是采用PGI触发的触发器①实现的,可以看出触发器C的输出反馈连接到触发器A的数据输入端。

为了使环形计数器正常工作、环形计数器必须预置 个1 该计数器的目的是在每个时钟脉冲到来时使1在每个触发器中循环 如果计数器开始时是情零状态,那么通过环形计数器只是将0.5 续循环,不会实现任何功能。图7109中的环形计数器通过及时启动PRELOAD输入装入一个1、从而使触发器A置位,同时给触发器B和C清零 起初的计数状态是100、该数据在每一个有效的时钟转换时在每个触发器中串行移动。其计数序列如下所示:

| 100 |     | · PRFLOAD |
|-----|-----|-----------|
| 010 |     | 1         |
| 00. | • • | $l_2$     |
| 100 |     | t,        |

图  $^{\circ}$  110 中的波形显示,任意一个Q输出的频率均为 $f_{o}/3$  环形计数器的模等于该计数器的触发器的个数。该计数器的每个触发器在每一个时钟脉中时刻取到。次高电平。波形图表明环形计数器的状态数等于其触发器的个数。因此,环形计数器的输出( $f_{o}/3$ )可以从任何一个触发器上得到,而不需要译码门



利用5个触发器可以实现模5环形计数器。图7111中的环形计数器是利用JK触发器实现的使用和上一个环形计数器一样的预置对一个触发器置位,并将其他的触发器清零。其计数序列如下:

图 7.112 是这种环形转换器的输出波形。




图 7111 5位环形计数器




图 7112 5位环形,数器的波形

利用触发器实现环形计数器的问题在于,和类似模值的计数器相比,它们需要使用更多的触发器。不过,环形计数器的优点有时也是很明显的,因为它们的输出不需要译码门,这样可以消除由于译码门的存在而造成的传输延迟

## 约翰逊计数器

将图7.109中的3位环形计数器改为如图7113所示的约翰查计数器 这种修改是将 $Q_c$ 而不是 $Q_c$ 反馈连接到触发器A的数据输入端。





图7 .3 模6约翰亚计数器

该正数器可以通过有效的CIR输入清零 因为Q 反馈连接到触发器A的数据输入端、所以该触发器在第一个有效时间转换时对其置位 从某种意义上讲,该计数器是自装人的,因为Q位产生了位的移动方式。其位方式如下的示:

| 000  |          | <br>CLR               |
|------|----------|-----------------------|
| 100  | <br>     | T,                    |
| 110  |          | t <sub>2</sub>        |
| 111- |          | t                     |
| 011  |          | t <sub>4</sub>        |
| 001  | <br>**** | <br>l <sub>s</sub>    |
| 000  | <br>     | <i>t</i> <sub>6</sub> |

这种位方式表明计数器先装入逻辑 1、再装入逻辑 0;同时、该方式显示了6 种完全不同的状态、这说明约翰逊计数器的模等。计数器中触发器的个数的两倍

在模 8 约翰逊计数器中、可以利用译码门检测计数器的所有输出序列、如图 7.1.4(a)所示。标准的 4 位 .进制计数器需要 个四输入"与门"或"与非门"来检测其输出状态,而约翰逊计数器 因为其独特的位方式,只需要一个二输入"与门"或"与非门"进行译码。正是由于其位方式、约翰逊计数器有时也称为扭环形计数器 下图可以证明这种特性:



该计数器可以通过将Q、和Q相与或者相与非未进行译码。同样,亦有的高电平输出都可以通过将Q和Q,相与或者相与非来实现译码。所有其他状态的译码可以通过将触发器的Q输出和下个触发器的Q输出相与或者相同非来实现。无论约翰逊计数器中包含多少个触发器、迷结论都是下确的。图7.14(a 中的与门将会检测所有计数器内输出状态。约翰逊计数器和译码器的输出波号如图7.1.4(b)所以

#### 14018

14018集成电路是一种可以预置的n分析计数器,其中包含五级均翰西计数器,其逻辑符号和功能表如图 7...5 a, 科图 7..15(b) 所示。

由力能表可以看出,如果RFSET和可预置使能端。PF 为低电平、贴么在时针标中的PGT时刻,D输入的数据将锁存在Q端。该功能表同时也表明、当PF有效目RESET无效时,其JAM输入数据异步装入 $Q_s$  本语"JAM"是指这样一种状态,即无论是数据输入还是时钟输入,其状态都将强制差入一个触发器。换句话说,这是一个异步装入。当RESEI有效时,该计数器将会互步复位( $Q_s$  1

14018 的逻辑图和功能选择表如图 7 116 所示。 14018 点以组成从 2 到 10 任意分频的计数器




图7114 模8约翰逊计数器





图7114(续) 模8约翰逊:)数器



| RESET | PE | CLK | JAM IN | $\overline{Q}_n$ |
|-------|----|-----|--------|------------------|
| 0     | 0  | t   | х      | $D_n^*$          |
| 0     | 1  | X   | 0      | ı                |
| 0     | 1  | X   | 1      | 0                |
| 1     | X  | X   | Х      | 1                |
| l     | X  | X   | X      | 1                |

\*N 阶输入数据 (b) 功能表

图 7.115 14018 组成的可预置的 n 分频约翰逊计数器




图 7116 14018 组成的可预置的 n 了颗约翰亚计数器

**14018 10 分频计数器**。 旨Q、连接到数据输入端时,约翰逊计数器进行 10 分频 这是前面讨论过的由 5 个触发器构成的标准约翰逊计数器结构,该结构如图 7 117 所示




图 7117 14018 10 分频计数器

14018 6分频计数器。当 Q, 连接到数据输入端时,约翰逊计数器进行 6 分频。这样可以有效地构成一个含 3 个触发器的约翰逊计数器,该计数器的模是触发器个数的两倍,

14018 5分類计数器。从功能选择表中可以看出,为了实现5分频的功能,Q,必须与Q,相与该模5计数器如图7.1.8所示。该电路在功能选择表中使用了一个外部与门,以实现5分频的功能。Q与Q的输出如下所示:

| $\varrho_{\perp}$ | $Q_2$ | $Q_{1}$ | Q | Q | <i>Q</i>                                |
|-------------------|-------|---------|---|---|-----------------------------------------|
| 0                 | 0     | 0       |   | 1 | 1 一                                     |
| 1                 | C     | 0       | 0 | 1 | 1 — 人/商品中                               |
| 1                 | 1     | 0       | 0 | 0 | 1                                       |
|                   | 1     | 1       | 1 | 0 | ○ ★ 分似也+                                |
| `                 | (     | 1       | 1 | 1 | 0 - ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ |
| )                 | (     | 0       | 1 | 1 | 1 循环                                    |

图 7 Hx 1401x 5 分频计数器

其中, Q, 为计数器的输出

## 7.9 节复习题

- A. 田 4 个触发器组成的计数器的模等于 4、这是哪一种计数器
- B 为了使环形计数器能够上常工作, 必须将 个高电平装入触发器码?
- C. 为了使约翰逊计数器能够 E常工作、必须将一个高电平装入触发器吗?
- D 国出一个3位约翰逊订数器
- E 如复习题 D 所述、5.之后该约翰逊计数器的计数 为多少?
- F 如复わ题 D 所述、该约翰逊计数器的模是多少?

# 阶段性小结(7.7节~7.9节)

混合计数器利用同步和异步时钟方式驱动,这些计数器的主要优点是能够产生对称的n分频输出。

74LS92 是 个可以 12 分频或 6 分频的混合计数器,相关的数据表提供了必要的信息以确定如何连接,从而完成对相应的集成电路的分频能力的控制。

74LS90 是一个可以10分频或5分频的混合计数器。该计数器利用相应的线路连接可以产生两种不同的模10输出。该计数器可以产生、个工常的BCD输出(0000~1001、此外还能够进行10分频、产主一个可以用于: 五进制操作的对称输出。

当在某一时刻需要利用计数器的输出去驱动一个电路时,该输出需要进行译码。与门可以产生有效高电平译码输出、而当使用与非门作为译码器时,可以产生有效低电平译码输出

证制数 101 对应于 $Q_c=1$ ,  $Q_B=0$ ,  $Q_A=1$  如果将这些位连接到与门上,其输出布尔表达式将会是 $Q_cQ_bQ_s$ 。因为在这个计数中 $Q_a$ 是低电平,所以将 $Q_b$ 接到与门上 注意、为了将该输出译码、其中的高电平位应该直接连接到译码门上,低电平位的补码也必须连接到译码门上,如图 7.119 所示。当所有的输入为高电平时,与门才输出高电平。这种情况只有在二进制计数为 101 时发生。




图 7119 进制数 101 的与门译码器

有计数器的短时脉冲皮形于扰期间,译码电路的选择脉冲抑制了译码门,就是在这个短时脉冲成形。抗期间,才会发生瞬时该码。通过利用选择脉冲可以控制译码器,从而将瞬时是码从译码器的输出,外后再的输出,中消除。具体过程是在知时脉冲波形于抗期间关键译码器、重新设置计数器的输出,然后再将译码器打力

两类基本的移住寄存器计数器具环形计数器和约翰逊计数器。

环形计数器是一个将其Q输出反馈到其输入端的移位寄存器。为了实现分项、该计数器必须预置一个1,环形计数器的模等于其触发器的个数

约翰逊计数器是一个将其Q输出反馈到其输入端的移位寄存器。该计数器不需要进行预置,因为它可以从"清零"状态进行自动装入。 目时钟开始后,计数器开始装入逻辑,然后是逻辑0约翰逊计数器的模等于其触发器个数的两倍。


## 阶段性练习 (7.7节~7.9节)

参照制造商数据表门答下列各额

1 混合口数器使用


肘钟

- a 同步
- b 昇光
- c 112
- 2 与其他计数器相比、混合计数器的主要优点在于它们能够
  - a. 译码 c. 截位
  - b. 级联 d 产生对称的 n 分频输出
- 3. 可以买到集成电路块形式的商用混合计数器
  - a. 对 b. 错
- 4. 图 7 120 中的 74LS92 集成电路可以构成一个 \_\_\_\_\_\_ 分频的计数器
  - a 5
- c. 10
- b. 6 d 12




5. 图 7.121 中的 74LS92 集成电路可以构成一个 \_\_\_\_\_分频的计数器。

- a. 5
- c. 10
- b 6
- d. 12



- 6. 图 7 122 中的 741.590 计数器 1.以构成一个 \_\_\_\_\_ 分频的计数器
  - a 5
  - b. 16
  - c模10B(T)
  - d 模 10 . 五边制



- 7. 图 7.123 中的译码门能够产生一个\_\_\_\_\_\_电平有效输出
  - н. 低
  - b. 鶶





图 7 123

8. 图 7.123 中的译母器能将二进制数\_\_\_\_\_译码。

- a 000 .10 b 011 a 141
- 9 加果在某一计数时刻需要执行某个动作、那么必须译码该一进制计数
  - 1. 付 5 错
- 10 西播派中通常作为计数器的时钟、从而使输出端不会产生短时脉冲波形土扰
  - i All hits
- .1 确定格 / 124 / 小的も路
  - a. 模 4 环形计数器
  - n. 模 8 环形计数器
  - c 模 4 约翰逊计数器
  - a. 模 8 约翰亚 广数器



12 确定图 7 125 所示电路的模 注意,前两个触发器置位,后两个触发器清零

а. 2 с б

b 4 d 8





图 7.125

- 13 确定图 7 126 所示的电路力
  - a 环形计数器
  - n 约翰逊计数器
  - c 同步计数器
  - d. 异步计数器
- 14. 图 7 126 所示计数器的模是多少?
  - a 3 b, 6
  - c. 8 d 16



15. 在如图 7.126 所示的电路中, 在 4个时钟脉冲之后该电路的输出是什么<sup>,</sup> 从 CLEAR 状态升始

- a. 110
- c. 011
- b. 111
- d.001

# 7.10 计数器的实际应用

# 点要

将计数器作为分频器来设计数字电路

### 7.10.1 分频

使用计数器和触发器来实现分频的一个典型的例子如图7127所示。该系统利用分频技术来获得一大时间(TOD)的时钟滴答信号,以此来保持该数字系统的时钟更新。这种时间 日期信息有时应用在日常时间标记文件中。




图 7 127 TOD 时钟逻辑电路图

在这个例子中、基颗来源于一个标准的14 318 18 MHz的晶振 该频率被6分频 5 得到2 386 MHz的频率 在有些系统中利用这种频率来启动较慢的外围设备。因此将之称为外围时钟 PCLK,信号 2 386 MHz 频率能够进 步被 2 分期 为 1 193 MHz 的信息、这种信号用于可编程的间隔时钟电路,是获得 POD 时钟离答信号

在乌编程的间隔时钟电路。、利用一个16位的减计数器将1...93 MHz的信号进行 65 536 分频之后可得到 18 206 Hz的频率信号、该信号为一人时间(TOD)的时钟滴答信号

相关的数学表述如下:

14 3 . 8 18 MHz/6 2 . 386 MHz

2 386 MHz/2 1,193 MHz

. 193 MHz 65 356 - 18.206 Hz POD 时钟滴答信号

18 206 Hz 65 356 - 277 8 6 Iz 3 600 秒

「COD时钟电路利用18.206 Hz的时钟信号来驱动。个16亿的加计数器。当订数为rFFF。时, 时钟的小时部分加工、因为65 356 个 IOD 订钟滴答信号刚好等于。个小时、3 600 秒 )

## 7102 计数

#### 十进制计数单元

图 7 128 所示为 个上过制工数电路 该电路从 000 开始计数,直到 999 结束、模 1000 通过将 3 个 7490 IC 的 BCD 计数器级联来实现 每一个计数器的输出通过 个 BCD-7 段译码器 驱动器译码, 在第 10 章将介绍这些译码器 一旦进行了译码, 译码器的输出将在 7 段码显示器上正确地显示相应的计数 该计数器单元的计数序列如下所示。

| $Q_D$ | $Q_C$ | $Q_{\mathcal{B}}$ | $Q_{A}$ |                |
|-------|-------|-------------------|---------|----------------|
| 0     | 0     | 0                 | 0       |                |
| 0     | 0     | 0                 | 1       | t              |
| 0     | 0     | 1                 | 0       | $t_2$          |
| 0     | 0     | l                 | 1       | t              |
| U     |       | 0                 | 0       | $t_4$          |
| 0     | 1     | 0                 | 1       | t <sub>5</sub> |
| 0     | 1     | ì                 | O       | L <sub>6</sub> |
| Ú     | 1     | 1                 | 1       | $t_7$          |
| l     | 0     | 0                 | 0       | $t_8$          |
| 1     | 0     | 0                 | 1       | t <sub>9</sub> |
| *0    | 0     | 0                 | 0       | $t_0$          |
|       |       |                   |         |                |

从 6 到  $t_{10}$ ,每 10 个时钟脉冲,计数序列在个位计数器的  $Q_n$  端产生一个 NGT 这个 NGT 使上位上的计数器加 1 在个位和上位上的计数器均增加到计数值  $9(t_{10})$  后,在上位计数器的  $Q_n$  输出的 NGT 时刻,自位计数器将加 1 。这样,每 100 个时钟脉冲,就产生了自位计数器的 NGT 当计数器增加到最大数 999 时,系统复位到 000




图 7 128 模 100 十进制计数器

#### 24 小时时钟

计数的另一个应用如图 7.129 所示,即为 24 小时时钟。该时钟包括 BCD 以及截位计数器,用于控制时钟的小时。分钟和秒的各个部分。计数器的输出经过译码,用于驱动 7 投码显示器,就像它们在上进制计数单元中一样。




图 7 129 24 小时时钟

LSD秒计数器产生的输出计数等于前面所讲的土进制计数单元中的计数 另外,从<sub>5</sub>到<sub>1</sub>。的计数序列将每10秒在LSD秒计数器的 Q 输出端产生一个 No.F 因此,每10秒 MSD 秒计数器将加 1。秒部分的 MSD 计数器定一个模 6 计数器、该计数器每 10 秒加 1,计数序列如下所示:

| $Q_D$ | $Q_{\mathcal{C}}$ | $Q_{\epsilon}$ |                |
|-------|-------------------|----------------|----------------|
| 0     | 0                 | 1              | ŧ              |
| 0     | 1                 | 0              | $t_2$          |
| 0     | 1                 | 1              | t,             |
| ]     | 0                 | 0              | $t_4$          |
| l     | 0                 | 1              | l,             |
| 0     | 0                 | 0              | $t_{\epsilon}$ |

该模6计数器从000开始增加至101、然后复位。每当模6计数器复位时、在其Q<sub>2</sub>输出端产生个NGT,这将导致分钟电路的LSD计数器加1,这样的动作每60秒发生一次

我们将对该计数器的分钟计数器再进行一次详细的讨论,它等同于该计数器的秒计数器部分 59分钟之后,分钟部分的计数器将会复任 此时,分钟部分的模6计数器的 $Q_i$ 输出端产生一个NGF。该 NGF使小时部分的 LSD 计数器加工

每60分钟,小时部分的计数器加引。这样的计数将持续到23 59、59秒结束 小时部分计数到24时,将通过"气非门"进行译码,然后小时部分将会复位为00。

实际上有很多种方法可以实现 24 小时时钟,而且很容易将其改为 12 小时时钟。利用IC 计数器实现时钟,可以节省主板的很多空间。数字时钟电路与目前已有的单个 IC 芯片的电路一样

# 7.11 计数器的故障诊断

## 要点

给出某一计数器的特征,确定其可能的故障源

在进行计数器的故障诊断时,可能遇到的问题是错误计数 这类问题在异步计数器中非常普遍,因为它们的内部传输延迟是附加的 在异步计数器中产生短时脉冲波形干扰现象是很正常的。总之,如果计数器的运行频率超过其最大频率, 定会发生计数错误。

图 7.130 所示为异步计数器超过最大频率  $f_{max}$  后所产生的结果。该图为模 8 计数器的波形图,其中每个触发器的延迟为 40 ns,整个计数器的传输延迟是 120 ns。这种延迟允许计数器的最大工作频率为 8.3 MHz。该例中的计数器的时钟频率为 15 MHz。希望得到的和实际得到的计数以上进制数的形式标在波形下方。通过降低时钟输入频率,可以确定计数错误问题是否与当前输入的时钟频率有关




图 7 130 模 8 异步计数器的波形(时钟为 15 MHz

利用分立触发器可以构成 个简单的计数器电路,以便进行故障诊断 图7.131 所示的是一个模 8 异步计数器 该电路将会产生人量的错误输出 无论是什么故障特征,首先使用逻辑探针检查 触发器 IC 的  $V_{cr}$  和地线是非常简单方便的 般将其作为第一步,因为如果没有给电路正常加电、集成电路将无法正常工作 为了实现电路的基本功能,J和 K输入以及 CIR 和 PRE 都必须为高电平。使用逻辑探针可以很快检测到错误的电平并将敌障隔离 主意,如果查出电源出现问题,则应该使用伏特表检查  $V_{ccr}$  使用逻辑探针 无法检测到电源供电不正常的问题,但是这个问题将会导致不稳定工作状态的出现,以及很多令技术人员头疼的问题




图 7.131 模 8 异步加计数器

如图7.31所示的计数器中,触发器A的正常的时钟输入应该使逻辑探针的灯星现黄色。如果触发器A的时钟脉冲是一當的,就应该使用逻辑探针依次去检查 $Q_4$ ,触发器B的时钟输入, $Q_n$ ,触发器0的时钟输入、最后是Q

如果逻辑探针的灯没有亮, 加么很可能问题就在该点上。如果有负载接入, 不要忘了将负载与故障输出断开。

假设如图7.31所示的计数器的时钟输入是正常的,但是在Q,输出上却没有黄色的灯光出现如果已经进行过静态检测,那么说明触发器供电正常,并且由于异步输入 PRE或CLR)有效,也没有禁止触发器 而且,因为J和K检查为高电平,所以可确定计数器设置在TOGGIE状态 因此,剩下需要检查的就是负载了 如果 个1ED或译码器/驱动器的输入与Q,连接,则将其断开 如果仍然存在问题,那么断开触发器B的时钟输入 如果太掉了所有的负载但仍然存在问题,那么说明触发器本身出现了故障

记住,如果出现短时脉冲成形干扰问题,可以用同步计数器来代替异步计数器 可步计数器中的传输延迟不是附加的、所以它们可以使用较高的工作频率。

在计数器中可能遇到的另一个问题是负载。如图7 132ta,所示的是一个74LS163 模 10同步计数器。LLD连接到这个计数器的 Q输出端,分去了很大的电流,从而使输出电平降低,并且使截位门电路不能对短计数进行处理

另一个负载的例子如图 7.132 的所示,这是一个 7493 模 16 异步计数器 如果 LED 分去了太多的电流,来自  $Q_s$  输出端的 CI K B 信号就会太弱,从而不能触发内部触发器 B 如果发生这种现象,那么只有  $Q_s$  输出可以翻转,而其他的输出将保持为低电平




图 7132 计数器加负载




图 7 131 续 计数器加单载

在计数器的输出端和用来监视计数器的LED之间使用限流电阻是一个很不错的主意。当使用 BCD 7 皮革码器 驱动器的输出去控制 7 投码显示器时也可以使用限流电阻。此时,电阻应该接在 译码器 / 驱动器的输出端和显示器的输入端之间。错误地使用限流电阻。般会导致一些问题

可以利用分 2 触发器构成的计数器的故障诊断方法对图 7.132(b) 中的 7493 模 16 IC 计数器进行故障诊断 使用逻辑探针确保  $V_{\perp}$  为高电平、地线和复位、 $R_{0}$  和  $R_{0x}$  ,脚为低电平、CLK A 和 CLK B 以及所有的 Q 输出都应为脉冲信号 我们将在本章的习题中进行故障诊断分析

# 本章小结

计数器在数字电路中主要实现两个主要功能。计数器一般用来进行连续(加或减)计数,或者以一些特殊码的形式(例如BCD或格雷码)进行计数,当然也可以利用计数器进行分频

计数器 般分为两大类, 异步计数器和同步计数器。计数器的种类是由该计数器的时钟输入方式决定的

异步计数器将时钟输入送到一个触发器中,该触发器的输出再作为下一个触发器的时钟输入这种时钟方式正是将这类计数器称为脉动计数器的原因 异步计数器中的触发器都处于TOGGIE运行模式,触发器的输出频率是输入时钟频率的一半一当几个触发器级联时,每一个触发器对其输入时钟频率进行一分频

计数器的最大计数序列是它的模、MOD)。全程计数器的模是  $2^n$ ,其中n是触发器的个数。计数器的 MSB 输出的分频因数就是其模值

截位逻辑<sup>\*</sup>〕用来对计数器进行短计数。异步计数器的截位规则是"将希望的模值中的高电平位接入截位门"。有些集成电路计数器不能使用这个规则。

从商业价值的角度来看,7493/74293/74393系列的集成电路比TTL集成电路计数器要流行得多为了获取引期信息以及其运行特征、数据表是非常必要的。

计数器可以通过级联的方式来增加其模值。级联计数器的模等于单个计数器的模之积。

异步计数器的主要缺点在于它们的内部传输延迟是附加的。与同样的同步计数器相比, 异步计数器的最大工作频率较低。短时脉冲波形于扰现象在异步计数器中非常常见.

同步计数器会把时钟脉冲同时加在所有触发器的输入端 这种时钟方式消除了异步计数器中常见的瞬时误码,也消除了异步计数器的附加传输延迟、从而提高了最大工作频率。

同步计数器中的触发器不能在每一个有效时钟转换时翻转,因此需要控制电路来确定触发器的翻转。这使同步计数器相对来说比较复杂、设计起来也困难一些。

无论是哪一种模10的计数点,都将产生.0种不同的状态。这种计数器能够从0000计数约1001或者从1001计数至,0000一有时,显称其为十进制计数器

许多可编程计数器的模可以通过给计数器量步跃置 / 数末控制 有些计数器是互逆的(加或减)有些计数器利用计数终值输出对计数器重复预置,或者将计数器与其他的计数器进行级联 有些互逆的 CMOS 计数器除了具有以上所有特性以对、工可以对一进制或上进制计数进行编程

异步计数器的设计有几个基本步骤 第一元是要完成现态  $Q^*$  表 该表是计数器希望的计数序列 第一步是次态  $+Q^*$  表 设计表将现态数据 次态数据和转换数据结合有一起。转换数据显示了1和K或D的输入数据和它间确定的下一状态的数据

最后的设计步骤要求将J和K或Diff电平从设计表中转换到卡诺图中。由下诺图可以得到计数器的最简等式,通过这些等式可以实现可求计数器。

混合计数器使用同步和异步时钟驱动。这些计数器能够产生对称的n分频的输出电平。比较普遍的 JTL 混合集成电路能够 <sup>24</sup> 12、6、40 和 5 分赖的输出

为了使某一计数输出可以用于时序的时钟或触发输入,必须对计数器的输出进行译码 有效高电平译码通过与门实现,有效低电平译码则通过与非门实现 译码电路可以通过选择脉冲的方式来抑制短时脉冲波形于抗造成的计数误码现象

两种比较常用的移位寄存器计数器是环形计数器和约翰逊计数器 环形计数器必须预置高电平,该高电平通过计数器在触发器中移动 环形计数器的模值等于其触发器的个数 约翰逊计数器是自装入的、一旦时钟脉冲开始点、计数器就装入逻辑、、然后是逻辑 0 约翰逊计数器的模值等于其触发器个数的两倍

计数器的故障诊断是一个系统的过程,该过程依赖于正确的操作。计数器的连续动作使得点到点的信号检测变得非常简单

# 习题

参照制造商数据表回答下列各题

#### 7.1 节

- 1 定义模
- 2. 识别如图 7.133 所示的计数器,包括模和类型等
- 3 如图 7.133 所示, 4个时钟脉冲后计数器的计数应该是什么?
- 4. 如图 7.133 所示、30 个时钟脉冲后计数器的计数应该是什么?
- 5. 如图 7 133 所示, 计数器 Q<sub>4</sub> 输出端的信号频率是多少?
- 6. 如图 7.133 所示, 计数器 Q<sub>8</sub>输出端的信号频率是多少?
- 7. 如图 7.133 所示, 计数器 Qc 输出端的信号频率是多少?
- 8. 识别如图 7.134 所示的计数器。
- 9. 识别如图 7.135 所示的计数器。
- 10. 如图7.135 所示、3个时钟脉冲后计数器的计数是什么? 在第一个时钟脉冲到来之前将计数器置于 CLEAR 状态。
- 11 如图 7 135 所示、计数器 Oc输出端的信号频率是多少?
- 12. 模为 128 的计数器需要多少个触发器?




图7 33




图 7.134

## 7.2 节

13. 识别如图 7.136 所示的电路




图 7 135





图7136

- 14 如图 7.136 所示、计数器 Q. 输出端的信号频率是多少?
- 15. 如图 7 136 所示,该电路的最大计数是什么?
- (1 16 利用 NGT 触发的 J K 触发器设计 个模为 25 的异步计数器, 画出电路图
  - 17. 如图 7 137 年示、该集成电路计数器的模为多少?



- 18. 如图 7.138 所示, 该集成电路计数器的模为多少?
- 19 如图 7.139 所示, 该级联计数器的模为多少?
- 20. 如图 7.139 所示、计数器 1 的 Qn输出端的信号频率是多少?
- 21. 如图 7.139 所示, 计数器 2 的 Q. 输出端的信号频率是多少?
- 22 利用J-K 触发器构成的具有 25 ns 传输延迟的模 16 异步计数器的最大时钟频率为多少?




图 7 138






图 7.139

#### 73节

23 以别如图 7..40 所示丰电路,




- 24. 如图 7 140 所示, 该电路的最大计数为多少,
- 25. 如图 7.140 所示,如果 CLK 端输入频率为  $4\,\mathrm{kHz}$ ,那么订数器  $Q_\mathrm{c}$ 输出端的信号频率是多少"
- 26. 如图 7 140 所示,与门的目的是什么》
- 27 识别如图 7.141 所示的计数器



28. 如图 7 14. 所示、, 数器的输出, 频率从

猫输入


- $\mathbf{a} Q$ ,
- b  $Q_h$
- · Q,
- 29 识别如图 7 142 时示的计数器



(1 30. 如图 7.142 所示, 国出该计数器 Q 端的输出波形


### 74节

CT 31. 如图 7.143 所示、画出该计数器 Q 端的输出波形




### 75节

32 如图 7 144 所示、该同步可编程计数器的模为多少。



- 图 7.144
- 33 周上 74193 集成电路的逻辑符号、利用预置输入将它接成一个模 5 加 计数器
- 34 画出 74193 集成电路的逻辑符号、利用预置输入将它接成一个模 5 减计数器
- 35 ي 出出 74LS163 集成电路的逻辑符号及实现计数器计数到 11111,的连接图
- 36 画出 74IS163 集成电路的逻辑符号、使其成为一个模 10 计数器 注意、74LS163 的清零动作是同步发生的。



CT 38 利用 74I S190 IC 画出一个级联的模为 100 的 BCD 加计数器、画出所有的连接,使用并行时钟

#### 76节

CT 39 利用 J K 触发器设计 个 3 位同步格雷码计数器

#### 17节


- 40 定义混合计数器
- 41. 画出 74LS92 混合计数器的逻辑符号,将它设计成模 6 计数器
- 42 画出 74IS92 混合计数器的逻辑符号、将它设计成模 12 计数器。
- 43. 画压 741.590 混合计数器的逻辑符号、将它设计成:
  - a. 模 5 计数器
  - b 模 10 d 数器
  - c模10 ∴ 五计数器

#### 7.8 节

- 44. 定义/解释计数器译码的概念
- 45. 画出一个 . 输入"与非门", 对模 8 计数器的 010 输出进行译码 (输出从  $Q_c$  到  $Q_4$  )
- 46. 参考复习题 45, 在这个译码过程中, 与非门的输出是低电平还是高电平?


#### 7.9节

- 47. 识别如图 7.146 厨示的计数器
- 48 利用 PCT 触发的 D 触发器, 周出一个模 8 约翰逊计数器。
- 49. 确定如图 7.147 所示电路的模值。注意、将两个触发器置位、将另两个滑零。



#### 710节~7.11节

- 50 识别如图 7.148 所示的电路。
- 51 在如图 7.148 所示的电路中, 与门的目的是什么?
- 52. 如图 7 148 所示, 计数器 Q. 输出的信号频率是多少?



CT 53 如图 7.148 所示, 计数器有如下所示的计数序列。

| $Q_C$ | $Q_B$ | $Q_A$ |
|-------|-------|-------|
| 0     | 0     | 0     |
| 0     | 0     | 1     |
| 0     | 1     | 0     |
| 0     | 1     | J     |
| 0     | 0     | 0     |
| 0     | 0     | 1     |
| 0     | 1     | 0     |
| 0     | 1     | 1     |
| 0     | 0     | 0     |
|       |       |       |

列出最可能的原因。




图 7.148

CT 54. 如图 1.48 所以、计数器有如下所示的计数字列·

| $Q_{C}$ | $Q_{B}$ | $Q_{i}$ |
|---------|---------|---------|
| 0       | 0       | 0       |
| 1       | 0       | 1       |
| 0       | I       | 0       |
| 1       | 1       | 1       |
| 0       | 0       | 0       |
| 1       | O       | 1       |
| 0       | 1       | 0       |
| 1       | 1       | }       |

列出最可能的原因。

# 第8章 寄存器

### 重要术语

Breakine 扩展 Destination Register 上的寄存器 Load 装入 Number + 字节 Paradel in Parallel Out - + 行人 并行片 Pra el Ir Sera On 并行人, 串行出 Register 寄存器 Senal-In/Paradel Oit 串行人, 并行生 Ser al In, Senal-Ou 串行人 串行出 Source Register 源多存器

### 本章要点

- 上之义"寄存器"的概念、陈述数字电路中寄存器的。 些应用
- 2 按照串1.人 串1.出 二行人 并行出、并行人/串行 。并行人 并行出或通用的方式确定 客存器的分类
- 3. 给出寄存器的逻辑图或符号,并结合输入数据和控制电平确定 Y个时钟输入脉冲后的输出
- 4 描述寄存器的可题或观察到的结果。确定最可能的结果或故障

## 概述

寄存器是 组用于存储 传输或移动数据的锁存器或触发器 在数字系统中,为了存储数据,需要能够记忆数据 有些寄存器的数据在每个时钟脉冲作用下可以同左移动 通过 个触发器移动)和 或向右移动 本章中提到的一些寄存器主要用于存储信息,能够存储逻辑0和逻辑1,从而使数字系统具有记忆的功能 83节详细讨论了这些应用

本书已介绍了寄存器的工作过程及其原理的基础知识 5.4节介绍了串行和并行寄存数据的 · 般原理、6.7节介绍了串行移位寄存器的工作过程 本章将回顾这些原理并将其展开来讨论

可以根据存入和取出的。进制数将寄存器进行分类。数据可以串行输入或并行输入,也可以串行或并行取出。数据以串行的方式移动,表明在一个机器周期内的某一时刻有几位数据在移动;数据以并行的方式移动,表明在一个机器周期内的某一时刻有几位数据在移动。

本章提到的寄存器属于串行输入寄存器(串行人/串行出和串行人/并行出)和并行输入寄存器(并行人/并行出和并行人/串行出),其框图如图 8. 所示。

图8.1(a)是串行输入数据在左边的4位寄存器,输出数据从右边取出。这种串行人/串行出寄存器 般称为移位寄存器 在这种情况下数据是向左移的,因此称这种寄存器为左移寄存器 如果把输入端和输出端颠倒一下,方难图代表的就是右移寄存器 在数字系统中,以向移位寄存器的应用非常广泛。




图 81 4 付寄存器框图

图 8.1(b)是串行人/并行出移位寄存器的框图。数据以串行的方式输入,以并行的方式从寄存器取出 大家应该记得,在前边的讨论中,将4位数据串行寄存到这种寄存器时需要4个时钟脉冲,完成寄存后,数据便存在  $\Gamma_{Q_4}$ ,  $Q_a$ ,  $Q_c$ 和  $Q_c$ 输出端 如果需要,在另外4个时钟脉冲作用下,就可以从  $Q_b$ 端串行取出。这就是串行人,串行出寄存器的工作方式

图 8.1(e)说明了并行人/串行出的数据运动过程。这种类型的。此寄存器是在寄存输入脉冲的作用下异步寄存并行数据,其他类型的并行人/串行出寄存器是在系统时钟脉冲作用下同步寄存并行数据。寄存的数据某一时刻在时钟作用下只有一位移出寄存器

并行人/并行出寄存器的框图如图 8.1(d)所示 数据从 A, B, C, D输入端间步寄存,在输出端立即输出。这种寄存器常用于存储系统中

许多集成寄存器是通用的。换句话说,数据可以以串行或并行的方式寄存,也可以以串行或并 行的方式取出。

寄存器除了具有存储能力外,还可以将数据从串行转换为并行或由并行转换为串行。83节介绍了用于密码检测器的寄存器,如用于启动或关闭保密系统的那些器件。8.3节也介绍了乘以2和除以2的寄存器,以及用于环形计数器和约翰逊计数器的寄存器

## 8.1 串行输入寄存器

## 要点

1. 定义串行输入寄存器。

2 给出申行输入资存器的事行输入数据电平、确定 1 个时钟脉冲后的输出电平

### 8.11 串行入/串行出移位寄存器

利用D触发器构成的4位串行人/串行出移信寄存器如图8.2m所示。在下列分析中需要记住的关键点是、触发器是在有效的时钟转换之前和之间响应输入端的数据的




图 8.2 串行人/串行出移位寄存器

从图 8.2(a)中可以看出,寄存器中所有的触发器是在共同的时钟作用下同时触发的,该例中串行输入数据为 1011,如图 8.2(b)所示。在 4 个时钟脉冲之后完成数据的寄存。

- t: / 《每刊输入数据为高七平、处图82b)所示、此时该数据锁存在触发器A + 同时、在 / 建建建工作PGT全,来之间、B, C和D触发器的输入数据都为低电平、乙此、广时刻逻辑 · 七有云些解发器中一第一个时钟脉冲之前、寄存器的数据为1000、如图82a)所示
- 4: 1. . 多串行输入数据为低电平、该数据锁存在触发器 4 中 其余的数据依然有移到下一个 领 6 器 6 , 6 之户 6 有 器 的 数据 为 0.10
- 14: 互订钟脉中的PCT主来时输入数据又为高电平,互时刻右移的结果使寄存器的数据为10H

我们几步看里,这种事行人 事行正移信寄存器在某一时刻只需存一位。其上只有一个数据输入概点,为了将寄存的数据。111 传输到另一个数字器件。某一时刻在时钟作用下只能输出。位于将两个寄存器连接在一起的逻辑。图如图8.3所示。一个称为源寄存器。寄存器A、另一个称为正常存益。寄存器B。本传,中量任输入数据在第一组4个时钟脉冲。12、期间为高电平、在第二位4个时钟脉冲。15年。期间变为低电平

这里的基本七路相对比较简单,4位数据称为半字节数据。在第一组4个时钟脉冲。L.L. 作用下、第一个平字节数据存入寄存器 A.中、如前厕还。在另外4个JI钟脉中。te-ta)作用下、该数据从寄存器 A.传输到寄存器 B. 可时新的数据(0000 存入寄存器 A.中


日该你可以得出两个结论 首先、要同寄存器中存入串行数据、所需的时钟脉冲个数与触发器 闭个数相同 同样、要将串行数据从已存入的寄存器中传输到另一个器件时、需要的时钟脉冲个数 与触发器的个数也相同 在本例中、同寄存器 A 中存入数据需用 4 个时钟脉冲、将这些数据传输到 寄存器 B 需要 4 个以上的时钟脉冲 第二,数据从寄存器 A 中移出时、改变了寄存器 A 中的数据、这是因为第一个半字节数据 0000 在传输过程中覆盖了原始数据 1111,


#### 7491 8 位移位寄存器

图 8 4 是这种商用串行人。串行出移位寄存器的逻辑图和符号 该寄存器包括 8 个高电平有效的 SEL CLEAR 触发器, 个输入控制门和 个时钟驱动器 输入控制与非门在输入控制信号 A 或 B 的作用下被禁止或使能,从而控制串行数据存入寄存器 当 A 或 B 为低电平输入时,第一个触发器的输入端 S=0,C=1 因此,第一个触发器在下一个时钟脉冲的 PGT 清零。当 A 或 B 为高电平输入时,使输入控制门工作,从而使另一个输入数据在时钟作用下存入第一个触发器 与非门输出端的反相器将输入数据的补码送到触发器中。时钟驱动电路将时钟信号反相,再去驱动所有 8 个触发器 时钟驱动电路使触发器在输入时钟脉冲的 PGT 移动信息 图 8.4(a)所示的寄存器也可以用 D 触发器或 J-K 触发器实现

## 8.1.2 串行入/并行出移位寄存器

利用D触发器构成的4位串行人/并行出移位寄存器如图8.5所示。与串行人/串行出寄存器类似,该寄存器的所有触发器都是同时锁存的。该寄存器可以将串行方式转换为并行方式,第5章介绍了转换过程。在系统内部,由于快速的要求、数据常以并行的方式移动。而为了把数据传输到远处的另一个系统中,又需要将其转换为串行方式,通过电话线传输。当然,在接收系统中还要将数据再转换为并行方式接收





き 8.5 串行人 并行出移位寄存器逻辑图

在图85中、可看存器存入数据需要4个时钟脉冲、这是因为数据是以串行方式锁存的。存入方式与上一节介绍的串行人。串行电移位寄存器的相同。存入数据后、在 $Q_a$   $Q_b$  , $Q_c$  和 $Q_b$  端就可以得到输出数据。数据可以从这里以并行输入方式在一个时钟脉冲作用下存入另一个数字器件

#### 74164 8 位并行输出串行移位寄存器


这种串行人,并行出移位寄存器的逻辑图和符号如图 8.6 所示。这种寄存器的逻辑图与图 8.4(a) 所示的 7491 寄存器非常相似。除了 CIR 输入端、惟。的区别是每个触发器的 Q输出端作为集成芯片的输出脚。水中 5 和 C输入都反相了, CLR输入画在每个触发器的上端, 从而简化了电路的画法。


该触发器也是由 8 个高电平有效的 SET-CLEAR 触发器、一个输入控制门和一个时钟 驱动器组成的。它们的功能与已经讨论过的 7491 寄存器的相同

74164的 ANSI/IEEE 符号如图 8 7 所示 该符号包括一个公共控制模块和代表 8 个触发器的 8 个部分。在公共控制模块上标出的 SRG8 代表 8 位移位寄存器。记住,公共控制模块的输入端代表模块下边的每一部分(触发器)的输入端,RESET 输入端(R)是低电平有效。模块的输入端  $G/ \to$  表示在时钟控制下数据 1D 移动到触发器 A 中 箭头 ( ) 表示在每个时钟脉冲的 PGT 作用下数据移动的方向( $Q_A \to Q_B \to \cdots \to Q_B$ )触发器 A 输入端的与符号(& ) 代表逻辑目输入电路,它可以禁止或允许输入数据从触发器 A 输入

### 8.1 节复习题

- A. 定义"寄存器"的概念。
- B. 指出两种串行输入寄存器。
- C. 为了向 8 位串行输入寄存器中存入数据,需要多少个时钟脉冲?
- D. 旦8位串行人/串行出移位寄存器已存入数据,要将数据移出寄存器需要多少个时钟脉冲?
- E. 在串行人/串行出寄存器中、当数据移出时、已存入的数据一般会改变。
  - (1) 对
  - (2) 错
- F ANSI/IEEE 符号中的标识符 SRG16 表示





414




图87 ~4164 站存器 ANSIJIEEF 符号

## 8.2 并行输入和通用寄存器

#### 要点

- . 定义并行物人寄存器和通州奇存器
- 2 \* 1. 画 书寄存器的逻辑含 辐输入、确定 \* 个 对短脉冲之后它的输出

#### 8.2.1 并行入 串行出移位寄存器

月1. 人 中行出移位 存存器可以用于将数据从并行方式转换为串行方式、利用D触发器构成的 4 中并行人 市石 电移位寄存器如图 8 8 所示 图中在每个触发器的输入端标出的小方格 DS 表示数据 选择器 当LOAD = 0 月、数据选择器选择并行输入数据 A, B, C和D),当LOAD = 1 时、选择 单行输入数据 D, 连细的数据选择电路见第 10 章




图 8 8 并行人 串行出移(/ 寄存器逻辑图


当LUAD输入有效时、A至D的并行输入数据在时钟脉冲的PGT进入触发器。并行寄存有时也称为位扩展寄存,这种并行寄存器是同步的。有些并行人/串行出寄存器不受时钟控制,是异步寄存器。不管哪种情况,在并行寄存过程中,串行数据的运动都是被禁止的

如果有时钟脉冲,那么一旦LOAD输入变为高电平,寄存器中的数据就会向右串行移动。当已存入寄存器的数据移出到另一个数字电路时,它本身也会改变。像大多数商用并行入/串行出移位寄存器一样,这种寄存器也有一个串行数据输入端(D),因此也可以作为串行人。串行出移位寄存器

#### 74165 8 位并行寄存移位寄存器

这种寄存器的逻辑图和符号如图8.9所示 对该寄存器进行分析的最简单方法是只考虑一个触发器,其相应的逻辑门如图8.10所示。74165中所有8个触发器的寄存电路都相同。

当LOAD 0时,图 8 10 中的寄存电路工作。LOAD 的反相信号使两个与非门都工作,从而完成触发器的异步寄存过程 如果LOAD输入有效,且并行输入数据的A 位为高电平,那么第一个与非门的输出变为低电平。触发器的PRE输入异步变为低电平。第一个与非门的低电平输出也使第二个与非门禁止,从而使它的输出(CLR)保持为无效电平。






图 8 10 74165 寄存器、异步寄存电路

如果LOAD输入变为低电平。有效力、目输入数据的A位为低电平、那么、第一个与非门的输出变为高电平。这个高电平输出和经非门后的高电平LOAD输入一起进入第二个与非门、使CLR有效、从而将触发器清零

当LOAD输入为高电平时、两个与非门的输出都为高电平、从而使 PRE 和 CLR输入都无效。图 8 10 中将两个与非门级联的方式保证了在某一时刻只有一个触发器的异步输入有效、而另一个则无效

图8.9(a)所示的逻辑图显示了并行寄存数据在每个时钟脉冲的PGT作用下向右移动到下一个触发器的过程。如果一个字节数据是并行存入的,那么在8个时钟脉冲作用下移出,而另一个字节数据再并行存入,此时串行数据(D、输入脚可以接地一读者可以看出,该寄存器的数据输出脚只有 $Q_n$ 和  $Q_n$ ,这使数据只能从该寄存器的输出端串行输出。某一时刻在时钟禁止(CLK INH、输入脚加一个逻辑高电平将禁止时钟脉冲输入

#### 8.2.2 并行入/并行出寄存器

并行入/并行出寄存器可以用于存储。进制数据。因为以并行方式传输数据的速度很快,所以 计算机之间的数据传输一般都是并行方式。数据一般以并行方式存储,因为这样可以提供高速、非 破坏性的读操作。所以说,并行人,并行出寄存器电路是一种非常好的存储电路。

由 D 触发器构成的 4 位并行人 并行出寄存器如图 8.11 听示 这种寄存器是并行寄存输入数据的、当数据送到输入端  $(A\sim D)$  后,只需要一个时钟脉冲寄存数据。在时钟脉冲作用下,可以在寄存器的 O 输出端得到数据 存入寄存器的数据可以不发生改变地传输(读),而当数据移出串行人/串行出或并行入/串行出寄存器时,数据发生了改变。

#### 74178 4位并行访问移位寄存器

该寄存器的逻辑图、功能表和逻辑符号如图8.12所小、它有3种工作方式: LOAD, SHIFT和HOLD




图 81 并行人 并行出寄存器逻辑图

LOAD 功能。由图 8.12的所示的功能表可以看出、当LOAD - 1 目 SHIFT = 0时,该客存器并行寄存数据 在图 8.12a 中,每个触发器的输入端有 3 个与控制门和 1 个或非门、与门用于控制寄存器的工作方式 当10 AD 1 且 SHIFT = 0时,每组与门上中间的那个与门工作,而另外两个与门禁止 工作的门允许 A、B、C和 D的并行输入数据作为触发器的输入 不过,要将并行输入数据送到触发器中、必须有一个时钟脉冲,这个寄存过程是与时钟那 列中箭头所示的 NGT 同步进行的,如功能表所示。如果这种寄存器与前面介绍的74165 一样以异步方式寄存数据,那么在时钟那一列中将有一个 X。并行输入数据在时钟脉冲作用下,从集成芯片的并行输出脚输出

SHIFT 功能。一旦存入数据,当SHIFT = 1时,该寄存器就可以串行移位了。图 8.12(a)所示的逻辑图表示串行数据的移动是通过每组与门中最上方的那个与门进行的。在SHIFT操作期间,这个与门是每组与门中惟一工作的门。当SHIFT = 1时,串行数据的输入端与触发器 A 的输入端连接 Q 又与触发器 B 的输入端连接,依次类推,数据在每个时钟脉冲的 NGT 移向下一个触发器

HOLD功能。该寄存器可以通过两种不同的方法设置在保持工作方式下。第一种方法是,如果不用时钟传输,该寄存器将保持存入的数据。第一种方法是,当SHIFT-0且LOAD=0时、每组与门最下方的那个与门工作,这样就使输出QA反馈到触发器A的输入端,在时钟脉冲作用下,该寄存器的数据就形成了一个循环。在这种工作方式下,每个触发器的输出都反馈到自己的输入端

逻辑符号如图 8.12(c)所示的寄存器是一种并行人/并行出寄存器。不过,它也是一种通用寄存器,因为它可以用于串行数据输入和输出。下面以4位通用寄存器为例,展开讨论通用寄存器理论。

## 8.2.3 通用寄存器

典型的通用寄存器可以作为事行人/事行出、事行人/并行出、并行人/事行出及并行人/并行出寄存器使用。由于它的多功能,这些寄存器在电路设计中应用得很广泛

#### 74194 4位双向通用移位寄存器

该寄存器在一个集成芯片上集中了前边讨论的大多数功能。该寄存器可以串行或并行寄存数据,另外,数据也可以串行或并行移出寄存器。寄存器内部的数据可以左移或右移,其工作方式由两个选择输入(S<sub>1</sub>和S<sub>2</sub>)控制,其逻辑图、功能表和逻辑符号如图 8.13 所示。





图 8 12 74178 4 位并行访问移位寄存器



名813 741944位权可由用移位占有器

|       | т   |                |          |                                       |          |            |                                                                                                                                                                                                                                            |
|-------|-----|----------------|----------|---------------------------------------|----------|------------|--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| CLIAR | ,¥É | 5 <sub>c</sub> | ( H K    | · · · · · · · · · · · · · · · · · · · | ()<br>() | - \$mi/:   |                                                                                                                                                                                                                                            |
|       | 1   | X              | X        | X                                     | X        | 寺苓         |                                                                                                                                                                                                                                            |
|       |     | ı              | +        | X                                     | x        | 打行装人       | $A \Rightarrow Q_A/B \Rightarrow Q_B$ $C \Rightarrow Q_{C}/D \Rightarrow Q_D$                                                                                                                                                              |
|       | 1   | ",             | <u>†</u> |                                       | χ        | <b>† 移</b> | $\begin{array}{ccc} . & \longrightarrow & \mathcal{Q}_D/\mathcal{Q}_D \longrightarrow & \mathcal{Q}_{\zeta'} \\ \mathcal{Q}_{\zeta} & \longrightarrow & \mathcal{Q}_B/\mathcal{Q}_B & \longrightarrow & \mathcal{Q}_{\Lambda} \end{array}$ |
|       | 1   | 0              | <b>†</b> | ,                                     | χ        | 左移         | $0 \rightarrow Q_D/Q_D \rightarrow Q_{t'}$ $Q_C \rightarrow Q_B/Q_B \rightarrow Q_A$                                                                                                                                                       |
|       | 1)  |                | <b>†</b> | X                                     |          | f.移        | $\begin{array}{cccc} 1 & * & \mathcal{Q}_A/\mathcal{Q}_A & * & \mathcal{Q}_{B'} \\ \mathcal{Q}_B & * & \mathcal{Q}_C/\mathcal{Q}_C & * & \mathcal{Q}_D \end{array}$                                                                        |
|       | 0   |                |          | X.                                    |          | 1 移        | $0 \rightarrow Q_A / Q_A \rightarrow Q_{B'}$ $Q_D \rightarrow Q_C / Q_C \rightarrow Q_D$                                                                                                                                                   |
|       | ()  | 1)             | X        | λ                                     | λ        | 1米1        |                                                                                                                                                                                                                                            |

(b) 功能表




图 8 13 续 ) 74194 4位双向通用移位寄存器

74194的工作方式与刚讨论过的74178的工作方式一样,是通过一组与门控制的 这些门反过来又受选择输入的控制,并产生如下工作方式:

| _S,_ | <i>S</i> <sub>0</sub> | 工作方式                |
|------|-----------------------|---------------------|
| 1    | 1                     | 并行寄存(PARALLEL LOAD) |
| 1    | 0                     | 左移(SHIFT LEFT)      |
| 0    | 1                     | 右移(SHIFT RIGHT)     |
| 0    | 0                     | 保持、HOLJ )           |

这些工作方式如图 8.13(b)的功能表所示。由功能表可知, CLEAR 输入是低电平有效, 它优先于寄存器其他的所有输入、要使寄存器工作在这4种工作方式中的某一种,该端必须无效(高电平)。

**LOAD** 功能。当选择输入端都为高电平时,图 8.13( $\alpha$ )所示的寄存器通过 A-D 同步寄存并行输入数据。当  $S_1 = S_0 = 1$  时,每组与门正中间的那个门工作,其他两个门禁止。在时钟脉冲的 PGT、数据出现在触发器的输出端。在寄存工作过程中禁止串行数据的移动。

SHIFT LEFT 功能。当S=1 和 $S_0=0$ 时,寄存器进行数据左移。这种工作方式利用每组控制门最右边的那个与门。新的串行数据从左移串行数据输入端( $D_{SI}$ )进入寄存器、如图8.13(a)的逻辑图所示。新的串行数据在时钟脉冲的 PGT 存入触发器 D 中 图 8.13(b)所示的功能表展示了寄存器

在左移工作方式下所有数据的移动过程。珍表中有两位、一行是 $D_0 = 1$ 时的情况。一行是 $D_0 = 1$ 时的情况。

SHIFT RIGHT功能 当5 0 和 5 - 1 时,寄存器进行数据看移 存入寄存器的新的串行数据从看移串行数据输入再 从。 生人 加来5 利力的逻辑电平送入寄存器,就使每组控制门中最 左边的行门工作,而其间两个广禁!

有移的工作方式在功能表示也有两位,一行是D、工时的情况。 行是 D。~0时的情况。在这种方式下,等存器内部的数据移动过程在图8 B的所示的功能表中给 P

在主述讨论证、爱量器是指用于隔离驱动能力不断增加的输入和输出信号的电路 缓冲器没有反相, 目完全满足信号要求, 其符号显示在图813 a,所示的CLK输入端, 与没有反相标志的非门符号相同。该电路 b, CLR 输入包围过缓冲器作为触发器的 CLR 输入。该符号的输入端和输出端的圆圈说明输入是低电平有效,输出已是低电平有效。这种通用寄存器标准的逻辑符号如图8.13ici的/is

### 8.2 节复习题

- 4. 叙述囚种并行输入寄存器
- B. 为了在8代开行输入寄存器中存入数据,需要多少个时钟脉冲
- C 为了在8位串行输入寄存器中存入数据、需要多少个时钟脉冲?
  - 1 1
  - (2) 错
- D. 数据马以同步或异步存入左行输入寄存器
  - 自对
  - 2 错
- E. 通用寄存器一般可以以串行或位扩展的方式存入数据,也可以以串行或并行的方式取出数据 1) 对
  - (2)错

## 阶段性小结(8.1节~8.2节)

寄存器是指一组触发器。寄存器可用于存储、传输或移动数据 数据可以以串行或并行方式存入寄存器和从寄存器取出 这种寄存器决定了数据的形式。

寄存器可分为串行输入和并行输入两大类。串行输入寄存器允许以串行或并行的方式从寄存器 取出数据、并行输入寄存器也允许以串行或并行的方式从寄存器取出数据


串行人/串行出寄存器可以用于存储数据、左移或右移数据。所需时钟脉冲的个数等于该串行人, 串行出寄存器中触发器的个数 当数据从已存入的寄存器中串行取出时,也需要同样多个时钟脉冲。

串行人/并行出寄存器 般用于数据形式的转换 当从另外一个系统中把数据接收到该系统时,般利用一条线路接收串行数据 这种寄存器再将串行数据转换为并行数据,以提高系统的速度并行人/串行出寄存器的工作过程正好相反,它们是将并行数据转换为串行数据。


并行人/并行出寄存器用于存储或传输数据,它们没有数据移动的功能,常作为存储器件使用 许多集成主路寄存器具有事行或并有传输数据的功能,这种通用寄存器可以进行双问数据移动。

### 阶段性练习 (8.1 节~8.2 节)

- 1 寄存器是 组用于传输 存储或移动数据的锁存器或触发器。
  - a 🏕
  - n 错
- ? 将数字系统中的 组并有数据取上,并转换为只用一条线路传输的形式,需用哪一种寄存器?
  - a. 串行人 串行品
  - h 串行人 并行出
  - e 并行人 事行出
  - 正并行人 并行出
- 3 要将8位数据装入串行人。并行出移位寄存器、需要多少个时钟脉冲>
  - a 1 n 4 c 8 d, 16
- 4 要从一个已装入的8位串行人/并行出移位寄存器中读出数据,需要多少个时钟脉冲?
  - al 14 c8 d 16
- 5 有8.14 所示的符号代表什么。
  - a. 串行人 串行出寄存器
  - b 串行人 并行出寄存器
  - c. 并行人 串行出寄存器
  - d 并行人,并行出寄存器



- 6. 图 8.15 所示寄存器可以装入串行或并行数据
  - a 对
  - b. 错



- 7 冬 8.15 中 示的寄存器可以以串行或并行方式传出数据
  - a 41
  - り錯
- 8 图 8.16 中, 要使 7417×10 装入并行数据、输入是什么条件?
  - a SHIFT 1; 10AD=
  - b SHIFT I; LOAD = 0
  - e SHIFT : 0; 10AD 1
  - d SHIFT  $\theta$ ; 10AD = 0




图 8 16

- 9 图 8 16 中,要使 74178 移动数据、输入昆什么条件。
  - a SHIFT = 1;  $\angle OAD = 1$
  - b SHIFT 1; LOAD = 0
  - e SHIFT = 0; LOAD 1
  - d.a或b
- .0. 确定图 8.17 所示的寄存器
  - a. 串行人/串行出
  - b. 并行入, 串行出
  - e. 并行人/并行出
  - d. 通用




图 8.17

- 11 当CLR = 1、5, = 0、5 ... CLK PGF时, 图 8 17 所示寄存器的工作方式是什么?
  - a. 保持 HOLD)
  - b / 移(SHIFT LEFT
  - ~ 有移(SHIFI RIGHT)
  - d. 并行存入(PAPALLEL LOAD)
- 12 在图 8.17 中, 如果:

第 1 步: (LR - 0, 然 ] 变为高电平; S = 1, S = 1,  $D_{R} = 0$ ,  $D_{R} = 1$ , A = B = C = D = 1, CLK = PGT 第 2 步: S = 0, S = 1, (LK = PGT ) 一个脉冲

那么寄有器中的数据是什么'

a. 0110 ←. 1111

b. 0111 d 11.0

## 8.3 寄存器的实际应用

### 要点

- 1. 给出 IC 组成的环形或约翰逊计数器的逻辑图、确定 X 个时钟脉冲后的输出及模(MOD
- 2. 给出双向移位寄存器的逻辑图和输入电平,确定 X 个时钟脉冲后寄存器的积或商。

### 8.3.1 码检测器

串行人/串行出移位寄存器的一种实际应用是如图 8.18所示的码检测器电路。该电路用于检测一个特定码(一组顺序排列的数 、当送人正确的码时产生一个脉冲。输出码脉冲可以用于给保密系统加密或解密

键盘可以将一个码送人电路 要产生工确的输出码脉冲,必须将一个确定的码以正确的顺序传入电路。每按下一个键,就会产生一个上脉冲。如果将键5按下并释放,就会产生一个PCT;当释放该键时,该按键脉冲又回到一般情况下的低电平状态 由图818可以看到,按下键2时,就给或非门送人一个逻辑1,或非门的低电平输出就将所有的触发器清零 如果按下键5,6,7,8或9再释放,结果是一样的。

该电路最终的目的是使一个保密系统输出一个高电平的码脉冲、在这个特殊的检测器中,只有键入3140码时才会产生这个高电平输出,其他的码都不会产生正确的输出

注意,在这个逻辑图中,触发器 A 的 D 输入接在 +5 V 上。当按 F 键 3 时,触发器 A 的时钟脉冲的 P OT 和其输出( $Q_A$ )都变为高电平,这使触发器 B 的输入也为高电平。如果接着按 F 键 2 ,那么或非门的低电平输出将触发器清零,该过程就结束了

读者很容易看出,必须按顺序键入码。如果键入顺序不对,逻辑高电平就不会通过寄存器移动。按下键3后、触发器A被置位;如果下一步按下键1,触发器B被置位;如果再按下键4,触发器C被置位;最后按下键0,触发器D也将被置位。当触发器D被置位时,该保密系统就被加密或解密了。




图8.18 码检测器电路

#### 8 3.2 数据循环移位寄存器

在 8 1 节 中 6 季提到,在 里 6 人。申行出移任寄存器的数据传输过程中,数据一般会在寄存器 于 友生改变。但是,利 市一个简单的逻辑电路就可以解决数据改变的问题。图 8 19 所示的电路在读操作 拼间将数据 支牌子间束




图 8 19 数据循环移行寄存器

7491.8 付寄存器可用了数据的电行移动。利用逻辑门来控制 READ 和WRITE 操作。READ 操作自动使数据循环。

READ/WRITE = 0, CLK INH = 1: 该输入下,可向寄存器写入数据。高电平CLK INH(时钟禁止)信号使最下方的与门工作、并允许时钟脉冲进入寄存器。低电平 WRITE 信号反相后、作为中间那个与门的使能信号、该信号使串行数据(D、)可以装入移位寄存器中。8个时钟脉冲后、一个字节的串行数据被装入寄存器。(LK INH 信号此时可能变成了低电平。

READ/WRITE = 1, CLK INH = 1: 该输入允许寄存器卖出存入的数据 高电平 READ/WRITE 信号使最上方的那个与门工作,从而允许数据移出寄存器、同时经串行数据输出端,在时钟作用下又进入寄存器、再传输到输出端,这个简单的电路可以避免 RFAD 操作出错

#### 8.3.3 环形/约翰逊计数器

在7.9节中曾提到环形计数器 该计数器是一个移位寄存器,它的输出端与输入端相连。用IC构成的环形计数器如图8.20(a)所示。图中的IC为741784位移位寄存器 在进行下面的讨论之前先回顾一下图8.12所示的逻辑图和功能表

要想上常运行、环形计数器必须先装入一个数。当74178的LOAD = 1, SHIFT 0时(图8.20(a))可以做到这一点 因为预先装入的输入为A=1, B=C=D=0, 所以在时钟脉冲的NGT, 触发器A被置位、其余的触发器都清零了

由图中可见, 当移信输入为高电平时, 寄存器中装入的1在每个时钟脉冲作用下依次移向左边的触发器。当SHIFT-1时, LOAD输入与输入无关。 $Q_p$ 输出与串行数据输入( $D_s$ )以刚才讨论的环路的形式连接。在每个输出端得到的信号频率为 $f_s/4$ (模 4 计数器)。

环形计数器一般通过顺序触发开和关来控制事件 电路 )。因为其具有等间隔的输出脉冲, 所以环形计数器有时也称为序列发生器, 能够控制脉冲发生的顺序。模4计数器的输出波形如图8.20(b)

所示 该图表示、在任何 今时刻、四个输出中只有一个为岛也平 这是因为输入(JK 脉冲的 个 NGT 只能使 个输出为高电平,而下 今(JK NJ 使灵输出为低电子 基此、要想用环形于数器 来控制周全器件 事件 ,在任何对约只能有一个器件打开,的其他一个都要关了




图 8.20 用 74178 实现的环形计数器

环形计数器的另外一种结构如图 8.21 所示,该电路是一种自装人的环形计数器 外接的或非门使之具有自装人的特性 在电源作用下,不管该寄存器最初条件是什么 电路正常工作时最终的输出都是 个高电平, 个低电平 从图中也可以看出,Qp输出与电路输入端的触发器之间的连接被去掉了。




图 8 21 用 74178 实现的自装人环形计数器

无沦寄存器最初的条件是什么,或非门在至多一个时钟脉冲之后只允许计数器中有一个逻辑1 环形计数器的另外两种自装入的方法如图8 22(a)和图8 22(b)所示。图8.22(a)所示的环形计数器是用一个与门来为 D 触发器装入,该电路无需将输出端与移位寄存器的输入端相连。其原因很明显。当计数器的输出为  $X000(Q_{A^{*}}Q_{b})$ 时,与门的输出为高电平,从而使 D 触发器置位,这是因为  $Q_{B^{*}}Q_{c}$  和  $Q_{b}$  和与门相连。每当高电平移出触发器 A 时,这种设计可以自动为触发器 D 装入高电平另一种自装入的环形计数器是利用 J K 触发器构成的,如图8.22(b)所示。该电路工作过程的分析留给学生自己完成。

约翰逊计数器如图 8 23(a)所示,它是用一片 74178 4 位移位寄存器构成的。第 7 章讨论了将环形计数器改造成约翰逊计数器的过程。MSB 触发器的 Q输出变成了 Q输出,且通过 D。输入脚与输入端触发器相连。用非门来使  $Q_p$  反相,因为 IC 中没有  $Q_p$  输出脚。

这种模 8 约翰逊计数器的输出为:

| $Q_A$ | $Q_{\scriptscriptstyle B}$ | $Q_c$ | $Q_o$ |  |
|-------|----------------------------|-------|-------|--|
| 0     | 0                          | 0     | 0     |  |
| 1     | 0                          | 0     | 0     |  |
| 1     | 1                          | 0     | 0     |  |
| 1     | 1                          | 1     | 0     |  |
| 1     | 1                          | 1     | 1     |  |
| 0     | 1                          | 1     | 1     |  |
| 0     | 0                          | 1     | 1     |  |
| 0     | 0                          | 0     | 1     |  |




图 8 22 自装人环形计数器

由图8.23(b 所示的模8约翰逊计数器的输出波形可以看出,任何一个输出在4个周期内为高电平、而在另4个周期内又为低电平。因此,一个器件(电路)打开后,在接下来的3个CLK脉冲期间一直打开。当要求器件打开后一直保持打开状态,直到所有的器件都打开,这个功能就很有用。

利用约翰逊计数器的一个很好的例子是点亮 EXIT 信号,如图 8 23 所示。该波形说明了点亮各个字母的过程,如下所示。

EXEXIEXIT
XIT
IT
IT




图 8 23 用 74178 实现的约翰逊计数器

### 8.34 乘法/除法寄存器

移位寄存器常用来完成乘法和除法运算。正常工作的左移操作相当于一个二进制数乘以2°, n 代表左移操作的次数 右移操作相当于一个二进制数除以2°

下面用图 8 24 所示的 74198 扩展移位寄存器来完成这些运算 74198 移位寄存器是一个8 位寄存器,类型与主一节最后介绍的 74194 寄存器一样,控制输入码也与 74194 相同。完成这些数学运算的步骤如下:

- 1; S = 0 并行存入要进行乘法或除法运算的数据
- 2.5-1; So=0: 左移进行乘法运算。
- 3 S-0; S=1; 右移进行除法运算
- 4 5. 0; S=0: 完成算术运算后保持(存储)数据

在卜面的例子中、74198内部触发器的框图如图 8 25 所小、

先看图 8.25(a)。最初的条件是一个一进制数 1 并行存入 74198 寄存器,寄存器此时处于 5 = 0 和 5。 0 的左移操作 如果这个二进制数 1 乘以 32 (25),那么必须有 5 个时钟脉冲进入寄存器




图 8 24 74198 8 104 服移位寄存器

乘法的另外 个例子如图 8 25 lb 所示 该寄存器中的 进制数在第 2 气和第 3 位之间有 个小数,最初的数是 11 11、 3.75 每个时钟脉冲都可以将 0 表入 LSB 位,然后将这个数据从一个触发器移到左边的触发器 该例中用了 4 个时钟脉冲 因为 2 1~ 16、所以最初的 进制数乘以了 16 (16 × 3.75 60).

注意、第5个输入时钟脉中将 MSB 移出了寄存器、这将使产生的积无效。所以、用于乘法的寄存器常常级联、以保证积可以停留在电路中。利用移位完成二进制数阶法运算的例子如图 8 25(e)和图 8 25(d)所示

在第一个例子中,96并行装入寄存器中 第1个时钟脉冲将「进制数从一个触发器移到其石边的触发器 注意,在每个时钟脉冲作用下,都是将0移到MSB位置、因此,在这个过程中74198 右移串行数据输入(D<sub>SR</sub>)必须为低电平 移位产生的商为48 重复石移操作就相当于重复涂以2 进行右移操作后相当于息数除以2" 该例中,2°、2°32、所以该例最后的结果为96。32 3

在《进制数除以2"的第三个例子中,为了说明清楚,该《进制数也有一个小数点、其过程如图 8 25(d)所示。这里《进制数 80 有移了5次,寄存器产生的商为 80 = 32 - 2.5

这些例子证明了通过将 进制数左移或右移,就可以实现这个数乘以或除以 2"的操作 通过数据移动得到积或商的方法在数字系统中非常普通,因为这种方法又简单又快捷

在许多计算机的存储系统中都是通过移位过程来得到实际的存储地址的。例如、一个移位寄存器中的数据左移了4个位置,相当于乘以16 移动了的这4个位置表示将一个十六进制(4位)数的地址左移,因为16<sub>10</sub> = 10<sub>10</sub> 移动后的地址是一个字节的实际地址。该字节地址加上地址偏移量就得到了实际的存储地址。第12章将讨论存储器寻址




图 8 25 进制数的移动




图8.25(续) 进制数的移动

#### 8.3 节复习题

- A 在串行人/串行出移位寄存器中,数据传输(READ)操作总是具有破坏性的,即使是数据循环时
  - (1) 对
  - (2)错
- B. 利用串行人/ 串行出移位寄存器 IC 构成的环形计数器是将 Q输出端连回到该 IC 的串行数据输入端、同时将一个高电平装入寄存器。
  - 口 对
  - (2) 错
- C. 在利用串行人/串行出移位寄存器 IC 构成的约翰逊计数器中,将 Q输出连回到该 IC 的串行数据输入端。
  - 11) 对
  - (2) 错
- D图 820中,6个时钟脉冲之后,该电路的内容是什么?假设当SHIPT输入等于0时,加入LOAD输入,然后又将SHIFT变为高电平
- E. 图 8.20 所示电路的模(MOD)是多少?
- - 1)除以
  - (2) 乘以
- G 要完成 20 除以 4 的运算,需要多少次移位操作?
- H. 前 个复习题中的数据移动的方向是什么?

## 8.4 寄存器的故障诊断

### 点要

- 1. 给出观察到的有故障的寄存器电路的故障诊断结果, 确定可能出现的故障。
- 2. 给出寄存器电路的故障,确定最可能的特征。

因为寄存器就是一组锁存器或触发器,所以本节就利用第6章介绍的触发器基本故障诊断步骤来讨论一定要牢记这一点,要对一个电路进行故障诊断,一定要知道该电路在正常情况下如何工作。首先,一般性的故障,例如电源是否正确连接,常可以通过观察就可以检查出来。许多故障都与电源插头的连接有关!这可能看似不可思议,但若与有经验的技术人员讨论起来,他们会告诉你这是真的。另外,检查一下保险丝是否烧断了,金属连线是否断了,连接得好不好。观察完后,还要感觉一下。如果电路有集成电路芯片及电源,那么要把手放在集成电路芯片的上面,感觉一下是否特别烫,用这个方法常可以找到故障点。

另一个方法在前面讨论过,与本章正常工作着的电路相连的负载可能会引起驱动电路出现故障。不管什么时候,接有负载的输出一旦出现故障,就应该断开负载,从而隔离故障。

首先以分立元件构成的寄存器为例开始故障诊断的讨论。图 8.26 所示的寄存器是一个串行人/ 串行出寄存器,它是由 TTL 触发器构成的。分析过程如下所示。




图 8 26 案例 1 中的串行人 / 串行压寄存器

#### 案例 1

假设图 8 26 中电路的串行数据输入为高电平 寄存器首先清零、然后在时钟作用下、得到下面列上的输出结果。电路正常工作时希望得到的输出结果也列了出来。

| 观察到的输出                     |       |                |         |       |       |         |           |                |
|----------------------------|-------|----------------|---------|-------|-------|---------|-----------|----------------|
| $Q_{\scriptscriptstyle A}$ | $Q_B$ | $Q_{\epsilon}$ | $Q_{o}$ | $Q_A$ | $Q_B$ | $Q_{C}$ | $Q_{\nu}$ |                |
| 0                          | 0     | 0              | U       | 0     | 0     | 0       | 0         | CLR            |
| 1                          | 0     | 1              | 0       | 1     | 0     | 0       | 0         | t              |
| 1                          | 1     | 1              | 1       | 1     | 1     | 0       | 0         | $t_2$          |
| i                          | 1     | 1              | 1       | 1     | 1     | 1       | 0         | $t_3$          |
| 1                          | 1     | 1              | 1       | 1     | 1     | 1       | 1         | t <sub>4</sub> |

由输出可以观察出这样一个结论,即 $Q_c$ 触发器有故障。这是由于它的输入在t的PGT之前为低电平,而在t时刻该触发器的输出变成了高电平。 $Q_c$ 希望得到的输出是直到t时它才变为高电平。

诊断。造成这个故障最可能的原因是触发器C的D输入端开路了。开路是由于连接触发器B和C的金属线断了,或者是其内部某一点断开了。利用逻辑探针可以很容易地将该故障与连线或触发器隔离。记住,开路(悬空)输入对于TTL触发器来说相当于是高电平,因此触发器C在第一个时钟脉冲就被置位了。

#### 案例2

图 8.27 所示电路是一个并行人/串行出移位寄存器。最初的故障诊断步骤显示 LOAD = 1,  $D_s = 0$ , CLK INH = 0 和 CLK = 脉冲。总之,大量的时钟脉冲产生了一个常数  $Q_u = 1$ ,  $Q_u = 0$ 

将 A 到 H 的并行输入数据都变为低电平,并且使 L OAD 为低电平,那么  $Q_H$  变成了 0,  $Q_H$  变成了 1。如果 D。为高电平且寄存器已锁存了 8 次,那么  $Q_H$  将变为高电平 但是,经过大量的时钟脉冲之后,又会产生常数  $Q_H = 0$ ,  $Q_H = 1$ 。

当并行输入A到H又恢复为图 8.27 所示的电平,且 LOAD 为低电平时,此时  $Q_H$  又回到 1, $Q_H$  又回到 0 又经过重复的时钟脉冲后,输出不变、 $Q_H$  = 1, $Q_H$  = 0。




图 8 27 案例 2 中的并行人/ 串行出寄存器

诊断 74165 没有对应 于 $Q_{4}$ ~ $Q_{2}$ 的输出端,使得技术人员无法控制寄存器内部由时钟控制的数据

假设寄存器的并行装入功能正常,这是基于当LOAD有效时  $Q_n$ 在装入输入数据之前跟着H变化的事实。

我们可以证明、寄存器内部的数据没有发生右移 如果是这样,那么当并行输入数据如图8.27 所示时、在4的 PGT、 $Q_4$ 输出将变为低电平

故障最可能是内部 CLK/CLK INH 电路开路了 或门的两个输入端只要有一个内部开路,就会禁止该门,从而阻止时钟脉冲加在寄存器内部的触发器上。该寄存器的并行装入功能是异步的 所以说,这种工作方式下的功能是正常的,因为并行装入数据不受时钟控制。

#### 案例3

图 8 28 所示逻辑图是用两片 74178 IC 级联在一起构成的模 16 约翰逊计数器 该计数器正常工作时将产生如下输出。

| $Q_{\scriptscriptstyle A}$ | $Q_B$ | $Q_{\epsilon}$ | $Q_{\scriptscriptstyle D}$ | $Q_E$ | $Q_F$ | $Q_{c}$ | $Q_H$ |                        |
|----------------------------|-------|----------------|----------------------------|-------|-------|---------|-------|------------------------|
| 0                          | 0     | 0              | 0                          | 0     | 0     | 0       | 0     | CLR                    |
| 1                          | 0     | 0              | 0                          | 0     | 0     | 0       | 0     | $t_1$                  |
| 1                          | 1     | 0              | 0                          | 0     | 0     | 0       | 0     | $I_2$                  |
| 1                          | 1     | 1              | 0                          | 0     | 0     | 0       | 0     | $t_3$                  |
| 1                          | 1     | 1              | 1                          | 0     | 0     | 0       | 0     | <b>t</b> <sub>4</sub>  |
| 1                          | 1     | 1              | 1                          | 1     | 0     | 0       | 0     | $t_5$                  |
| 1                          | 1     | 1              | 1                          | 1     | 1     | 0       | 0     | <i>t</i> <sub>6</sub>  |
| 1                          | 1     | 1              | 1                          | 1     | 1     | 1       | 0     | t,                     |
| 1                          | 1     | 1              | 1                          | 1     | 1     | ì       | 1     | $t_8$                  |
| 0                          | 1     | 1              | 1                          | 1     | 1     | 1       | 1     | L,                     |
| 0                          | 0     | 1              | 1                          | 1     | 1     | 1       | 1     | $t_{10}$               |
| 0                          | 0     | 0              | 1                          | 1     | l     | 1       | 1     | t <sub>1.</sub>        |
| 0                          | 0     | 0              | 0                          | 1     | 1     | 1       | 1     | <b>t</b> <sub>12</sub> |
| 0                          | 0     | 0              | 0                          | 0     | 1     | 1       | 1     | t,                     |
| 0                          | 0     | 0              | 0                          | 0     | 0     | 1       | 1     | t,4                    |
| 0                          | 0     | 0              | 0                          | 0     | 0     | 0       | 1     | t15                    |
| 0                          | 0     | 0              | 0                          | 0     | 0     | 0       | 0     | <b>t</b> 16            |

下面的分析先从LOAD 1、SHIFT 0升始 预先全部装入逻辑 0、从而将寄存器中所有的触发器同步清零、然后、SHIFT 变为高电平、于是产生如下结果;

| $Q_A$ | $Q_{\scriptscriptstyle B}$ | $Q_{\epsilon}$ | $Q_{\scriptscriptstyle D}$ | $Q_{\scriptscriptstyle F}$ | $Q_{\scriptscriptstyle F}$ | $Q_{G}$ | $Q_H$ |                 |
|-------|----------------------------|----------------|----------------------------|----------------------------|----------------------------|---------|-------|-----------------|
| 0     | 0                          | 0              | Ó                          | 0                          | 0                          | 0       | 0     | CLR             |
|       | 0                          | U              | 0                          | 0                          | 0                          | 0       | 0     | t               |
|       | 1                          | 0              | 0                          | 0                          | 0                          | 0       | 0     | $t_{\perp}$     |
|       | 1                          | 1              | 0                          | 0                          | 0                          | 0       | 0     | t,              |
| 1     | 1                          | 1              | 1                          | 0                          | 0                          | 0       | 0     | $t_4$           |
| i     | 1                          | 1              | 1                          | 1                          | 0                          | 0       | 0     | $t_{\varsigma}$ |
|       | 1                          | 1              | 1                          | 1                          | 1                          | 0       | 0     | $t_6$           |
| l     | 1                          | 1              | 1                          | 1                          | 1                          | 1       | 0     | t-              |
|       | 1                          | 1              | l                          | 1                          | 1                          | 1       | l     | $t_{\rm g}$     |
| 1     | 1                          | )              | 1                          | 1                          | 1                          | 1       | 1     | $t_{o}$         |

"之后,在重复的时钟脉冲作用下,其余的输出全为高电平。这是由于当 $Q_H$ 为高电平时,从非门出来的 $Q_0$ 变为低电平;根据正确的功能表,该计数器应该装入逻辑0,但事实不是这样




图 8.28 案例 3 中的模 16 约翰逊计数器

诊断。如果第一个寄存器  $(Q_n \sim Q_D)$  的  $D_s$  输入端开路,那么悬空输入总是向寄存器装入逻辑 1,从而造成这种故障。该故障可能是出在非门和  $D_s$  输入之间的连接上,也将使寄存器造成悬空输入在进入非门之前升路不会出现这种现象。

如果非门的输入端升路会出现什么现象呢?这里的悬空输入将引起非门的输出端总为低电平,因此,当计数器清零时,在移位操作的过程中将只有逻辑0装入寄存器。如果出现这种问题,那么输出将总为低电平。

对于图 8.28 所示的约翰逊计数器,下列的输出结果可能是由什么原因造成的呢?

| $Q_{A}$ | $Q_B$ | $Q_{c}$ | $Q_D$ | $Q_{\scriptscriptstyle E}$ | $Q_{F_{-}}$ | $Q_c$ | $Q_H$ |     |
|---------|-------|---------|-------|----------------------------|-------------|-------|-------|-----|
| 0       | 0     | 0       | 0     | 0                          | 0           | 0     | 0     | CLR |
| 1       | 0     | 0       | 0     | 1                          | 0           | 0     | 0     | t   |

| 1 | i | 0 | 0 | ţ | l | 0 | 0 | $t_2$          |
|---|---|---|---|---|---|---|---|----------------|
| 1 | J | 1 | 0 | 1 | 1 | 1 | 0 | $t_3$          |
| i | 1 | 1 | 1 | 1 | 1 | 1 | 1 | $t_4$          |
| 0 | 1 | 1 | 1 | 1 | 1 | 1 | _ | $t_{4}$        |
| 0 | 0 | 1 | 1 | 1 | 1 | 1 | ſ | $I_6$          |
| 0 | 0 | 0 | l | 1 | 1 | 1 | 1 | $t_{\gamma}$   |
| 0 | 0 | 0 | 0 | 1 | 1 | 1 | J | $t_8$          |
| 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | t <sub>9</sub> |

在 $_{6}$ 之后,虽然时钟脉冲重复加入,但输出结果将保持不变(HOLD) 计数器开始时从  $Q_{6}$  装入 个 1,经过几个成功的时钟脉冲后装入逻辑 1,直到所有的输出都为高电平为上,然后再装入逻辑 0,直到回到初始状态 而  $Q_{6}$  在第一个时钟脉冲就被置为高电平。这是由于什么原因造成的 呢? 第一个74178 的输出  $Q_{4}$  ~ Q<sub>6</sub> 在经过  $q_{6}$  时还是正常的,问题出在第二个74178 的输入。如果 第一个寄存器的  $Q_{6}$  输出和第二个寄存器的  $Q_{6}$  输入之间连接不好,或者第二个74178 的  $Q_{6}$  输入内部 开路,将会造成这样的结果。

#### 案例 4

图 8.29 所示电路是一个自装入环形计数器。在电源和时钟脉冲的作用下将产生如下的输出




图 8.29 案例 4 中的自装人环形计数器

#### 希望得到的输出

| $Q_{A}$ | $Q_B$ | $Q_c$ | $Q_{\scriptscriptstyle D}$ |                       |
|---------|-------|-------|----------------------------|-----------------------|
| 0       | 0     | 0     | 1                          | $t_1$                 |
| 0       | 0     | 1     | 0                          | $t_2$                 |
| 0       | 1     | 0     | 0                          | $t_3$                 |
| 1       | 0     | 0     | 0                          | <b>t</b> <sub>4</sub> |
| 0       | 0     | 0     | 1                          | t <sub>5</sub>        |

最初电路用什么样的电源是不重要的。如果有不上一个触发器,那么电路装入不止一个逻辑?如果电路初始化时都为逻辑 0、那么在 4 时刻 D 触发器装入逻辑 1。

我们观察到的有故障电路的输出是:

| 观察到的输出 |
|--------|
|--------|

| $Q_4$ | $Q_B$ | $Q_{\epsilon}$ | $Q_{\scriptscriptstyle D}$ |       |
|-------|-------|----------------|----------------------------|-------|
| 0     | 0     | 0              | 1                          | t     |
| 0     | 0     | }              | 0                          | $t_2$ |
| C     | 1     | 0              | 1                          | I,    |
| 1     | 0     | 1              | 0                          | $t_4$ |
| 0     | 1     | 0              | 1                          | $t_5$ |

将观察到的输出与所希望得到的输出结果相对比。会发现在占时刻不一样。在希望得到的输出和观察到的输出结果中,如果假设它们的输出是在同一个初始条件下得到的,那么在点之后计数器的输出应该为0100。但从观察到的结果可以看出,点之后的错误输出为0101、问题在于Q<sub>0</sub>的输出。0101)为高电平了。将触发器 D 同步置位的律。方法是在时钟脉冲的 PGT 到来时给 D 输入送一个高电平

触发器 D的 D输入开路不会出现这种问题,5时刻触发器 D的输出变为低电平可以证明这一点。如果 D输入开路,不会出现这种现象

诊断。在对有故障的电路进行故障诊断时会发现,与门在  $t_1$ 时刻给触发器 D 装入一个高电平大家已熟知,只有当与门所有的输入都为高电平时其输出才为高电平,  $t_2$ 之后该门的输入将为  $Q_s=1$ 、  $Q_t=0$ ,  $Q_t=1$ 。这种结果是由 0010 (  $Q_A-Q_D$  ) 在  $t_2$ 之后产生的输出 利用逻辑探针证明了这些电平之后,所得出的作 结论是送到与门的  $Q_c$ 输入一定是内部开路了

如果  $Q_a$ 输出和与门的连线开路,利用同样的思路,可以得出同样的输出及电路特征。利用逻辑探针可以很容易识别这种情况。因此、可以由此得出如下输出:

| $Q_A$ | $Q_{\scriptscriptstyle B}$ | $Q_c$ | $Q_{D}$ |                       |
|-------|----------------------------|-------|---------|-----------------------|
| 0     | 0                          | 0     | 1       | $t_1$                 |
| 0     | 0                          | 1     | 0       | <i>t</i> <sub>2</sub> |
| 0     | 1                          | 0     | 0       | <b>t</b> <sub>3</sub> |
| 1     | 0                          | 0     | 1       | <b>t</b> 4            |
| 0     | 0                          | 1     | 0       | t <sub>5</sub>        |
| 0     | 1                          | 0     | 0       | $t_6$                 |
| 1     | 0                          | 0     | l       | t,                    |

故障发生在 $t_4$ 时刻。如果计数器正常工作,输出将为 $1000(Q_{A}\sim Q_D)$ 分析的关键是 $t_4$ 之后, $t_4$ 之前与门的输入条件,此时的条件为 $Q_B=0$ 、 $Q_C=1$ , $Q_D=1$ 。利用逻辑探针可以验证这些电平都是触发器的输出,但是逻辑探针显示与门的 $Q_B$ 输入无效,因为它和门的连线是断开的。

### 8.4 节复习题

A. 图 8.29 所示的自装人环形计数器中,如果与门的  $Q_p$ 输入内部开路,完成下列观察到的输出表( $t_0 \sim t_0$ )。

| 观察到的输出 |       |                |       | 希望得到的输出 |                            |         |       |
|--------|-------|----------------|-------|---------|----------------------------|---------|-------|
| $Q_A$  | $Q_B$ | $Q_{\epsilon}$ | $Q_D$ | $Q_A$   | $Q_{\scriptscriptstyle B}$ | $Q_{c}$ | $Q_D$ |
| 0      | 0     | 0              | l     | 0       | 0                          | 0       | 1     |
|        |       |                |       | 0       | 0                          | 1       | 0     |
|        |       |                |       | 0       | 1                          | 0       | 0     |
|        |       |                |       | 1       | 0                          | 0       | 0     |
|        |       |                |       | 0       | 0                          | 0       | ì     |
|        |       |                |       | 0       | 0                          | 1       | 0     |
|        |       |                |       | 0       | 1                          | 0       | 0     |
|        |       |                |       | 1       | 0                          | 0       | 0     |

B. 在图 8.29 所示的计数器中,如果触发器 A 的 D 输入开路,完成下列观察到的输出表(t-t,) 所希望的输出如复习题 A 听示。

#### 观察到的输出

$$Q_A$$
  $Q_B$   $Q_C$   $Q_D$    
0 0 0  $\tilde{f}$ 零  $t_1$   $t_2$   $t_4$   $t_4$ 

- C. 怎样证明图 8.29 中与门不正确的输出实际上是由与门造成的?
- D 在对电路进行故障诊断之前,先要确定该电路怎样正常工作,这是非常重要的。
  - (1) 对
  - (2) 错

### 阶段性小结(8.3节~8.4节)

对触发器或寄存器电路的分析是建立在对基本触发器工作过程的了解上的、控制电路中逻辑门的条件包括许多寄存器的功能。83节介绍了码检测、数据循环、自装入计数器、二进制乘法和除法。这一节只介绍了寄存器的各种用途。寄存器更多的应用将在需要的时候进行介绍。


8.4 节讲解了寄存器的故障诊断概念。虽然故障诊断技术在不断发展,且与经验有关,但几乎 每章都介绍了一些基本的方法,作为这种发展的基础知识。

故障诊断的第一个问题是了解你要找什么。知道电路是怎样正常工作的,才能做到这一点。


- 1. 检查所观察到的明显的现象。
- 2. 首先检查集成电路芯片是否过热。注意,不要把手放在电源端,或有高压的电路旁边。记住,115 V的电压是非常危险的。
- 3. 将观察到的结果与所希望的输出结果对比,从而隔离故障。最好的技术人员是那些能够分析理论结果和实际现象的人。

## 阶段性练习(8.3节~8.4节)

- 1. 个器件的 READ/WRITE 输入为低电平时,完成的是什么操作?
  - a READ
  - **b** WRITE
- 2 图 8 30 所示的 74178 寄存器是一个
  - a. 加计数器
- c. 码检测器
- b. 环形计数器
- d. 约翰逊计数器




- 3. 图 8.31 所示的 74178 寄存器是一个
  - a. 加计数器
- c. 码检测器
- b. 环形计数器
- d. 约翰逊计数器



- 4. 图 8.31 所示电路的模是多少?
  - a. 4
- b. 8
- c. 12
- d. 16
- 5. 图 8.31 所示电路是自装入的。
  - a. 对
- b. 错

6 图 8.32 所示电路是自装人环形计数器 如果电路的初始条件是  $1111(Q_1 \sim Q_D)$ ,那么在计数器的输出只有一个逻辑 1 之前需要 3 多少个时钟脉冲?




7. 从移位寄存器观察到的结果如图 8.33 所示。假设串行输入数据为高电平,选择最可能的故障

| CLR                   |
|-----------------------|
| t                     |
| $t_2$                 |
| t <sub>a</sub>        |
| <i>t</i> <sub>4</sub> |
|                       |

WORK THE AND AND ALL

- a. 触发器 A 的 D 输入内部 开路
- b. 触发器 D 的 D 输入内部开路
- c. 触发器 A 的 CLR 输入内部开路
- d. 触发器 D 的 CLK 输入内部开路



8. 假设图 8.34 所示电路的初始条件是  $1011(Q_{s}\sim Q_{b})$ 。 5. 之后的输出是什么?

|    | $Q_{\scriptscriptstyle A}$ | $Q_{B}$ | $Q_{\epsilon}$ | $Q_o$ |
|----|----------------------------|---------|----------------|-------|
| a  | 0                          | 0       | 0              | 0     |
| b. | 0                          | 1       | 0              | 1     |
| Ç, | 0                          | 0       | 1              | 0     |
| d  | 1                          | 1       | 0              | 0     |
|    |                            |         |                |       |




图 8 34

9. 在图 8.34 所示的自装人环形计数器中,如果或非门的  $Q_{\epsilon}$ 输入开路、在 4 个时钟脉冲之后确定观察到的结果。

|    | $Q_A$ | $Q_B$ | $Q_{\epsilon}$ | $Q_D$ |
|----|-------|-------|----------------|-------|
| d. | 0     | 0     | 0              | 0     |
| b. | 1     | 0     | 0              | 0     |
| c  | 0     | 0     | 0              | 1     |
| d. | 1     | 0     | 1              | 0     |

- 10. 图 8 34 所示的环形计数器电路在 SHIFT 1, LOAD = 0 时正常工作。如果 SHIFT = 0 (对地短路), LOAD = 0, 那么其工作方式会变成什么?
  - a. HOLD
  - b 预先装入 A~D数据
  - c 输出变为低电平
  - d. 输出变为高电平

# 本章小结

用于存储、传输或移动数据的一组锁存器或触发器称为寄存器。有许多种商用集成电路寄存器。 各种类型的寄存器可以用于存储、移动、循环、传输数据及变换数据形式,即串行变成并行或 并行变成串行。

串行输入和并行输入寄存器用于大量的数字系统中。计算机包括大量的寄存器,这其中有许多 是集成在高密度的集成电路芯片上的,例如微处理器和算术运算器。 串行输入移位寄存器在一个时刻只能装入一位数据。虽然在数据移动上很慢,但这种方式在系统中很常用。数据可以以串行或并行方式输出

并行输入寄存器因为其高速而用于数字系统中 它装入数据只需要一个时钟脉冲 如果寄存器 有并行输出引脚, 那么数据一旦装入就可以以并行的方式读出。

通用寄存器可以使用户以串行或并行的方式装入或读品数据。这些寄存器 般都具有串行和并行装入输入码的操作。


·旦装人数据,在寄存器内部就可以向右或向左移动数据,寄存器还具有保持(HOLD)上作模式,用于暂存数据。虽然其操作有点复杂,但是利用数据表可以使其大大简化。

寄存器的故障诊断是建立在对其工作过程的理解上的 将寄存器的输出逻辑电平与应该得到的电平相对比,即可指导故障诊断的进行。


# 习题

#### 8.1 节


- 1. 定义寄存器。
- 2 图 8 35 所示电路是一种什么类型的寄存器?



- 3. 向图 8 35 所示寄存器中装入数据需要多少个时钟脉冲?
- 4. 如果图835所示寄存器已装入数据,要将它们传输到另一个寄存器,需要多少个时钟脉冲?
- 5. 图 8.35 所示寄存器中与非门的用途是什么?
- 6. 图 8.36 所示是什么类型的寄存器?




7. 图 8.37 所示为串行入/并行出 8 位移位寄存器。要将该寄存器置位, CLR 必须为什么电平?




- 8. 图 8.37 中 C/ →表示什么?
- 9. 图 8.37 中 & 符号表示什么?
- 10. 装入串行人/串行出寄存器的数据传出时、数据一般会改变。
  - a. 对
  - b. 锴

#### 8.2 节

11 图 8.38 所示的逻辑图和符号为74165 8位并行装入移位寄存器 当LOAD=0时该寄存器 完成什么功能?



- 12. 串行数据可以装入图 8.38 所示的寄存器吗?
- 13.图 8.38 中或门的用途是什么?
- 14. 图 8.39 所示是什么类型的寄存器?




- 15. 要将数据装入图 8.39 所小的寄存器需要多少个时钟脉冲?
- 16. 在图 8.39 所示的寄存器中,在完成 READ 操作时,装入寄存器的数据一般会被破坏。
  - a. 对
  - b. 错
- 17. 在图 8.40 所示的通用寄存器中, 当LOAD 1, SHIFT = 0时, 该寄存器完成的是什么功能?
- 18. 在图 8.40 所示的通用寄存器中, 当LOAD X, SHIFT = 1 时, 该寄存器完成的是什么功能。
- 19. 在图 8.40 所示的通用寄存器中, 当LOAD = 0, SHIFT 0时, 该寄存器完成的是什么功能?

#### 8.3 节

CT 20. 图 8 41 所示逻辑电路是自装入环形计数器。在所给的 to 初始条件下,写出每个时钟脉冲之后的 Q输出。

|                       | $Q_{A}$ | $Q_{\scriptscriptstyle B}$ | $Q_{c}$ | $Q_D$ |
|-----------------------|---------|----------------------------|---------|-------|
| $\boldsymbol{t}_{C}$  | 1       | 0                          | 1       | 0     |
| $t_1$                 |         |                            |         |       |
| $t_2$                 |         |                            |         |       |
| $t_1$                 |         |                            |         |       |
| <i>t</i> <sub>4</sub> |         |                            |         |       |
| $t_5$                 |         |                            |         |       |






图 8.41

# 8.4 节

CT 21. 下列是从图 8.42 所示电路观察到的输出结果。该电路最可能的故障是什么?

|                       | $Q_{\Lambda}$  | $Q_B$    | $Q_c$ | $Q_D$  |   |                  |                 |       |
|-----------------------|----------------|----------|-------|--------|---|------------------|-----------------|-------|
| $t_0$                 | 0              | 0        | 0     | 1      |   |                  |                 |       |
| $t_2$                 | 0              | 0        | 1     | 0      |   |                  |                 |       |
| $t_3$                 | 0              | 1        | 0     | 1      |   |                  |                 |       |
| <i>t</i> <sub>4</sub> | 1              | 0        | 1     | 0      |   |                  |                 |       |
| $t_5$                 | 0              | 1        | 0     | 1      |   |                  |                 |       |
| 輸出                    | Q <sub>A</sub> | <i>D</i> | _     | $Q_8$  | , | Q <sub>C</sub> D | Q <sub>D</sub>  |       |
|                       | 74*            | 74       |       | 7474   |   | 7474             |                 | 7474  |
| - cuk                 | - Q,           | GLK      |       | Œ, CLK |   | CLK <            | $ar{ar{q}_{o}}$ | GTK < |
| -                     |                |          |       |        |   |                  |                 | 741   |

图 8.42

# 第9章 数字运算与电路

# 重要术语

Arithmetic Logic Unit (ALU 算术逻辑单元 BCD Adder BCD 加法器 BCD Adjust BCD 调整 Enc. Around Carry 循环进位 Excess Three Code XS3) 余一编码 Full-Adder 全加器 Half Adder 宇加器
Nines Complement 模 9 补码
Ones Complement 模 1 补码
Sign Bit 符号位
Lens Complement 模 10 补码
Twos Complement 模 2 补码

# 本章要点

- 1 模1 私模2 进制数补码
- 2 1进制数的加法、减法 乘法和除法。
- 3 BCD 数。
- 4 进制运算电路、即半加器、全加器、JJ 减法器 BCD 加法器及 ALU、
- 5. 根据运算电路的逻辑图或符号及手册、确定不同输入情况下电路的输出

# 概述

数字系统大多是通过加法电路进行运算的。本章简单回顾了十进制运算,介绍了十进制数求补的概念,并由此介绍了减法器

提到上进制,我们自然而然地想到「进制运算。本章详细介绍了」进制数的加法、减法、乘法和除法。接着、在掌握了这些运算的基础上讨论了《进制编码的上进制》BCD》数。

本章后半部分分析了几种运算电路的工作过程,其中包括详细的半加器、全加器及加/减法器与二进制加法器相关的查错/纠错电路可以进行 BCD 数相加

本章最后详细讨论了算术逻辑单元(ALU)。ALU是一种通用电路,可以用来完成各种运算功能并实现多种逻辑操作

# 9.1 十进制/二进制运算

# 要点

1. 上进制数的模 9 和模 10 补码规则,以及二进制数的模 1 和模 2 补码规则

### 2 进制数的加法、减法、乘法及除法

可顾 | 进制数的目的是为了说明本章提到的二进制运算电路。通过四种基本的运算电路(加法器) 减减,器 乘法器及除法器)可以完成人量的数学运算

本节重点讲解加法运算,因为它是最重要的数学运算,减法、乘法和除法都可以用加法来完成,例如,减法就是一个上数加上一个负数、乘、除法就是加减法的多次重复。计算机 进制的所在基本数学运算几手都是通过加法电路完成的

要想实现减法运算,必须使用符号位区分上数和负数。在于进制数中用符号位代表是正数还是负数。意之、符号位在。进制运算中用来区分工数和负数。

逻辑1代表集数、逻辑0代表正数 符号位在 进制数中有 指定位置,如果符号位在一个多位数的最高有效作 MSB),其他应就是数字位

下面介绍在使用。进制运算电路时的。此十进制数运算过程

### 9.1.1 模 9 补码

通过上进制数的模9补码可以用加法实现减法运算过程。使用模9补码运算、给正数加上负数, 即可完成减法运算

首先我们来看如何得到模9补码,以及怎样用它进行减法运算 一个十进制数的模9补码是用9减去这个数,例如,-3的模9补码是6,-3是带符号的负数,其模9补码数6不带符号 3和6这两个数互补,是相同的数。

互称表明数字之间可以互相转换成相反符号的另一个数。-3的模 9 补码是 6、则 6 的模 9 补码是 -3、这里的 -3 代表负数。


多位土制数也可以按照以上方式转换成模9补码的形式,转换过程中要求用9减去每一位上进制数字。


减法可以按照以下步骤进行:

- 1. 求负数的模 9 补码
- 2. 用模 9 补码加上相应的 上数
- 3 将和与第2步产生的进位相加就得到了这两个数的差值

如果2568是 X的模 9 补码,则可以利用原始数据的模 9 补码确定 A 的值。总之,求两次模 9 补码,就可以得到最初的数据

前面例题中算出的差值都是正数,且每个例子都有循环进位。最高的循环进位表明结果是正数 差值是负数时产生的循环进行为0、进位为0说明差值是一个没有符号的模9补码数,该差值 必须再次求补, 以得到实际带符号的结果





倒题 5 -5 第15 9 第 2 步 第3步. 9 (模 9补码形式的差值) 带符号的答案 = -0 = 0

9的补码是 -0,因此带符号的结果为0,0 不必带符号,

### 9.1.2 模 10 补码

上进制数的模 10 补码就是相应数的模 9 补码加工 这个补码可以通过与模 9 补码运算一样的方式得到,即十进制数的模 10 补码可以用 9 减去这个数再加 1 得到一例 4 , -3 的模 10 补码为:


9 -3 ( 带符号的数 6 3 的模 9 补码 +<u>·</u> 7 3 的模 10 补码

### 648 的模 10 补码力:

999 <u>-648</u> (帯符号的数 351 ( 648的模り补码 + <u>1</u> 352 ( 648的模 10 补码

在上述例子中可以看出,一个带符号的负数可以用一个不带符号的模 10 补码数代表 减法的结果可以通过如下步骤得到:

- 1. 求负数的模 10 补码。
- 2. 该模 10 补码与相应的正数相加
- 3. 如果不需要区分差值是正数还是负数,则可以忽略进位。进位1表明差值是正数,进位0表明差值是负数,目它是不带符号的补码形式



上述一个例题除了没有加上循环进位,其他的与模9补码的减法运算过程基本一样,这个循环进位只表明结果是正数还是负数。如果结果是负数:0进位,必须再次求补,以得到真正的带符号的结果、下面举两个模10补码运算结果为负数的例子

D进位代表结果是一个不上符号电负数, 必须再次求补, 以得到带符号的差值

```
o
<u>5</u> 1 勿符7年校10 mmと負
1
```

5-5(带符号的值)

```
例题
  47
  56
                99
        1 律
                 56
                43
                     50户 模 y补心
                + 1
        類コン
                44
                     50的模 10补付
                47
               - 44
        第3月
              ① 91
                99
                91
                08
               + 1
                09
                      9 带符号的值。
```

# 9.1.3 二进制算法

第2章已经讨论了。进制加法的规则、这里我们简单回顾。下:

进制加法电路可以实现两位数相加再加上。位进位 3位数相加的规则和两位数相加是一样的,即两位数相加、其和再与第3位相加,如下所示:

```
例题
 11-←
  1100
 +0101
 10001
 1-
         J# 1.1
  1000
 +1010
 10010
 1.11 ← .#1.
 1111
 + .001
 11000
   1 1 ← 上位
  1010011
 + 90110100
  11011011
 .进制减法规则可以直接得到:
     0
               1
                         1
                                   10
    -0
              -1
                         Q
                                   <u>-1</u>
     0
               0
                                    1
在最后这个例子中,从10亩的较高位借位来实现减法。
例题
  1010
 -0110
  0100
```

在上述例子中、LSB数列的借位可以实现两个数列减去一个数列。

因为数字电路通常使用加法器完成减法功能,因此我们介绍一下用加法器进行减法运算的方法。

#### 9.1.4 模1补码

1100 -<u>0001</u> 1011

进制数的模 1 补码与上进制数的模 9 补码是相似的。实现模 1 补码减法的过程也与模 9 补码的减法一样。

进制数的模1补码是用1减去每 位数得到的 1100的模1补码的得来如下所示:

.111

\_\_100 ( 要求补码的数

XOLL 模1补码

从上例中可以很容易地看出,要求补码的数的每一位"非"即是其模,补码 因此, 个数的模上补码比前述的方法简单得多,即 0 变成 1, 1 变成 0

#### 例题

利用模 1 补码的加法实现减法的步骤如下所办:

- 1 求负数的模 1 补码
- 2. 把模 1 补码与相应的正数相加。
- 3 将循环进位与和相加就得到了两个数的差值

注意:循环进位为1表明差值是正数,是0表明差值是负数 另外,0进位也表示差值是个不带符号的模1补码数 因此,当进位为0时,差值一定要再次求补,以得到带符号的值

```
例题
 1110
-0010
          第1も
                      0010 - 1101 度 料底
          第 2 上、
                      1110
                     + 1101 # 136M
                    (1)1011
                       + 1 (循环进位)
                       1100 (美債)
 0110
-0011
              0011
                      1100 埃 4码
               0110
              +1100
             (1)0010
               0011 (差值)
 11101000
 01100100
                   -01100100 - 10011011 概 編集
                    11101000
                   +10011011
                 -(1)100000011
                    10000100 (差值)
```

上面两个例子中都产生了高位循环进位,这表明差值是正数,且是真上结果。下面的例题产生的是低位循环进位

```
例题
 0111
 1001
          第1步
                     -1001 = 0110 概 為哈
          第2步
                      0111
                     +0110
                 --- (0)1101
                   → + ()
          第3北
                       1.01 模 1补码形式的差值
                       1101 - -0010
 0100
-1110
              - 1110 = 0001 機工科码
               0100
              +0001
             00101
               1010
                0101 = -1010
 01000111
-01100100
                   =01100100 = 10011011 _{18.34\%}
                   01000111
                  + 10011011
                - 11100010
                → + 0
                   11100010 機, 科明
                   11100010_{\text{Hg}}, see -00011101
```

前面3个例子中都产生了0循环进位,它们的差值都是负数,因此必须再次求补以得到带符号的数。

# 9.1.5 模2补码

二进制数的模 2 补码是其模 1 补码加上 1。正如十进制数的模 10 补码,减法运算也可以变成加上负数的模 2 补码,面不需要加上循环进位。在不必区分差值是正数还是负数时,可以不考虑进位。

1进制数的模2补码是由其模1补码加上1得到的。例如, 1101四的模2补码是:

~..001000,的模2补码是:

$$1.001000 = 00110111 + \frac{1}{6000}$$

$$+ \frac{1}{00111000 + \frac{1}{600000}}$$

要得到 进制数的模2补码、有 个简单的方法:

第 . 步: 从 LSB 位向高位写原有的数,直到遇到第一个二进制数 . 为于 包括这一位第 2 亚: 其余各位取补码的形式

### 模2补码例题

加上 个无符号模 2 补码、以进行减法运算的规则如下:

- .. 取负数的模 2 补码。
- 2. 将该补码与正数相加
- 3. 不加循环进行。进位为1说明差值是正数,进行为0说明差值是负数,且是一个无符号补码 形式的数,这个数必须再次求补以得到带符号的数

#### 二进制减法例题

进位为0说明差值是负数,且是一个无符号模2补码形式的数,这个数必须再次求补,以得到带符号的数。

### 9.1.6 乘法/除法

乘法可以通过一个数的多次相加来实现。这个次数由乘数决定,这个数本身称为被乘数、多次相加的结果称为积。

进制数的乘法也可以这样得到。上例的 进制数运算过程如下:

进制数的乘法也可以通过移位相加来实现

通过数字电路实现 进制数的乘法过程与反复的加法运算都很容易 移位寄存器和存储寄存器可以成功地完成所需要的加法运算。

长除法如下所示:

除法也可以利用反复的减法来实现。被除数减去除数直到商为0,或小于除数。商等于减法运算的次数。

```
40
     、第1次减法)
<u>- 8</u>
32
<u>-8</u>
     (第2次减法)
24
-8
     (第3次减法)
16
8
     (第4次减法)
8
-8
      第5次减法,商-5
0
```

以上说明除法可以利用减法来完成,我们知道减法又可以利用加法来完成,因此除法也可以通过加法电路来实现。

反复相减的方法也可以用在模1和模2补码的加法运算中。被除数减去除数、相当于加上除数的模2补码,直到余数为0 下面的例子中除数都是模2补码、因此必须用6位 进制数表示:

除数 - 101000 除数 001000 除数的模士补码  $\pm 1.0111$ t 1 除数的模2补码 = 111000101000 + ...1000 第1次減法。 1 - 1000000+ 111000、第2次减法, 000110 1 +111000 第3次减法) 010000 + 111000 第4次减法) 001000 + 111000 第5次减法 000000

因为进行了5次减法、余数为0、所以商为5、和左边的借位忽略。

# 9.1.7 简要回顾

本节包括的内容很多,主要介绍了许多规则,尤其是减法运算规则,其他的与此类似,很容易理解。

减法运算最基本的是加上负数的运算,而这个负数是用补码值来表示的 减法可以按照以下方式利用模 9 补码的加法来实现:

- 1,求负数的模 9 补码。
- 2. 该模 9 补码与正数相加。
- 3. 再加上循环进位 另外,循环进位为1表示结果是正数,为0表示结果是负数。如果结果是 负数,还必须再次求补才能得到带符号的结果。

模10补码的规则与模9补码的是相同的,只是不加进位,进位也只是表示结果是于数还是负数。 进制数的模1补码规则与上进制数的模9补码规则是相同的。事实上,这两个规则可以互换 进制数的模2补码规则与上进制数的模10补码规则也是相同的

#### 9.1 节复习题

A. 求出下列上进制数的模 9 补码。

- t1r 1
- (2) 5
- (3) -9
- (4) -28
- 5) 791
- B 求出 A 中各数的模 10 补码
- 6. 求出下列。进制数的模 1 补码
  - (1 -0011)
  - ,2 1000
  - 3 -11000100
  - (4) 01001000
- D. 求出 C 中各数的模 2 补码
- E 求下列二进制数的加法。
  - (1) 0100
    - + 0111
  - (2) 1000
    - + 0111
  - (3 1100
    - + 1100
  - (4) 1111
    - + 0101
  - (5) 10101110
    - + 00101010
- F 用模 2 补码求下列二进制数的减法, 写出过程。
  - (1) = 1010
    - <u>-0010</u>
  - (2) 1111
    - -0111
  - (3) = 0101
    - <u>-0100</u>
  - (4) 1010
    - <u>~1100</u>
  - (5) 0011
    - -0101

# 9.2 BCD/XS3运算

# 要点

1. 写出十进制数的 BCD 码或 XS3 编码 (XS3)。

- 2 BCD码无效或不正确时调整 BCD码的规则
- 3. BCD 码的加法运算

### 9.2.1 二 - 十进制(BCD)加法

$$51_{\text{tot}} = 010.0001_{\text{B-s}}$$
  
 $\pm 38_{\text{tot}} = \pm 00111000_{\text{BCD}}$   
 $89_{\text{tot}} = 10001001_{\text{BCD}}$ 

BCD 运算中有6个无效的 BCD 码、分别是 1010, 1011, 1100, 1101, 11.0 和 1111 我们知道, 10<sub>1</sub> 的 BCD 码是 0001 0000<sub>IR n</sub>, 11 o的 BCD 码是 0001 0001<sub>Rn</sub>, 等等, 因此这 6 个码是无效的

注意,在下面的讨论中,数字系统是采用加法电路进行数据相加的 系统无法区分 进制码和BCD码,这说明BCD码的加法运算和工进制码的加法完全一样

两个 进制数进行数字相加时,结果也是 进制数。

#### 例题1

1000

+0010

0101

如果是 BCD 码的加法,结果无效。

#### 例题2

现在来看这道 进制题(8+9):

1000

 $\pm 1001$ 

10001

如果这道例题是 BCD 码,结果会怎样呢?让我们仔细分析一下这道题:

```
1 ← 进位

0000 1000<sub>BCD</sub> = 08<sub>(10)</sub>

+0000 1001<sub>(BCD)</sub> = +09<sub>(10)</sub>

0001 0001<sub>BCD</sub> = 11<sub>10)</sub> 错误的答案
```

这道题说明BCD码1000 + 1001的和是0001 0001 $_{\rm BCD}$ ,即上进制数11。正确的结果应是0001 0111 $_{\rm BCD}$ ,即上进制数17

上述例题暴露了BCD码运算电路中经常遇到的两个问题,这些电路中常出现错误的和。上述最后一个例题中,由于进位使答案是错误的BCD码。因为经常出现这种错误的结果,所以需要再加上0110(6<sub>10)</sub>)来修正BCD码。这两个例题都可以通过加上0110得到正确的结果 第1个例题可以如下修正:

$$\begin{array}{rcl}
1000_{C} & 0000 & 1000_{BCD} & \approx & 08_{-0} \\
+0010_{(2)} & -+0000 & 0010_{BCD} & +02_{(-0)} \\
1010_{2)} & 0000 & 1010_{\frac{2}{2}} \\
& + & 1 & 0110 \\
& & 0001 & 0000_{BCD} & 10_{-0}
\end{array}$$

该题中加上0110、因为原来的和(1010)是无效的、加上0110后,和就是正确的了。 第2个题也可以通过加上0110来修正:

\*注意上面的进位1标志。

以上两个例题说明两种需要加上0110来修正BCD码的情况、BCD码修正的规则是, 当产生错误的和时(1010到1111), 或两个BCD码相加的和产生进位时, 需加上0110来修正。

#### 多个例题

0011 1000<sub>(BCD)</sub> +0100 0001<sub>(BCD)</sub> 0111 1001<sub>(BCD)</sub>

不需要进行 BCD 码修正。

该例题中有进位, 因此需要进行BCD码修正。上述例题说明加法产生进位时需要进行BCD码修正。

由于有进位,所以需要进行 BCD 码修正。

由于和是无效的数 (1110), 所以需要进行 BCD 码修正。

上面这个例子出现了需要进行BCD码修正的两种情况。低4位出现了无效的和、1011),中间4位产生了进位

这里又遇到了修止BCD码的两种情况,低4位产生了进位、中间4位是无效的和。

实现BCD码相加的电路比点进制码的加法电路复杂,因此9.4节讲述了相应的查错和纠错电路。

# 9.2.2 余3编码

十进制数的 XS3 编码是用十进制数加上3, 再表示成 4位一组的码, 这些没有加权的码如表 9.1 所示。有 6 个 4 位数在 XS3 码中未使用

0000 0001 0010 1101 1110 1111

表 9 1 XS3 编码

|       | ACA . STAR PIN IN |        |
|-------|-------------------|--------|
| 十进制数# | BCD 码             | XS3 编码 |
| 0     | 0000              | 0011   |
| 1     | 0001              | 0100   |
| 2     | 0010              | 0101   |
| 3     | 0011              | 0110   |
| 4     | 0100              | 0111   |
| 5     | 0101              | 1000   |
| 6     | 0110              | 1001   |
| 7     | 0111              | 1010   |
| 8     | 1000              | 1011   |
| 9     | 1001              | 1100   |

多位数的 3.53 编码的得来与前边介绍的一样,即每位数加3,再写成4位 组的数

29 0 2 9

+3 +3

 $5 - 12 = 0101 \cdot 1100_{0.83}$ 

XS3 码有两个优点, L是 0000 码未使用, 不用这个码减少了数字系统出错的可能性 首先, 0000 意味着目前 4 个输入都没有信号。设备故障有时会产生这个码,同时出错 其次, XS3 码可以自求补

工进制数的 XS3 码的模 L 本码和 † 进制数的模 9 补码的 XS3 码是一样的,以此进行 XS3 码的自求补 这句话可能不太容易理解,让我们来看看这是什么意思。用 | 进制数 7 来解释这个过程 7 的模 9 补码是 2、7 的 XS3 码 1010 的模 1 补码等于 7 的模 9 补码的 XS3 码

7。0 - 10.0 次3 = 0101 / 約次33與前機 並孤

2 模 9 补码 5 模 4 补码 + 2 0 1 1 1 2 模 9 补码的 2 5 码,

表 9.2 所示为与十进制数相同的各种码。

| 十进制数 |       | 92 NO31号和1天 91 |        | '      |
|------|-------|----------------|--------|--------|
| 丁近刊数 | XS3 码 | 模1补码           | 模 9 补码 | 模9补码+3 |
| 0    | 001   | . 100          | 9      | .2     |
| 1    | 0100  | 1011           | 8      | 11     |
| 2    | 0101  | 1010           | 1      | 10     |
| 3    | 0)    | 1001           | 6      | 9      |
| 4    | 011   | 1000           | 5      | 8      |
| 5    | 1000  | 0111           | 4      | 7      |
| 6    | 100.  | 0110           | 3      | 6      |
| 7    | 1010  | 0101           | 2      | 5      |
| 8    | 1011  | 0100           | 1      | 4      |
| 9    | 1100  | 0011           | 0      | 3      |

表92 XS3码和模9补码

#### 9.2 节复习题


- A. 当出现无效/错误的 B(D 和时, 叙述 BCD 修正的两个规则。
- B. 将下列上进制数写成 BCD 数。
  - (1)6
  - (2)29
  - (3) 140
  - (4) 1000
- C. 求下列 BCD 数的加法、写出过程
  - (1) 0011 0001<sub>(BCD)</sub> +0010 0010<sub>(BCD)</sub>
  - $(2) \qquad 0101 \ 0110_{(BCD)} + 0100 \ 0011_{(BCD)}$
  - (3) 0110 1000 0001 <sub>BCD</sub> +0010 0001 0111 <sub>BCD</sub>

### 阶段性小结 (9.1节~9.2节)

上进制负数的模 9 补码和模 10 补码使减法运算可以通过加法运算来完成。上进制数的模 9 补码是用 9 减去这个数而得到的。其模 10 补码是模 9 补码加 1

用模 9 补码或模 10 补码可以通过加法运算得到两个十进制数的差值。用模 9 补码的方法需要用到循环进位,过程如下:

- 1. 求负数的模 9 补码
- 2. 该模 9 补码与正数相加。
- 3. 第 2 步的和再加上产生的进位就得到了差值。



如果循环进位是 0, 说明得到的差值是没有符号的模 9 补码, 这时得到的差值必须再次求补, 以得到有符号的数值。

使用模 10补码的运算方法与此基本相同,只是不用循环进位。进位只用于表明差值是正数(进位 -1) 还是无符号补码形式的负数(进位 =0)。

二进制数的模 1 补码与上进制数的模 9 补码规则相同。同理,二进制数的模 2 补码与上进制数的模 10 补码规则相同。用加法实现 二进制数减法的步骤与十进制数的也相同。


乘法和除法可以通过多次加法和多次减法来完成。乘法是一个数自己多次相加,相加次数就是乘数,最终的和即是积。除法是用被除数减去除数直到余数为0或小于除数,减法进行的次数即是商。

BCD码的加法用标准的。进制加法器完成 有6个无效的BCD码经常出现在BCD码的和输出中,且在BCD码加法电路中,当和超过15。时会出现 些问题,在这些情况下必须进行查错和组错、以得到正确的输出 两个BCD码相加、当产生无效的和或和溢出产生进位时,BCD码运算电路必须加上0110进行修正,这个纠错过程称为BCD码修正

XS3 编码是用每个 1 进制数加 3, 再将和编写成 4 行一组的码 XS3 编码可以自求补

### 阶段性练习 (9.1 节~9.2 节)

+0011 0001<sub>(BCD)</sub>



+0001 0110<sub>(BCD)</sub>

b 0001 0010 0111 <sub>BCD</sub> d. 0001 1000<sub>(BCL)</sub> +0001 0100 0001<sub>(BCL)</sub> +0011 1000<sub>(BCL)</sub>

# 9.3 二进制加法器

### 要点

- 1. 确定 进制数半加器和全加器的逻辑图
- 2. 写出加法器或加, 减法器的逻辑图或符号及输入电平、确定电路及其输出,

二进制加法器在数字计算机中起着很重要的作用,本章的第一节证明了这一点。这一节讨论这些加法器是怎样工作的


### 9.3.1 半加器

我们从半加器开始研究运算电路。第5章介绍过,半加器是一种组合逻辑电路,可以进行两位数相加,产生和( $\Sigma$ )及进位输出。电路的真值表如表9.3所示。

|     | 水 500 干水和共风水 |    |
|-----|--------------|----|
| A+B | 和            | 进位 |
| 0.0 | 0            | 0  |
| 0 1 | ł            | 0  |
| 1 0 | 1            | 0  |
| 1 . | 0            | 1  |

表 9.3 半加器 直值表

和输出的表达式 (AB + AB) 是异或门输出,进位表达式 (AB) 是与门输出,电路如图 91 所示



# 9.3.2 全加器

全加器可以进行三位数相加,即A+B+进位输入( $C_m$ ),其输出 $C_{out}$ 类似于半加器,包括和及进位。实现这个加法的逻辑电路的真值表如表9.4所示。真值表的数据画在卡诺图中,如图9.2所示。

| 小翼星 |     |     | ×    |
|-----|-----|-----|------|
|     | 小翼音 | 小红色 | 加器真值 |

|   | <i>B</i> + |   | 和 | 进位输出 C <sub>out</sub> |
|---|------------|---|---|-----------------------|
| 0 | 0          | 0 | 0 | 0                     |
| 0 | 0          | 1 | 1 | 0                     |

|                         |   | 〔褒表!                  |
|-------------------------|---|-----------------------|
| A + B + C <sub>In</sub> | 和 | 进位输出 C <sub>out</sub> |
| 0 . 0                   | 1 | 0                     |
| 0 - 1 - 1               | 0 | 1                     |
| 1 0 0                   | 1 | 0                     |
| F 0 1                   | ) | 1                     |
| 0 1 1                   | j | 1                     |
| 1 .                     | 1 |                       |

 C
 C

 AB
 1

 AB
 1

 AB
 1

 Ca №1




图 92 全加器电路输出卡诺图

和输出的表达式不能简化,因为其卡诺图中没有环路,因此其表达式为:

$$Sum = ABC + ABC + ABC + AB\bar{C}$$

由真值表可写出进位输出的表达式是:

$$C_{ou} = ABC + ABC + ABC + ABC$$

在进位输出( $C_{ou}$ )的卡诺图中有 3 个环路,因此其表达式可简化为:

$$C_{cor} = AB + BC + AC$$

电路如图 9.3 所示。

利用半加器构成全加器可以大大简化电路,如图 9.4 所示。图中利用两个半加器实现 A. B和进位输入的加法(注意,图中 50P 与门和或门可以用 4.9 节介绍的与非门代替)每个门的输出表达式如图所示。经证明,图 9.4 中的表达式是图 9.3 所示电路的简化了的表达式。

和输出表达式的简化如下所示(注意、 $C_{m} - C$ ):

$$(AB + AB)C + (\overline{A}B + AB)C$$

$$(\overline{AB} + \overline{AB})C + (AB + AB)\overline{C}$$

$$(A + B)(A + B)C + (AB + AB)C$$

$$(AA + AB + AB + BB)C + (AB + AB)C$$

$$(0 + AB + A\overline{B} + 0)C + (\overline{A}B + \overline{AB})\overline{C}$$

$$(AB + AB)C + (AB + AB, C$$

$$ABC + ABC + \overline{ABC} + ABC$$

非线上的 x 表明, 非线已断开, 其下的逻辑符号已发生变化。

( / 使主




图 93 全加器逻辑图




图 9.4 简化的全加器逻辑图

进位输出的表达式可简化如下:

$$AB + (AB + AB)C$$
  
 $AB + ABC + A\overline{B}C$ 

该表达式可以画在卡诺图中。

$$AB + ABC + A\overline{B}C$$
  
 $AB + BC + AC$ 

图 9.4 所示的全加器只能进行 1 位 1 进制数相加、因此称之为单位加法器 大多数加法器可以进行 8 位 1 进制数相加、比如 1010 + 0011。实现 1 进制多位数加法的电路称为并联 1 进制加法器。两个 4 位 1 进制数的加法如下所示,它需要 4 位并联 1 进制加法器进行相加。

 $1010 - A_3 A_2 A A$ +  $0011 = B_1 B_2 B_1 B_0$ 

#### 7483 4 位二进制全加器

7483的逻辑符号如图95所示,其集成电路包括8个输入引脚,作为两个4位。进制数的输入,再加上1个进位输入引脚( $C_0$ ,还有4个输出引脚作为4位和输出及一个进位输出引脚  $C_4$ )。




图 9 5 ~483 4 位 \_ 进制全加器逻辑符号

全加器可以并联,以扩展加法的位数,8位并联二进制加法器如图9.6所示。注意,图中低4位加法器的进位输入脚接地,且其进位输出引脚 $C_4$ 与高4位的进位输入引脚 $C_0$ 相接。该电路可得到8位和。如果两个数相加得到9位和,那么高4位的 $C_4$ 输出端将为高电位1。例如:

1000 0110 +1000 0010 1 0000 1000




图 9.6 8位并联二进制加法器

这时进位输出为高电平,说明电路产生了出错符号。出错符号表示和的位数超过了电路和的位数。 当和太大时计算器常出现这种情况。

7483 全加器具有内部超前 (look ahead) 进位的特点 第7章讨论了超前进位。

该加法器产生的进位输出(C)优先于和输出, 当将两个BCD码输入 741S83 时,产生进位输出的时间大约是 12~ns,而产生和需要 15~ns,因此当n个集成芯片级联在一起进行多位数相加时可以提高运行速度

#### 9.3.3 加/减法器

9.1 节讨论了利用没有符号的模2补码与正数相加来进行减法运算的过程。使用7483构成的加/减法器如图 9.7 所示、控制输入端 ADD/SUB 表示该输入端为0时是加法器,为1时是减法器。




图 9.7 7483 加 / 减法器

#### 加法操作: ADD/SUB = 0

图 9.7 中 7483 的进位输入( $C_0$ )是低电平, $B_3 \sim B_0$ 输入位通过异或门没有反相, $A_4 \sim A_0$ 输入与 $B_5 \sim B_0$ 输入相加产生和输出。

#### 减法操作: ADD/SUB # 1

第5章讨论过异或门,大家还记得,当输入为高电平时,异或门和非门的功能是一样的。因为异或门使 B输入反相,所以 7483 的输入是电路输入  $B_0 \sim B_0$  的模 1 补码。

ADD/SUB 为高电行输入时、其进行输入(C, 也是逻辑 1 输入 将 1 与 B, -B。的模 1 补码相加、结果就是这个负数的模 2 补码 上常的 进制数模 2 补码的加法可以产生差值

例題: ADD/SUB = 0
0101 A输入
+ 0011 B输入
1000 和

例題: ADD/SUB = 1
0101 A输入
-0011 B输入 = .100 <sub>機 → → →</sub>
+ 1
1101 <sub>概2→四</sub>
0101
±1101
① 0010

★大バ結果是μ数

### 9.3节复习题

- A. 图 9.5 中, $C_0 = 1$ , $A_{3} = A_0 = 1100$ , $B_{3} = B_0 = 0100$  时,7483 的和及进位输出是什么?
- B. 图 9.5 中, C<sub>0</sub> 0, A,~4<sub>0</sub> 1111, B<sub>3</sub>~B<sub>0</sub> = 1111 时, 7483 的和及进位输出是什么?
- C. 图 9.6 中, $C_0 = 0$ , $A_3 4_0 = 0111$ , $A_7 A_4 = 1000$ , $B_7$   $B_0 = 0110$ , $B_7$   $B_4 = 1000$  时,8 位并行 1进制加法器的和及进位输出是什么?
- D. 图 9.7 中,ADD/SUB = 0, $A_3 \sim A_0 = 1110$ , $B_1 \sim B_0 = 0100$  时,7483 的  $\Sigma$  和  $C_4$  输出是什么?
- E 图 9.7 中,ADD/SUB = 1,  $A_3$ ~ $A_0$  = 1110,  $B_3$ ~ $B_0$  = 0100 时,7483 的 ∑ 和  $C_4$ 输出是什么?

# 9.4 BCD 加法器

# 要点

- 1. 确定 BCD 加法器的逻辑图.
- 2 写出 BCD 加法器的逻辑图及其输入, 决定和及进位输出
- 9.2 节中提到过, 数字系统的 BCD 码相加的方法 与二进制数的相同。但是, 若相加的和是无效的数或超出 BCD 码范围, 产生进位时需修正 BCD 码

BCD码修正电路必须能够识别是无效的和还是产生进位,然后,再加上0110修正结果。表9.5所示为4位全加器的真值表,表中有6个BCD码是无效的和,该真值表在第5章中曾讨论过。

由该真值表得到的布尔表达式是 $AB\overline{C}D + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABC$ 

| 表 9 5 DOD 加法循和拥山美国农(和尤奴以为語) |          |    |    |    |  |  |
|-----------------------------|----------|----|----|----|--|--|
| $\Sigma_3$                  | Σ2       | Σ, | Σο | 輸出 |  |  |
| D                           | С        | В  | A  |    |  |  |
| 0                           | 0        | 0  | 0  | 0  |  |  |
| 0                           | 0        | 0  |    | 0  |  |  |
| 0                           | 0        |    | 0  | 0  |  |  |
| 0                           | Ú        | 1  | 1  | 0  |  |  |
| 0                           | 1        | 0  | b  | 0  |  |  |
| 0                           | Ī        | 0  | 1  | U  |  |  |
| 0                           |          |    | 0  | 0  |  |  |
| O                           |          |    | 1  | 0  |  |  |
| l                           | 0        | 0  | 0  | 0  |  |  |
| Į.                          | 0        | 0  | 1  | 0  |  |  |
|                             | 0        | l  | 0  | 1  |  |  |
| 1                           | 0        | 1  | 1  | 1  |  |  |
| l                           | 1        | 0  | 0  |    |  |  |
| 1                           | ]        | 0  | 1  |    |  |  |
| 1                           | 1        | 1  | U  | 1  |  |  |
| 1                           | <u> </u> | 1  | İ  | 1  |  |  |

表 9 5 BCD 加法器和输出真值表(和无效识别器)




图 9 8 4 位全加器 BCD 码和输出卡诺图

下面我们讨论 BCD 加法器的 3 个例子, 与之相应的 BCD 加法器如图 9.9 所示。

### 例題 1

 $0101_{0000}$ 

+0010<sub>BCD</sub>

0111<sub>(BCD \*q.</sub>

BCD 加法器的和输出可以用于BCD修正电路和BCD修正加法器。BCD修正电路的布尔表达式是  $C_4+\Sigma_3\Sigma_2+\Sigma_3\Sigma_1$ ,其输出是低电平,该修正信号作为BCD修正加法器的  $B_2$ 和  $B_1$ 的输入。 $B_0$ 和  $B_3$ 都接地,因此BCD修正加法器的  $B_0$ 到  $B_3$ 的输入为0000,该BCD数(0000)与修正加法器的输入0111( $A_3\sim A_0$ ,相加,最后的输出为0111 $_{(BCD)}$ 。

#### 90.842

 $1000_{(BCD)}$ 

±0111<sub>(BCD)</sub>

1111




图 99 BCD 加法器

例题2中BCD加法器产生的和是无效的数。这个无效的和用于BCD修正电路和BCD修正加法器,BCD修正电路产生高电平作为和无效的结果。该高电平信号作为BCD修正电路的 $B_2$ 和 $B_1$ 的输入,0110 冉 $^{1}$ 3 BCD 加法器的和输出 1111 相加,从而修正这个无效的和

1000<sub>(BCD</sub> ±0111<sub>(BCS</sub> 1111 +0110 -1 0101<sub>(BCD</sub> 未使用

因为8+7=15<sub>10</sub>, 因此BCD码的ISD是正确的。BCD修正电路产生的高电平信号构成加数0110, 它也被送往下。级BCD加法器作为进位,图99中没有画出。当无效的和与0110相加时,BCD修正加法器也会产生一个进位,这个进位未使用

#### 例题 3

 $1000_{\mathrm{BCF}}$ 

±1000<sub>(BCD)</sub>

1 0000

该例题中产生的和是错的,因为 BCD 加法器的输出有一个高电平进位输出(C<sub>4</sub>)信号,这个高电平的 BCD 修正信号可以用于下一级的 BCD 加法器和 BCD 修正加法器,0110 与无效的和相加,从而修正 LSD 标志位。

 $1000_{B(D)}$  $\pm 1000_{B(D)}$ 

1 0000

+0110

 $0110_{RCB}$ 

图 9.10 为 并联的 BCD 加法器,它可以用于两组 BCD 码相加。图中的输入如下:

$$A_{\text{topic}} = 0011 \ 0111_{\text{(B, D)}} = 37_{\text{(c)}}$$

$$B_{\text{topic}} = +0001 \ 0100_{\text{(Rc,D)}} = +14_{\text{(c)}}$$

$$0100 \ 1011$$

$$+ 10110_{\text{(DCD)}} = 51_{\text{(c)}}$$

BCD修正电路的低 4位产生的高电平输出作为高 4位 BCD 加法器的进位输入  $C_0$ ),这个高电平输出与 0110 一起再与无效的和相加,以修正 LSD 标志位

### 9.4 节复习题

- A. 图 9.9 中当  $C_0 = 0$ 、 $A_3 \sim A_0 \simeq 0101$ , $B_3 \sim B_0 = 0011$  时,确定该 BCD 加法器的 BCD 码及进位输出。
- B. 图 9 9 中当  $C_0 = 0$ .  $A_3 \sim A_0 = 0101$ ,  $B_3 \sim B_0 = 0111$  时、确定该 BCD 加法器的 BCD 码及进位输出。
- C. 图 9.9 中当  $C_0 = 0$ ,  $A_3 \sim A_0 = 1000$ ,  $B_3 \sim B_0 = 1001$  时,确定该 BCD 加法器的 BCD 码及进位输出

# 9.5 算术逻辑单元

# 要点

- 1. 讲解算术逻辑单元的功能。
- 2. 给出 ALU 在输入电平下的数据表和逻辑符号、确定 ALU 的运行模式和输出电平符号。

数字系统必须具有多种多样的算术和逻辑操作。如果用组合芯片完成这些操作、系统会很庞大、所以许多系统用算术逻辑单元(ALU)来完成这些算术和逻辑操作。

算术逻辑单元将复杂的操作集中在一个集成片上。一个典型的ALU可以完成二进制数的比较、加倍、增加、减少、移位、加法、减法、乘法和除法、同时也可以完成以下逻辑操作:非、与、或、与非、或非、同或和异或。

ALU 可以完成两个4位、8位、16位或32位二进制数的操作,且常与计算机中的微处理芯片 共同完成。下面是几种 IC 转换器




图 9.10 并联 BCD 加法器

#### 74181 4 位算术逻辑单元

74181 集成电路的逻辑符号如图 9.11 所示 74181 可以完成 16 种不同的算术操作和 16 种不同的逻辑功能 该集成电路有 8 个输入引脚  $A_0\sim A_1$ 和  $B_0\sim B_1$ )用于两个 4 位字节的输入,还有 4 个输出引脚  $(F_0\sim F_1)$ 。




图 9 1. 74181 4 位 ALU 逻辑符号

模式控制输入(M)决定是否执行了算术操作(M=0)或逻辑功能(M=1)。单元内容内部进位在逻辑操作期间是禁用的。

4个选择输入端(S<sub>1</sub>~S<sub>0</sub>)决定选择的是16种算术操作还是16种逻辑功能。表9.6定义了74181在输入为高电平有效,输出也为高电平有效时的各个功能。该表详细说明了算术操作,由此可以看出逻辑操作和算术操作的区别。74181集成电路也可以用于低电平输入和输出有效的情况,此时功能表与表96不同。

|                | 选     | ¥     | ·              | 逻辑功能                   | 运算M                           | _ O                    |
|----------------|-------|-------|----------------|------------------------|-------------------------------|------------------------|
| S <sub>3</sub> | $S_2$ | $S_1$ | S <sub>0</sub> | F輸出 M = 1              | <i>C<sub>a</sub></i> = 1(无进位) | $\bar{C}_n = 0$ (进位为1) |
| 0              | 0     | 0     | 0              | Ā                      | A                             | A 加 1                  |
| 0              | 0     | 0     | 1              | A+B                    | A+B                           | (A+B, 加 1              |
| 0              | 0     | 1     | 0              | AB                     | A+B                           | A+B 加1                 |
| 0              | 0     | 1     | 1              | 0                      | 减1(模2补码)                      | 0                      |
| 0              | 1     | 0     | 0              | AB                     | A III AB                      | A 100 AB 100 1         |
| 0              | Ł     | 0     | 1              | В                      | (A+B) 加AB                     | ( A+B                  |
| 0              | ì     | 1     | 0              | $A \oplus B$           | A 减 B 减 1                     | A 减 B                  |
| 0              | 1     | 1     |                | $Aoldsymbol{	ilde{B}}$ | AB减 1                         | AB                     |
| 1              | 0     | 0     | 0              | A+B                    | A III AB                      | A 110 AB 110 1         |
| 1              | 0     | 0     | 1              | $A \oplus B$           | A 加 B                         | A 加 B 加 1              |
| 1              | 0     | 1     | 0              | В                      | (A+B) 加 AB                    | (A+B) tm AB tm 1       |
| 1              | 0     | 1     | 1              | AB                     | AB減 1                         | AB                     |
| 1              | 1     | 0     | 0              | 1                      | A 加 4 *                       | A DO A DO 1            |
| 1              | 1     | 0     | 1              | A+B                    | (A+B,加A                       | (A+B, 加A加1             |
| 1              |       | 1     | 0              | A+B                    | (A+B) 加A                      | ( A+B ) 加 A 加 1        |
| 1              | 1     | 1     | i              | A                      | A 減 1                         | $\boldsymbol{A}$       |

表 9 6 74181 ALU 高电平输入/输出有效功能表

在74181的比较操作中、当A B时集电极开路、输出与上拉电阻相连,此时产生 高电平输出,图 9.11 中标出了集电极开路输出的符号。集电极开路逻辑在第11章介绍。A=B输出是为了与其他的A=B输出布线相与,这需要4位以上的比较字,此时ALU必须是减法模式( $S_a\sim S_b=0110$ ),

 $C_n=1$ (无进行 ,这样可以进行输入值的比较 当两个输入字节( $B_n \sim B_n$ 和 $A_0 \sim A_n$ )相同时,A=B输出为高电平 1-B输出可以与 $C_{n+1}$ 信号共同识别是 A < B还是 A > B

| 逻辑操作例题        |                 |
|---------------|-----------------|
| 4 输入 1010     | 1输入-1010        |
| B输入:0011      | B输入 0011        |
| 4B = 00.0 与   | A+B 0100 = 或非   |
| 1输入 1010      | A输入=1010        |
| B输入 001.      | B输入 0011        |
| 4B -1101 = 与非 | A⊕B = 1001      |
| 4 输入 = 1010   | A 输入 = 1010     |
| B输入 0011      | B输入 0011        |
| A+B=1011= 或   | A⊕B = 0110 - 同或 |

表 9.6 说明 74181 可以完成各种逻辑操作,除了这些基本的逻辑操作以外,该电路还可以完成诸如 AB, AB, A+B及 A+B等功能 因为这些是 74181 的内部功能,所以在有些数据表中该集成电路被称为 ALU 功能发生器。

 $C_{n+4}$ 输出是标准的脉动进位输出信号。 当不需要高速操作时,它与另一级联的 74181 的  $C_n$ 输

进位,这些引脚在高电平有效电路(如图9.11)中是X和Y,在低电平有效电路中是P和G。当需要高速操作时,X和Y信号可以与超前进位发生器相连,该发生器通过4个。进制加法器或一级加法器参与进位操作。

#### 74181, ALU 例题操作(参见表 96)

1. 图 9 11 中,当 M=0,  $C_n=1$ ,  $S_3\sim S_0=1001$ ,  $A_1\sim A_0=0101$ ,  $B_1\sim B_0-1100$  时,确定 74181 的 F和  $C_{n+4}$  的输出。

答案:该电路此时处于没有进位输入的算术模式,如表 9.6 所示,完成的是 A 和 B 输入的加法运算,产生的 1 进位输出转化为  $C_{a+4}$  的低电平输出。

 $2 S_{n} - S_{n} = 1100$ ,其他同 1,确定 F 和  $C_{n+4}$  的输出。

答案:该电路也是处于没有进位输入时的算术模式。该选择完成的是A加A,即每一位向高位移位的操作(左移)

3. M=0,  $C_n=0$ ,  $S_n=S_0$  0110.  $A_n=A_0=1110$ ,  $B_n=B_0=0001$  时,确定 74181 的 F 和  $C_{n+4}$  的输出 答案:通过模 2 加法器得到差值。

4. M-1, ¬¬¬ 0100, A¬¬A₀ - 1001, B¬¬B₀ 0111 时, 确定 74181 ALU 的 F 输出

答案: ALL 处于逻辑模式,没有进位、 $C_a$ 和 $C_{a+4}$ ), 电路完成的是 AB输入的与非操作

1001 - A 输入

0111-B输入

000J = AB输出

1110 = AB输出

5. M=1,  $S_3\sim S_0=0110$ ,  $A_3\sim A_0=1001$ ,  $B_3\sim B_0=0111$  时, 确定 74181 的 F 输出

答案: 电路完成的是 A 和 B 输入的异或功能

.001 = A輸入

0111 = B输入

 $.110 = 4 \oplus B$ 

### 9.5 节复习题

- A 列出 ALL 的四种算术功能
- B. 列出 ALU 的六种逻辑功能
- C. 图 9.11 中,M=0, $C_n=0$ , $S_3\sim S_0\approx 1111$ , $A_3\sim A_0=1010$ , $B_3\sim B_0=0101$  时,74181 ALU 的 F 和  $C_{n+4}$  输出是什么?
- D. 复习题 C 中,改变  $C_n$  输入,使  $C_n = 1$ ,确定 F 和  $C_{n+4}$  输出。
- E 当 M-1,  $S_3 \sim S_0 = 1011$ ,  $A_3 \sim A_0 = 1000$ ,  $B_3 \sim B_0 = 1110$  时,确定 74181 ALU 的 F 输出。
- F. 在复习题 E 中, 改变 S<sub>1</sub>~S<sub>2</sub> 输入, 使 S<sub>1</sub>~S<sub>0</sub> = 0001, 确定 AII 的 F 输出

# 阶段性小结(9.3节~9.5节)

道制加法器用于两位数的相加,全加器可以完成两位输入和。位进位输入相加的操作,多位数的加法可以通过几个二进制加法器并联完成。

7483集成电路是一个4位二进制全加器,可以完成两个4位字节和1个进位输入的相加。减法可以通过求负数的模 2 补码再与正数相加的方法实现。


BCD加法器由一个标准的工进制全加器和输出端接查错电路组成 该电路能查出加法器的和输出是无效的 BCD 码还是高位进位输出。无论哪种情况,结果都需加上 0110 进行 BCD 修正。

算木逻辑单元用于完成。进函数的算术操作和几种逻辑操作。74181 ALU 可以完成 .6 种算本操作和 .6 种逻辑功能。输入端电平可以用于模式控制选举和进位输入,从而完成几种特殊的操作在研究 ALU 时、需要查看数据表中给L的功能表

### 阶段性练习(9.3节~95节)

参昭制是商数据表回答下列各题

- .. 确定图 9 12 折示电路
  - a 事力 卷
  - b 全扩器
  - c BCD 加法器
  - . 加表器,减热器



- 2. 图 9.12 所示电路中、A = 0、B = 1 时、电路的输出是什么?
  - a  $\Sigma = 0$ ,  $C_{\text{max}} = 0$
  - b.  $\sum 0$ ,  $C_{\text{out}} = 1$
  - $c. \Sigma = 1$ ,  $C_{out} = 0$
  - d  $\Sigma = 1$ ,  $C_{\text{out}} = 1$
- 3. 图 9.12 所示电路中, A=1, B=1时, 电路的输出是什么?
  - a.  $\sum -0$ ,  $C_{\text{nut}} = 0$
  - b  $\sum 0$ ,  $C_{\rm int} = 1$
  - $c. \Sigma = 1, C_{max} = 0$
  - d  $\sum 1$ ,  $C_{\rm out} = 1$
- 4. 图 9.13 所示全加器电路中、 $A_3\sim A_0=1010$ 、 $B_3\sim B_0=0101$ 、 $C_0=0$ 时、电路的输出是什么?
  - a.  $\sum_{3} \sum_{6} = 0101$ ,  $C_4 = 0$
  - b  $\sum_{4} \sim \sum_{6} = 0.101$ ,  $C_{4} = 1$ .
  - c.  $\sum_{3} \sum_{0} = 1111$ ,  $C_4 = 0$
  - d  $\sum_{3} \sum_{0} = 1111$ ,  $C_4 = 1$
- 5. 图 9.13 所示全加器电路中, $A_3 \sim A_0 = 1100$ , $B_3 \sim B_0 = 0100$ , $C_0 = 0$  时,电路的输出是什么?
  - a.  $\sum_{3} \sum_{0} = 0000$ ,  $C_4 = 0$
  - b.  $\sum_{3} \sim \sum_{0} = 0000$ ,  $C_{4} = 1$

$$c. \sum_{3} \sum_{0} = 1000, C_{4} = 0$$

d 
$$\sum_{3} \sum_{0} = 1000$$
,  $C_4 = 1$ 




图 9.13

- 6. 图 9.13 听示全加器电路中, $A_{3} \circ A_{0} = 0100$ , $B_{3} \circ B_{0} = 0111$ , $C_{0} = 1$  时,电路的输出是什么?
  - a  $\sum_{3} \sum_{0} = 0011$ ,  $C_4 = 0$
  - **b**  $\sum_{3} \sim \sum_{0} 1100$ ,  $C_{4} = 0$
  - $c \sum_{3} \sum_{0} = 1101, C_4 = 0$
  - d.  $\Sigma_3 \sim \Sigma_0 = 1101$ ,  $C_4 = 1$
- 7. 图 9.14 所示 8 位加法器电路中, $A_1 \sim A_0$  0110、 $B_1 \sim B_0 = 1001$ 、 $A_2 \sim A_4$  0110、 $B_2 \sim B_4 = 0011$  时,电路的输出是什么?
  - a.  $\Sigma_7 \sim \Sigma_0 = 1001 \ 11111$ ,  $C_4 = 0$
  - h  $\sum_{n} \sum_{n} = 1001 \ 11111$ ,  $C_4 = 1$
  - $c \sum_{7} \sum_{0} = 11001100, C_{4} = 0$
  - d.  $\Sigma_7 \sim \Sigma_2 = 1100 \cdot 1100$ ,  $C_4 = 1$




图 9.14

- 8. 图 9.14 所示 8 位加法器电路中, $A_3 \sim A_0 = 1000$ , $B_3 \sim B_0 = 1100$ , $A_7 \sim A_4 = 1001$ , $B_7 \sim B_4 = 0111$  时,电路的输出是什么?
  - a.  $\Sigma_7 \sim \Sigma_0 = 01000001$ ,  $C_4 = 0$
  - b.  $\sum_{n} \sim \sum_{n} = 0100\ 0001$ ,  $C_4 = 1$

- e  $\sum_{\tau} \sum_{0} = 000 \ 0100$ ,  $C_4 \ 0$
- d  $\sum_{n} \sum_{n} = 0001 \ 0100$ ,  $C_4 = I$
- 9 图 9.15 所示 BCD 修正加法器中, $A_1 \sim A_0 = 1000$ , $B_1 \sim B_0 \approx 1001$  时, $B_1$  和  $B_1$  输入的 BCD 修正信号的电平是什么?
  - a. 低电平
  - b. 高电平





图915

- 10. 图 9.15 所示电路中, A,~A<sub>0</sub> = 0111, B,~B<sub>n</sub> 1001 时, BCD 和进位输出是什么?
  - a.  $\sum_{3} \sim \sum_{0} = 0000$ ,  $C_{out} = 0$
  - b.  $\sum_{3} \sim \sum_{0} = 0000$ ,  $C_{\text{out}} = 1$
  - c.  $\sum_{0} \sim \sum_{0} = 0110$ ,  $C_{\text{out}} = 0$
  - d.  $\sum_{o} \sim \sum_{o} = 0110$ ,  $C_{out} = 1$
- 11. 图 9.16 所示电路中, 比较输出(A=B;端的符号表示什么?
  - a. 二态输出
  - b. 低电平有效输出
  - c. 集电极开路输出
  - d 施密特触发输出
- 12. 图 9.16 所示电路中,M=0, $C_a=0$ , $S_i\sim S_0=0000$ , $A_i\sim A_0=1000$ , $B_i\sim B_0=0001$  时,ALU 的输出是什么?
  - a.  $F_3 \sim F_0 = 0001$
  - **b**  $F_3 \sim F_0 = 0010$

 $r = F_* \sim F_* = 1000$  $d = F_* = 1001$ 



# 本章小结

半加器 HA)和全加器(FA)的框图和真值表如图 9.17 所示 复习一下真值表可以对 进制加法器有深刻的了解。




图 9.17 框图和真值表

记住,可以通过负数的模1补码加上循环进位完成减法运算。用模2补码可以完成同样的操作, 不过不用循环进位。当然、模1补码数是模2补码时需考虑循环进位。

BCD运算需要使用查错和纠错电路,以保证BCD的和有效,第2章中讨论过,这是BCD运算不方便的一点。

立进制全加器可以通过两个半加器级联以及异或、与和或门构成,每个半加器的进位输出再求或。多位加法集成芯片可以通过将进位输出与下一级进位输入相连进行级联。

减法可以通过将加法器的进位输入设为高包平,再与负数的模1补码相加完成、高进位输入产生所需要的模2补码数。模1补码可以用异或门转换而来,如193节所述,也可以将负数放在一个寄存器甲,然后从这个寄存器中取出,再求其模1补码。另外,模1补码转换成模2补码时进位输入必须是高电平

ALU用于完成多种算术和逻辑操作。本章讲到了ALU的算术功能,其逻辑功能在前面的章节 显详细讨论过

### 习题

参照制品商数据表回答下列各题。

### 9.1 节

- 1 12 的模 9 补码是
- 2 -148 的模 10 补码是
- 3 正数的标志位的逻辑电平是什么(高还是低)?
- 5 1001, 的模 I 补码是\_\_\_\_\_
- 6 1001, 的模 2 补码是
- 7. 加法 1001、

 $\pm 1011_{2}$ 

8 加法: 10011011,

+ 001100112

9 减法: 1111,

-0011,

10. 减法: 1011 ;

 $1100_{2}$ 

- 11. 在利用模 1 补码进行减法运算时, 要得到两个工进制数的差值, 怎样处理循环进位?
- 12. 乘法。 1000。

 $\times 11_2$ 

#### 9.2 节

13. 加法 0101 0111<sub>du</sub>,

+ <u>0100\_0001</u><sub>BCDL</sub>

14 加法· 0111 1000<sub>/BCD</sub>

+ 0111 1001<sub>BCD</sub>

15.631。的 XS3 码 \_\_\_\_。

#### 9.3 节

- 16. 图 9.18 所示全加器中, A=1, B=1,  $C_{in}=0$ 时, 电路的输出( $\Sigma$ 和  $C_{out}$ )是什么?
- 17. 图 9.18 所示全加器中, A=0, B=0,  $C_0=1$ 时, 电路的输出( $\Sigma$ 和  $C_{out}$ ) 是什么?
- 18 图 9.19 所示电路的输出是什么?




图 9,39

# 9.4 节

19. 图 9.20 所示电路的输出是什么?





图 9.20

### 9.5节

- 20 图 9 21 所示电路中, 当 M 1 时, 74181 ALL 的功能是什么?
- CT 21. 图 9.21 所示电路中,M=1,  $S_{a}\sim S_0=1110$ ,  $A_{a}\sim A_0=1000$ ,  $B_{a}\sim B_0=0001$  时,74181 ALU的 F输出是什么?
- CT 22 图 9.21 所水电路中,M 0、 $C_n = 0$ , $S_n \sim S_0 \simeq 0110$ , $A_1 \sim A_0$  100, $B_n \sim B_0$  0001 时,74181 AI U 的 F 输出是什么?



# 第10章 MSI 数字电路

# 重要术语

Code Converter 数码转换器
Decoder 译码器
Demuntiplexer 数据分配器
Encoder 编码器
Leading Zero Suppression 前导零消除

Magnitude Comparator 数值比较器
Multiplexer 数据选择器
n bit Encoder n 位编码器
1 of n Decoder 1/n 译码器
Priority Encoder 优先编码器
Ripple Blanking 脉动消隐

# 本章要点

- 1. 定义译码、编码、数据选择、数据分配及数值比较过程
- 2 用逻辑图或逻辑符号表示译码器、编码器、数据选择器、数据分配器或数值比较器。
- 3. 给出译码器、编码器、数据选择器、数据分配器及数值比较器的逻辑图或逻辑符号
- 4 确定包括一个或多个 MSI 芯片的电路的主要功能。
- 5. 描述包括一个或多个 MSI 芯片的电路的问题或故障状态,确定可能的输出结果。
- 6. 给出包括---个或多个 MSI 芯片的故障电路的不正确输出结果,确定其可能的故障。

# 概述

中规模集成芯片(MSI)在第1章曾定义过,是指由12到99个逻辑门或复杂程度与之基本相同的电路组成的芯片。本书已讲解了一些MSI数字电路,例如第7章和第8章介绍的许多计数器和寄存器集成芯片。本章主要讲解其他章节没有提到的MSI数字电路。

译码器电路用于检测输入的。进制码或数,并且通过激励其中的一个输出,说明输入的。进制码或数是什么,被激励的输出代表其中一种可能的输入组合(码)。译码器也用于将输入码或数转化成其他一些有用形式的数。它们可用于数字系统中的检测和数据循环,也广泛用于地址存储电路。

图 10.1(a)所示为 2-4线译码器的逻辑符号,该译码器有时也称为 1/4 译码器,可以检测 4 种可能输入的某一种,即 00.01,10 或 11。一种输入码只能激励 4 个输出中的一个,例如,输入为 I = 1 和  $I_0$  = 0 时,激励输出端  $O_2$ 。

其他类型的译码器可将二进制码转换成有用的形式,而不是只有一个激励信号输出。例如,7 段码显示器常用于数字系统中。如果系统采用二进制编码(BCD),那么代表0~9的数的一进制码(数)就必须转换成相应的7段码,该7段码使显示器显示出正确的数字。 编码器的功能与相应的译码器正好相反。编码器能产生对应、每个输入的不同的三进制编码、输出码取决于激励哪个输入端 4 2线编码器的逻辑符号如图 10...的所示 如果激励输入端点、则输出码为 11...总之、输出的三进制数与激励的输入端的数相等

数据选择器用于选择相应的输入数据并经相应的通路输出,也可以把数据选择器作为多点开关,用于选择不同的输入端的数据、送到一条单独的输出线路上 双通道数据选择器的逻辑符号如图 10 1(e)所示、利用选择输入端选择 4 或 B的数据、再送到输出端输出

数据分配器的功能与数据选择器的正好相反 数据分配器将 个输入端上的数据分配到几个输出端, 其逻辑符号如图 10 1(d) 户示, 利用选择输入端将输入的数据分配到, 4 或 B输出端 这些 MSI 电路的应用将在 10.6 节中详细介绍。




图 10.1 逻辑符号

# 10.1 译码器

### 要点

- 1. 定义译码的概念,说明译码器电路的功能。
- 2. 给出标有输入电平的译码器的逻辑图或逻辑符号, 确定电路, 决定其输出

检测并确定二进制数或码的过程称为译码。本节介绍两种不同类型的基本译码器,第一种用来检测输入端的二进制码或数并激励其中一个输出端,这个被激励的输出端代表输入端的二进制码或数。第一种译码器用来检测一个二进制码或数并将其转换成另外一种码,比如驱动7段码显示器的7段码,这类译码器也称为代码转换器。

# 10.1.1 2-4线译码器

2-4线译码器的逻辑图及符号如图 10.2 所示,其 AB输入是两位二进制码或数,A输入是 LSB 数/码,输出  $Y_0 \sim Y$ ,表示 AB输入的是哪一个两位码。图 10.2(b)所示的逻辑符号表示该译码器是低电平输出有效。




图 10.2 2-4 线译码器

如果输入AB=00,则输出端 $Y_0$ 为低电平,而其他3个输出端保持为高电平。输入组合和输出结果之间的关系如表 10.1 所示。该电路常称为1/4译码器,因为4个可能的输入组合中的每一个只对应一个有效输出。

|   |    | 40.1           | T FF FM TE AU REAK |                |                |  |
|---|----|----------------|--------------------|----------------|----------------|--|
|   | 输入 |                | 輸出                 |                | <del></del>    |  |
| B | 1  | Y <sub>3</sub> |                    | Y <sub>1</sub> | Y <sub>0</sub> |  |
| 0 | 0  | 1              | 1                  | 1              | 0              |  |
| 0 | 1  | 1              | 1                  | 0              | 1              |  |
| 1 | 0  | ì              | 0                  | ı              | 1              |  |
| 1 | 1  | 0              | 1                  | 1              | 1              |  |

表 10.1 1/4 译码器功能表

1/4译码器的逻辑图如图 10.2(a)所示。图中标出的逻辑电平可以验证表10.1所示的功能表及实现译码器功能的逻辑电路。

#### B=0 A=0

输入经取非变成逻辑高电平送到最上面的与非门的输入端,因此该与非门的输出( $Y_0$ )为低电平,这说明输入的。进制数是00 其他几个与非门中都至少有一个是低电平输入,从而保证它们的输出是高电平(无效

其他3个输入组合作用下的工作过程与此相同。其他一些1/n译码器的原理与这种基本译码器的原理相同,因此在系统的数字框图中常用这个逻辑符号代表这种电路,

#### 74LS139

这种双 2-4 线译码器的逻辑图和符号如图 10.3 所示。图 10.3(a)所示的这种芯片的逻辑图与图 10.2(a)所示的一般的 2-4 线译码器几乎相同。




图 10 3 74LS139, 双 2-4线译码器




图 10 3 · 续 ) 74LS139、以 2-4线译码器

图10.3(a 所示的74LS139译码器与前面提到的一般的译码器有一个明显的不同,它有一个使能输入端(G),这个使能输入端必须是低电平才能使译码器正常工作;如果是高电平,所有的与非门都被禁止,它们的输出都无效(高电平)。从表10.2 所示的功能表中可以看出这一点一主意,使能端无效时,选择输入与输出无关。该译码器的使能输入端也可作为数据分配器的一个数据输入端,74LS139 作为数据分配器的应用在10.4 节中介绍。

| _   | 輸入 |           |                | ·                     | 輸出 |    |  |
|-----|----|-----------|----------------|-----------------------|----|----|--|
| 使能端 |    | <b>泽端</b> |                |                       |    |    |  |
| G   | В  | Α         | Y <sub>a</sub> | <b>Y</b> <sub>2</sub> | Y  | Yo |  |
|     | х  | λ         | 1              | 1                     | 1  | 1  |  |
| 0   | 0  | 0         | 1              | 1                     |    | 0  |  |
| 0   | 0  | 1         |                | 1                     | 0  | 1  |  |
| 0   |    | 0         | 1              | 0                     | 1  | 1  |  |
| 0   | 1  | 1         | 0              | 1                     | 1  | 1  |  |

表 10.2 74LS139 译码器功能表

74LS139电路就是将两个独立的2-4线译码器集成在一个芯片上。每个译码器都有自己的使能输入端,图 10 3(b)所示为其逻辑符号、它有两组选择输入端(1A和1B或2A和2B,每个译码器可以产生2²=4个输出,且在任何时候都只激励一个输出。

### 10.1.2 3-8线译码器

这种译码器有8种可能的输入组合、只有1个输出端有效、输入数据从3个选择输入端输入。

#### 74LS138

3-8线译码器的逻辑图和逻辑符号如图 10.4 所示。74LS138 包括两个低电平有效( $G_2A$  和  $G_2B$ )和 1 个高电平有效( $G_1$ )的使能输入端,这些使能端必须都有效,该译码器才能正常 L 作。其逻辑符号如图 10.4 (b)所示,两个 G 输入必须都是低电平且 G 必须是高电平,输出才有效。这一个使能输入可以扩展最小的内部控制电路。

在图 10.4(a)所示的逻辑图中,使能端与一个或非门相连。或非门的输入全为低电平时,其输出是高电平,且该输出使各与非门工作,这个或非门只要有一个输入是高电平,就使各与非门禁止。注意, G,输入先取非再送人或非门。该译码器在选择输入(CBA)有效时将激励相应的一个输出,表 10.3 的功能表说明了其工作过程。这类译码器又称 1/n 译码器,因为某一种输入码或数只能激励一个输出。




图 104 74LS138, 3 8线译码器

图 10.5 所示电路包括两个74LS138 作为 1/16 译码器,不需要内部控制电路。该电路也可以扩展成 1/24 译码器且不需要增加电路。要扩展成 1/32 译码器需要一个非门。

|       |        |         |        | 31  |   |                |                | K-37 HD-3      |                |                |                |      |                |
|-------|--------|---------|--------|-----|---|----------------|----------------|----------------|----------------|----------------|----------------|------|----------------|
|       |        | <u></u> |        |     |   |                |                |                |                | <b>≆</b> #     |                |      |                |
|       | 使樹塊    |         | · ···- | 选择端 |   | -              |                |                |                |                |                |      |                |
| $G_1$ | $G_2A$ | Ğ₂B     | С      | В   | A | Y <sub>7</sub> | Y <sub>e</sub> | Y <sub>5</sub> | Y <sub>4</sub> | Y <sub>3</sub> | Y <sub>2</sub> | Y, _ | Y <sub>0</sub> |
| 0     | X      | X       | X      | X   | X | 1              | 1              | 1              | 1              | 1              | 1              | ſ    | 1              |
| X     | 1      | X       | X      | X,  | λ | 1              | 1              |                | 1              | ı              | 1              | 1    | 1              |
| λ     | Χ      | 1       | X      | λ   | X | 1              | 1              | _              | 1              | 1              |                | 1    | 1              |
| 1     | 0      | 0       | 0      | 0   | 0 | 1              | 1              | 1              | 1              | 1              |                | 1    | 0              |
| 1     | 0      | 0       | 1      | 0   | 1 | 1              | 1              | 1              | 1              | 1              | 1              | 0    | ]              |
| 1     | 0      | 0       | 0      |     | 0 | lι             | 1              | 1              | 1              | 1              | 0              | 1    | ]              |
| 1     | 0      | 0       | 0      |     | 1 | 1              | 1              | 1              | 1              | 0              | 1              | 1    | J              |
| 1     | 0      | 0       | 1      | 0   | 0 | 1              | 1              | 1              | 0              | 1              | 1              | 1    | 1              |
| 1     | 0      | 0       | 1      | 0   | 1 | 1              | 1              | 0              |                | 1              | 1              | 1    | 1              |
| 1     | 0      | 0       | ı      |     | 0 | 1              | 0              | 1              | 1              | 1              |                | 1    | !              |
| 1     | 0      | 0       | 1      |     | i | 0              | 1              | 1              | 1              | 1              | 1              | 1    | 1              |

表 10.3 74LS138 译码器功能表




图 10.5 74LS138 芯片构成的 1/16 译码器

1/16 译码器的 16 个输入组合为:

| <u>D</u> | c | В | <u> </u> |
|----------|---|---|----------|
| 0        | 0 | 0 | 0        |
| 0        | 0 | 0 | 1        |
| 0        | 0 | 1 | 0        |
| 0        | 0 | 1 | 1        |
| 0        | 1 | 0 | 0        |
| 0        | 1 | 0 | 1        |

| 0 |   |   | 0 |
|---|---|---|---|
| 0 | 1 | 1 |   |
|   | 0 | 0 | 0 |
|   | 0 | 0 | 1 |
| i | 0 | I | 0 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | O | 0 |
| 1 | J | 0 | 1 |
| I | 1 | 1 | 0 |
| 1 | 1 |   | 1 |

D输入用于选通风个译码器中的某一个、0000~011。 D~A 使低值译码器工作而高位译码器 小工作、100c 1.11 使低位译码器不一作而高位译码器工作

当电路的输入D=1,C=,B=0和 4=0时,哪一个译码器工作。哪一个输出有效呢。D=1使高位译码器工作,因为这个输入漏与C 使能漏相连,且 $C_2A$ 和 $C_2B$ 都接地。低位译码器通过键作电路将 $C_3A$ 端始终接地。 $C_3B$ 经接高电平,但是,D=1使 $C_2B$ 输入端为高电平,因此低位译码器不,作

D 1便高位泽码器 作, 由选择输入为100 ( C-4 ), 因此激励其输出端 }, , }, 保持为低电 Ł , 便发光 一极管 LED 12 友光, 其他输出端都保持为高电平, 因此相应的 LED 都不发光 如果输入为 0101 则该电路中的高位泽码器不工作, 低位译码器工作, 且 LED 5 发光

图 10 5 中每个 IFD 都与一个限流电阻串联,该电路是用来保护 LED的 LED 发光时,其典型 I 降人约为 2 V,因此限流电阻上的压降必须是 2 7 V、译码器的输出、低电平 大约为 0 3 V 才有效,1ED 的最入 I 回电流典型值为 25~30 mA,因此要保证该电路安全工作,II D 的电流设为 10~20 mA

IFD电流为 .0 mA 时、R、= 2 7 V / 10 m V 27 Ω LED 电流为 20 mA 时、R、 2 7 V / 20 m A = 135 Ω

下列阻值的限流电阻都能将流过 LED 的电流限制在安全值上:  $150\Omega$ ,  $180\Omega$ ,  $220\Omega$  或  $270\Omega$  图 105 所示的两个译码器可以封装在一个单独的 74154 芯片上 174154 是一种 18416 经证明器,在存储译码电路中立用十分广泛。

#### 10.1.3 4-10 线译码器

这类译码器也称为BCD-十进制译码器,这种110译码器的工作方式与前面介绍过的相同,即BCD 码(0000~1001<sub>BD</sub>)作为电路的输入,激励其中一个输出、该输出表示工个可能的BCD 码中哪一个为输入

#### 7442

4线 BCD码 – 10线 † 进制码译码器如图 10 6 所示,图 10.6(a)所示的逻辑图中有 4 个输入端 (D-A) 和 10 个低电平有效的输出端(O<sub>0</sub>~O<sub>0</sub> ) 因为其输出是低电平有效,所以常用 O<sub>0</sub>~O<sub>0</sub> 来表示。图 10.6(b)中输出端用圆圈表示电平符号;图 10.6(c)中输出端用低电平有效符号表示 ANSI/IEEF 符号

假设输入的BCD码为011.,图 106(a)的逻辑图中输出的逻辑电平表示此时输出端7(O,有效、为低电平、其他几个输出端的与非门都禁止、其输出都是无效的高电平、如表10.4所示。




图 10.6 7442, 4线 BCD-10线 +进制译码器

|    |                       |    | 4              | 輸出             |                |    |                |                |   | 第入 | BC           |     |    |
|----|-----------------------|----|----------------|----------------|----------------|----|----------------|----------------|---|----|--------------|-----|----|
| О, | <i>O</i> <sub>2</sub> | O, | O <sub>4</sub> | O <sub>s</sub> | O <sub>h</sub> | 0, | O <sub>8</sub> | O <sub>9</sub> | A | 8  | С            | D   | #  |
|    |                       |    | 1              | 1              |                | 1  |                |                | 0 | 3  | 0            | t,  | (  |
| 0  | 1                     |    | 1              | 1              |                | 1  | 1              |                |   |    | -            | - 1 |    |
|    | ī                     |    |                | ĺ              | 1              | 1  | 1              |                | 0 |    | $\mathbf{e}$ | 0   | ,  |
| 1  | 1                     | )  | 1              |                | 1              | 1  | 1              |                |   |    | t            | 1   | ì  |
| 1  | Į                     | 1  | 0              | 1              | 1              | 1  |                |                | 1 |    | 1            | 0   | 1  |
|    |                       |    | 1              | 0              | j              |    |                | - 1            | 1 |    |              | 1   | ٤. |
| 1  |                       | I  | 3              | 1              | O              | Į. |                |                | 0 | 1  |              | o   | 6  |
| 1  |                       |    | 1              | 1              | 1              | 0  |                | i              |   |    |              |     | >  |
|    | 1                     |    | 1              | 1              |                |    | 0              |                | 0 | υ  | U            |     | 8  |
|    | 1                     |    |                | _              | 1              | ŀ  | l              | )              | 1 | 0  | d            |     | 9  |
|    |                       |    |                |                |                |    |                |                |   |    |              |     |    |
| _  | 1                     |    | 1              | 1              |                | l  | 1              |                | t |    | U            |     | \  |
| 1  | 1                     |    | 1              | 1              | 1              | I  |                |                | 1 |    | (            |     | 1  |
| 1  | 1                     |    | 1              | 1              | 1              | 1  |                | 1              | 0 | (  |              | 1   | V  |
| 1  | ŀ                     |    | 1              | 1              | 1              | 1  |                |                |   | 0  | 1            |     |    |
| I  |                       |    | 1              | 1              | ]              |    |                |                | 0 |    |              |     |    |
|    |                       |    | L              |                |                | 1  |                | Į.             | 1 |    |              | 1   | 1  |

表 10 4 7442 译码器功能表

表 10 4 也列出了译码器输出端都无效时的几种无效输入码(1010~UII) 例如,输入端为无效的1111,在逻辑图标出的逻辑电平中就没有相应的输出 输入端的非门输出为低电平时就使译码器相应的与非门禁止,此时输出端无效、高电平)

### 10.1.4 BCD-7段码译码器

译码器不只用于1n译码,也可用于数字LEID显示器之类的设备中 这些显示器有两种基本类型,因此至少需要两种不同的译码器。这些显示器的基本要求是首先要有译码器驱动电路 这些数字 LED显示器 般称为7段码显示器、其外形如图 10.7 所示,各个7段码对应的字母是标准的字母、且易于传送到存储器




图 107 7 段码显示器外形

#### 阳极为公共端的7段码显示器

该显示器的 7 段码中每一段都是一个发光。极管(LED),阳极为公共端的 7 段码显示器如图 10.8(a)所示、每段  $(a\sim g)$  如图所示。这类阳极为公共端的显示器,其阳极都接  $V_{cc}$ ,通常是各段阳极两两相连再接  $V_{cc}$ ,图 10.8(b)为框图的另一种表示形式,它们各段的阳极都连在一起




图 108 阳极为公共端的7段码显示器

该显示器对应于译码器的每一个BCD输入码的显示如图10.8(c)所示,标准的BCD-7段码译码器在BCD输入无效时也有输出显示,如图所示,这些显示有时可以用来对系统进行测试或故障诊断

图 10.9 所示的逻辑电路包括 个 BCD 计数器, BCD-7 段码译码器/驱动器和一个阳极为公共端的7 段码显示器, 该译码器电路的输出必须为有效的低电平才能使各段发光, 因为它是阳极为公共端的显示器。




图 10.9 BCD 计数器、译码器和 / 段码显示器

在图 10.9 中、若 BCD 计数器的输入为 0001、则显示器的 b 段和 c 段发光、因为译码器的 b 和 c 的输出为低电平、而其他的输出都为高电平

阳极为公共隔的7段显示器的7段码如表105所示,前面的例子表明译码器的6和c的输出必须是低电平才能显示出1,从表中可以看出这一点一对于表中给出的各个BCD码,必须使各段为低电平才能使其发光,高电平使其不发光

| 数字   | _ |    | 输 | 进 |   |   |   |   |
|------|---|----|---|---|---|---|---|---|
| *X + |   | а  | ь | c | d | е | f | g |
| )    | T | 0  | υ | 0 | 0 | 0 | 0 | 1 |
|      | J | 1  | 0 | 0 | 1 | 1 | 1 | l |
| 2    |   | 0  | 0 | _ | 0 | 0 | 1 | 0 |
| 3    | ļ | U  | 0 | 0 | 0 | 1 | 1 | 0 |
| 4    | ĺ |    | 0 | σ | 1 | 1 | 0 | 0 |
| 5    |   | O  |   | 0 | 0 | 1 | 0 | 0 |
| 6    |   | υ  | 1 | 0 | 0 | 0 | 0 | 0 |
| T    |   | 0  | 0 | O | 1 | 1 | 1 | 1 |
| 8-   |   | O. | O | 0 | 0 | 6 | Ú | 0 |
| y    |   | O. | 0 | 0 | 0 | 1 | 0 | 0 |

表 105 阳极为公共端的7段码显示

#### 7446

该BCD-7段码译码器/驱动器的逻辑图如图 10 10 所示,7446 用来驱动阳极为公共端的发光。极管或自炽灯显示器。该译码器的显示模式与图 10.8(c)所示的 7 段码显示器的相同




图 10 10 7446, 阳极为公共端的 BCD 7 段码译码器




图 10.10 (续 7446, 凡极为公共端的 BCD 7段码译码器

7446的功能表如表10.6所示,该表与表10.5相比扩展了许多,7446的功能表包括无效的BCD 码输入和一些特殊功能的输入。该译码器的工作原理与前面讨论过的基本相同,只是它必须有不只个输出端是低电平时才能使多段发光管发光。这种器件一般也称为数码转换器,因为它能将一种码(BCD)转换成另一种码(段码)

这种译码器的特殊功能输入。输出在以后讨论

|             |    | 輸   | 入 |   |   |   |       |      | 輸出  | l   |                |     |     |     |
|-------------|----|-----|---|---|---|---|-------|------|-----|-----|----------------|-----|-----|-----|
| 十进制或功能      | ĹΤ | RBI | D | Ĉ | В | A | B/RBO | а    | b   | С   | đ              | e   | f   | g   |
| 0           |    |     | 0 | U | 0 | 0 |       | UN   | ON  | ON  | ON             | ON  | OΝ  | OFF |
| 1           | 1  | χ   | 0 | 0 | 0 | 1 | ı     | OFF  | ON  | ON  | 1'10           | OFF | 0FF | OFF |
| 2           | 1  | X   | 0 | 0 | 1 | 0 | 1     | NO   | ON  | OFF | OV             | ON  | OFF | ON  |
| ì           | ì  | X   | 0 | 0 | 1 | ı | 1     | ON . | ON  | ON. | ON             | OFF | OFF | OΝ  |
| 4           | 1  | X   | 0 | 1 | 0 | 0 | 1     | OFF  | ON  | OV  | OFF            | OFF | 0V  | ON  |
| 5           | 1  | X   | 0 | 1 | 0 | 1 | 1     | ON   | OFF | ON  | VO             | OFF | ON. | ON  |
| 6           | 1  | χ   | 0 | 1 | 1 | 0 | 1     | OΝ   | OFF | ON  | ON             | ON  | ON  | ON  |
| 7           | 1  | X   | 0 | 1 | 1 | 1 | 1     | VO   | ON  | ON  | OFF            | OFF | OFF | OFF |
| 8           | 1  | X.  | 1 | 0 | 0 | O | 1     | ON   | ON  | ON  | ON             | ON  | JN  | ON  |
| 9           | 1  | X   | 1 | 0 | 0 | 1 | 1     | . 00 | ON  | ON  | $\mathbf{r}_0$ | OFF | )N  | ON  |
| 0           | 1  | X.  | 1 | 0 | 1 | 0 | 1     | OFF  | OFF | OFF | ON             | ON  | OFF | ON  |
| .1          | 1  | X   | l | 0 | 1 | 1 | 1     | OFF  | OFF | ON  | ON             | OFF | )FF | ON  |
| .2          | 1  | X   | 1 | 1 | 0 | 0 | l     | OFF  | ON  | OFF | OFF            | OFF | ON  | ON  |
| 13          | 1  | X   | 1 | 1 | 0 | 1 | 1     | NO   | OFF | OFF | VO             | OFF | ON  | ON  |
| .4          | 1  | X   | 1 | 1 | 1 | 0 | 1     | OFF  | OFF | OFF | ON             | ON  | ON  | ON  |
| .5          | 1  | X   | 1 | 1 | i | 1 | 1     | OFF  | OFF | OFF | Ohr            | OFF | OFF | OFF |
| BI          | X  | X   | X | X | X | X | 0     | OFF  | OFF | OFF | OFF            | OFF | 140 | OFF |
| <b>R131</b> |    | 0   | 0 | 0 | 0 | 0 | 0     | OFF  | OFF | OFF | OFF            | OFF | OFF | OFF |
| ΙΤ          | 0  | X   | X | X | X | X | 1     | ON   | ON  | ON  | ON             | ON  | ON  | ON  |

表 10.6 7446 译码器功能表



下列图标符号有助于理解 7446;

BI = 低电平有效的消隐输入

RBI = 低电平有效的脉动消隐输入

RBO= 低电平有效的脉动消隐输出

LT-低电平有效的白炽灯测试

自功能表 表 106 可以看出,消隐输入BI 有效时所有的发光管都熄火。

石几个译码器驱动多路7段码显示器时,脉动消隐信号在显示单元中用于消除前导零,前导零消除是消除数字中的前导零的方法。如果6个译码器驱动6个显示器,用显示数据为011146,进行前导零消除后,实际的显示数据为11146。同理,若要显示001146,则有两个前导零消除,实际显示数据为1146。当输入数据为011146时,要完成该功能、MSD译码器的RBI=0,LF=1,DCBA0000。由表106中可以看出,在该输入条件下,MSD的所有数码管都熄灭、目RBO变为低电平如果RBI为高电平或悬空,则无法进行前导零消除

在多路显示器中, 前导零消除是通过将 MSD显示译码器的 RBI 与低电平相连, 且其 RBO 与下级的 RBI 相连来完成的。连续的前导零消除方法是将 RBO 与下一级的 RBI 相连, 直到 LSD

当產码器的肖隐输入、BI)为低电平时、所有的数码管都熄灭;当它悬空或为高电平时、显示器的各段才正常工作。BI悬空或为高电平且LT为低电平时、所有的数码管都发光。在测试或故障诊断时、IT输入用来确定有故障的数码管 7446具有集电极升路输出的特性,该特性将在第11章详细讨论

#### 阴极为公共端的7段码显示器

阴极为公共端的7段码显示器如图10.11(a)所示,图中的符号表示所有7段码的阴极都接地 般每个显示器单元有两个引脚要与电路的地相连,图1011(b)所示结构图中各个阴极都连在一起接地




图 10.11 阴极为公共端的 7段码显示器

译码器输出的7段码与相应的各段 (a-g) 的阳极相连,这说明译码器的输出必须为高电平时才能激励各段发光、因此它的7段码 (a-g) 正好与表 10.5 所示的相反。

#### 7448

7448 BCD-7段码译码器/驱动器的逻辑图及符号如图10.12所示, 该集成芯片高电平输出有效, 它的输出可以驱动阴极为公共端的 LED。

表 10.6 所示的 7446 译码器的功能表也同样适用于 7448。记住,7446 产生低电平输出来激励阳极为公共端的显示,而 7448 则是产生高电平输出来激励阴极为公共端的显示器的各段,两种译码器的功能表可以通用,原因在于表 10.6 所示的 a~g 的输出就是使各段码(a~g)发光或熄灭,7448 译码器/驱动器的特殊功能与 7446 的相同,它的功能也是消隐、前导零消除及白炽灯测试。




图 10.12 阴极为公共端的 7448 BCD-7 段码译码器

在模16计数器或其他设备需要显示十六进制数字时,译码器也可以产生相应的输出显示。9368就是这样一种7段码译码器/驱动器/存储器集成芯片,0~9的数字显示和A~F的显示如图 10.13 所示。注意这些显示与图 10 8(c)所示的7446 和7448 的显示的区别,b和d的十六进制数是小写字母的形式,是为了与数字8 和0 相区分、其他的十六进制数都是以大写字母形式显示的。



久1013 7段码显示器的上二进制显示

本 与对论的译的结有两种基本类型 第一种是检测。进制数/码、并激励对应于这个输入的某条输上主路、第二种是将输入的数转换成合适的码去驱动7段码显示器。还有一种译码器可以驱动及制度。一小、手户机利用极射线管(CRT)

### 101节复习题

- A. 描述两种基本的译码器
- B 若14 译码器的输入为1、、则哪个输出有效?
- C.741S138译码器(图 10.4 的输入为 A=B  $C-C_{5}A$   $C_{5}B$  O,C=1,此时哪个输出端有效,
- D /4LS138 译码器 图 104 的输入为 4 B C 1, GA GB G, 0, 此时哪个输出端有效
- L BCD \_ 1进制译码器是一种 \_\_\_\_ 线译码器
- F. 要使距板为公共端的7段码显示器发光、相应的1段码译码器的输出逻辑电平是什么°
- 6 廿么周前早季首龄?

# 10.2 编码器

# 要点

- 1 定义编码的概念,描述编码器电路的功能
- 2. 给出机有输入电平的编码器的逻辑图或逻辑符号、确定电路、决定其输出。

# 10.2.1 4-2线编码器

4-2 线编码器的逻辑图和逻辑符号如图 10 14 所示,从逻辑符号可以看出这种编码器的输入 ( Lo-Lo) 是高电平有效,其编码原理是激励一个输入端,然后将其转换成一个码或二进制数 如果图 中输入 Lo 为高电平,其他几个输入为低电平,输出将为01 ( O, O<sub>0</sub> ) 输出的二进制码与有效输入相 对应 该电路只有 4 种可能的输入码,但在同一时间只有一个输入有效,输入码如表 10.7 所示。

|       |   | 輸入 |       |    | 輸出    |
|-------|---|----|-------|----|-------|
| $I_3$ |   | I  | $I_0$ | Ο, | $O_0$ |
| 0     | 0 | 0  | 1     | 0  | 0     |
| 0     | 0 | 1  | 0     | 0  | 1     |
| 0     | 1 | 0  | 0     | 1  | 0     |
| 1     | 0 | 0  | 0     | 1  | 1     |

表 10.7 4-2 线编码器功能表




图 10 14 4 2线编码器

从图 10 14(a)所示的逻辑图中可以看出这种特殊的编码器有几个特性、第一个特性是它的人输入端没有与最后的逻辑门相连。这表示人输入与电路的输入无关,从逻辑图中可以看出人为什么与输入无关。首先,如果 I 输入为高电平,与门 #1 和#2 禁止,它们的输出为 00;如果 I 有效,取非后再送到与门 #2、使与门 #2 禁止,可 40 和 5 输入取非后使与门 #1 为高电平输出,输出正确的结果 01 当 45 为高电平时, 5 取非后使与 1 #1 禁止,而 40 和 1 取非后使与门 #2 为高电平输出,因此产生正确的输出结果 10,如果 4 有效, 40 不 机 5 均为低电平输入,它们经非门后再送到两个与门,产生相应的输出 11.以上分析结果如表 10 7 折示。

该编码器的另外。个特性也可以从图 10.14(a)所示的逻辑图中看出。如果有不只一个输入同时为高电平,则编码器的输出无效。例如, $I_0 = I_1 = 1$ ,则输出为 00。记住,这是在两个输入有效时的情况,当  $I_1$  和  $I_2$  同时有效时其输出也为 00

优先编码器可以解决这个问题。优先编码器允许在同一时间有不只一个输入有效,这种编码器在几个输入同时有效时只响应最高级的输入,因此在系统中它可以对输入进行优先排队 例如,在数字系统中,#4中断申请正在工作过程中,此时更高一级的#6中断申请也有效,那么这种优先编码器将切换到高一级的中断申请响应

这种优先编码器的问题是设计比较困难,虽然购买优先编码器的价格比较便宜,但我们还是来看看其设计过程,从而更好地理解其工作过程。

# 10 2.2 4-2 线优先编码器

前面讨论的 4-2 线编码器的设计只考虑了除 0001,0010,0100 和 1000 以外所有可能的 4 位输入,而没有考虑其输出。对于输入为高电平有效的编码器,当输入为这四种码时其输出是无效的。

优先编码器必须考虑所有可能的输入码,且只响应最高有效位输入。4 2线优先编码器的功能表如表 10 8 所示,从表中可以看出 16 个可能的输入码中,每一个对应的输出  $O_0$  和  $O_1$  该编码器电路的输出对应于低电平有效的输入

表10.8中前8个输入码(0000~0111)的 I<sub>3</sub>输入均为有效的低电平,因此编码器的输出是对应于最高有效输入位的 11 接下来的4个码(1000~1011)均为 I<sub>3</sub>输入为最高有效位,因此其输出是 10. 再接下来的两个码(1100 和 1101)是 I<sub>4</sub>输入为有效位,因此其输出为 01。输入为 1110 时,因为 I<sub>6</sub>是惟一的有效输入,因此其输出为 00。最后的输入 1111 没有输出,因为此时编码器的输入都无效。

|          |     | 输入 |                |      | 輸出  |
|----------|-----|----|----------------|------|-----|
|          | 1   | I  | I <sub>n</sub> | - (, | £1. |
| )        |     | 0  | 0              | †    |     |
| 0        | 4   | •  |                | 1    |     |
| (1       | 1)  | 1  | 1              | ı    | 1   |
| F        | (   | 1  | i              | 1    | 1   |
| <b>F</b> | 1   | 0  | U              |      |     |
| )        |     | J  | i              | t    | ı   |
| )        |     |    | 0              |      |     |
| 1        |     | i  | 1              |      |     |
|          | 0   | 0  | 0              |      | 0   |
|          | 0   | 0  |                | 1 1  | ð   |
|          | 0   | 1  | Ó              | l l  | 0   |
|          | ſ   | 7  | 1              | 100  | ð   |
|          | I I | O  | 0              | 0    |     |
|          | 1   | 1  | 1              | į    |     |
|          | t   | 1  | U              | 0    | 0   |
| 1        | 1   | 1  |                | 1    | X.  |

表 108 4-2线优先编码器功能表

卡诺图可以将编码器的设计过程大大简化。两个卡诺图(A)和O)如图10.15所示。 个卡诺图用于简化 (A)输出,另一个用于简化 (D)输出。第 4章 F用过标准的卡诺图形式




图 10 15 4 2 线优先编码器卡诺图


图 10.15,a)中输出  $O_0$  可简化为 $BC+D_0$  图 10.15(b)中输出  $O_0$  可简化为 $C+D_0$  从这两个图中可以得到如下等式:

$$O_0 = BC + \overline{D}$$
$$O_1 = C + D$$

实现这两个简化的表达式的电路如图 10.16(a)所示,图 10.16(b)是用  $I_0 \sim I_0$ 输入代替卡诺图中的  $A \sim D$ 输入 因为这两个表达式中均没有 A,因此该优先编码器的  $I_0$ 输入没有与逻辑门相连

### 10.2.3 8-3 线优先编码器

8-3线优先编码器用于对 8 位输入中最高有效位进行优先编码, - 月检测出最高有效位输入, 3 条输出线上(4-2-1)就有二进制编码的八进制数(BCO)输出。



[4] 10 10 平 2 8天 1/2 / C 9冊 PC 9 17 17

前面介绍的通用编码器与一些集成电路的区别在于它们有输入输出使能端,这些使能端能将几个编码器级联而无需外部电路,这些编码器常指n位编码器,能对一个有效输入端进行n位编码

#### 74148

该8-3线优先编码器的逻辑符号如图 10.17所示,其逻辑图在大部分数据表中都能合到,下面的讨论不用其框图。图中的符号表示该编码器是低电平输入有效,输出为 BCO 码的反相形式




图 10.7 74148, 8 3线优先编码器逻辑符号

该编码器的功能表如表10.9所示 注意、当使能端(EI=0)及7输入端有效时、输出为 $000(A_2\sim A_0)$ 、即所希望的111 BCO输出。同时,7输入端有效时,其他所有的输入( $6\sim 0$ )都不用考虑、因为该端是最高级输入端。如果5输入端有效,则6输入端和7输入端一定无效、输出是 $101_{800}$ 的反相。

|    |          |     |     | 輸入  |     |     |    |    | 输出    |     |       |    |    |
|----|----------|-----|-----|-----|-----|-----|----|----|-------|-----|-------|----|----|
| EI | 0        | ī   | 2   | 3   | 4   | 5   | 6  | 7  | $A_2$ | A   | $A_0$ | ĠŚ | EC |
|    | _ x      | 1   | X   | _ \ | Y   | X   | λ  | Χ  | T     | _   | 1     |    |    |
| 1  |          | - 1 |     | 1   | 1   |     | I  | 1  | ז     |     | 1     | 1  | 0  |
| 1  | X        | X   | \ \ | ¥   | \ \ | X   | ¥  | () | n     | 1.0 | ,1    |    |    |
| •  | *        | χ   | X   | \   | Α.  | X   | f) |    |       | 0   |       | 0  |    |
| •  | 1        | X   | X   | \   | Α.  | U   |    | i  | υ     | - 1 | O     | 11 | 1  |
| 1  | <b>\</b> | 7   | 3   | X.  | )   | 1   |    |    | 0     | 1   | 1     | 1  | 1  |
| O. | X.       | λ   | Ý   | 1   | 1   | ]   | 1  | 1  | 1     | 1   | O.    | 0  | 1  |
| 0  | *        | X   | 0   |     | 1   | - 1 | ļ  | 1  | 1     | 0   | !     | 1  | 1  |
| (  | X        | ()  | 1   |     |     |     | ŧ  |    |       | l   | 0     | 0  |    |
| 0  | t)       |     | 1   | 1   |     | 1   | 1  |    | 1     | ı.  | 1     | (  |    |

表 109 74148 优先编码器功能表

人力能表及图 10 17 中的逻辑符号可以看出、使能输入端 EJ 总须是低电平 74148 的输出 端除了有 BGO 的反相输出痛 4、4、4、3外,还有两个输出端,当编码器 作 有所有的输入端无效时,FO 输出编码数 低电平; 当编码器工作业所有的输入端有效时, FS 输出端码数 45 局有效说明输入 4输出编码都有效

将两片 74148 级联可以构成一个 4位 16-4 线 编码器、如图 10 18 元示 编码器的 EO 和 (5 端均为低电平有效, 它们可以扩展电路而无需外部电路 低位编码器的 EI 接地、因此它总是有效低位编码器的任何 个输入端有效时,高位编码器都不 「作 例如、6输入端有效、更低位编码器在 42~40 上的输出就为 BCO 的 支相 001、此时其 FO 端为高电平 FO-1 使高位编码器不 I 作、此时高位编码器 GS 的输出也为高电平、因此电路输出为 1001、该输出表示低位编码器的 6 罐有效、经非门后输出变为 0110




图 10 18 74148 构成的 16-4线编码器

# 10.24 10-4线优先编码器

#### 74147

该一进制。BCD 编码器的逻辑符号如图 10 19 所示。74147 与74148 大致相同、只是已没有用于 数联的输入输出使能端。图 10.19(a 中有 9 个低电平有效的输入端、没有 0 输入端、这说明当所有 9 个输入都无效时即是对 0 进行编码




图 10.19 74147, 10 4线优先编码器

74147的输出是所希望的 BCD 输出的补码形式,如表 10 10 所示。如果输入端 6 是最高有效输入,输出就为 1001,是 0110<sub>BCD</sub>的补码。如果输入端都无效,则输出为 1111~0000 的补码。

|   |   |   |   | 输入 |   |   |   |   | 輸出        |   |   |   |  |
|---|---|---|---|----|---|---|---|---|-----------|---|---|---|--|
| ī | 2 | 3 | 4 | 5  | 6 | 7 | 8 | 9 | $\bar{D}$ | Ē | B | Ā |  |
| 1 | 1 | 1 | 1 | 1  | 1 | 1 | 1 | 1 | 1         | ī | i | 1 |  |
| X | X | X | X | Χ  | X | X | X | 0 | 0         | ı | 1 | 0 |  |
| λ | X | X | X | X  | X | λ | 0 | 1 | 0         |   | 1 |   |  |
| X | X | λ | X | X  | λ | 0 |   | 1 | 1         | 0 | 0 | 0 |  |
| λ | X | λ | λ | X  | 0 | 1 | 1 | ] | 1         | 0 | 0 |   |  |
| X | X | X | X | 0  | 1 | ſ | 1 | 1 | 1         | O | 1 | 0 |  |
| X | X | χ | 0 | 1  | 1 | 1 | 1 | 1 | 1         | 0 | 1 | 1 |  |
| χ | λ | 0 | 1 |    | 1 | 1 | 1 | 1 | 1         | 1 | 0 | 0 |  |
| X | 0 | 1 | ì | 1  | 1 | 1 | 1 | 1 | , 1       | 1 | 0 | 1 |  |
| 0 | 1 | 1 | 1 | 1  | 1 | l | _ | 1 | ١.        | 1 | 1 | 0 |  |

表 10 10 74147 优先编码器功能表

ANSI/IEIF 符号如图 10.19日,所示。HPRI 表示最高优先输入、因此、HPRI/BCD 就表示可以将最高优先有效输入与或低售平有效的 B ID 码输出、即 BCD




图 10 20 用编码器和译码器进行数据传输

图 10.20 中, 若 # 开关按下、编码器的该输入端变为低电平, 其输出为 1000, 然后将其反相变为 01.1、作为译码器的BCD数, 此时译码器的 B、输出端有效, 该输出表示电路的输入端中#7 开关闭合

编码器和译码器的功能上好相反,电路逻辑可以说明这一点 #7 开关 按键)按下、使电路的该输入端为低电平、结果是译码器的 O. 输出端也为低电平。总之,该电路将数据传输的线路10 条减少为 4 条

# 10.2 节复习题

- A 描述编码器的功能
- B. 图 10.14(a)中山输入有效时、编码器的输出是什么?
- C 优先编码器响立\_\_\_\_\_输入
  - 山低级
  - (2) 高级
- D. 74148 优先编码器 图 10.17,中,EI=0,7=0,此时输出是行么?
- E 74148 优先编码器(图 10.17)中, EI=0, 7 0,此时 EO 的电平是什么?

F. 74147 上进制 BCD 编码器有几个输入端,然而却有十个有效的上进制输入(0~9),解释 下为什么

### 阶段性小结(10.1节~10.2节)

本章前两节介绍的译码器和编码器集成电路属于中规模集成电路

科译码器用于检测输入端的 进制码或数,并在相应的 端输出 另一种译码器是数码转换器, 该电路可以检测输入端的 进制码或数,并将其转换为另一种码或形式

第一种译码器常称为1m译码器、输入端输入某个 进制数时,与之相对归的某个输出有效 这些译码器的输出端 般是低电平有效。

人部分净码器集成电路包括一个或多个使能输入端用于电路的扩展,这些输入端省去或减少了 极联两个或多个译码器可所需要的控制电路

BCD - 上进制 1/10) 译码器和BCD 7段码译码器在二进制编码的上进制电路中立用非常广泛 在选择BCD - 7段码译码器/ 驱动器时一定要特别注意,一种译码器/驱动器是低电平输出有效 明来驱动阶极为公共端的7段码显示器,另一种是高电平输出有效,用来驱动阴极为公共端的7段码显示器 BCD - 7段码译码器集成芯片常具有特殊的功能,比如消隐、自原灯测试和前导零消除

编码器用于检测某一有效的输入端并转换成。进制码或数输出,常用于将键盘输入的数转换成进制码或数 编码器与译码器的功能证好相反

在有几个输入同时有效时, 优先编码器具响立最高位有效输入 8 3线优先编码器可以将 有效的输入变成二进制编码的八进制数输出 些编码器集成芯片的输出常以反相的形式输出 有的编码器集成芯片有输入输出使能端用于级联 数据表中的功能表可以帮助大家理解这些电路的 10 过程

# 阶段性练习 (10.1 节~10.2 节)

参照制造商数据表回答下列各额

1 包含 50 个逻辑门或复杂程 隻与之基本相同的电路的集成芯片属

a SSI

e. LSI

b. MSI

d. VLSI

- 2 译码器用于
  - a 选择某 输入并将其送到输出端
  - b. 将一条输入线路上的输入数据分配到几条输出线路上
  - c 检测输入端的 进制数,码并转换成 种有效的输出
  - d 检测有效输入端并转换成二进制数/码输出

a. 0

c. 6

h 3

d. Æ


4. 图 10.21 中,输入A=0,B=0,C=0,C=0, $C_1=0$ , $C_2A=0$ , $C_2B=0$ 时,74LS138的输出端哪一个有效?

a 0

c. **6** 

b 3

d. 尤



- 5. 图 1021 中,输入A=0、B=0、C=0、 $G_1=1$ 、 $G_2A=0$  时,74LS138 的输出端哪个有效?
  - a. 0
- c. 6
- ь. 4
- d Ł
- 6. 图 10 22 中,输入 1A = 0, 1B = 0, 1G = 0, 2A = 0, 2B = 0, 2G = 1 时,74LS139 的输出端哪些有效?
  - a.  $1Y_n$
- c. 2 Y<sub>0</sub>
- b. 1 Y<sub>2</sub>
- d 1 Yo 和 2 Yo





图 10.22

- 7 图 10 23 所示电路的输出端
- \_\_\_输出有效。

- a. 低电平
- b. 高电平
- 8. 图 10.23 所示电路中, A=1, B-1, C-1, D=0时, 电路输出是什么?
  - a. 输出全为0。
  - b. 输出全为1。
  - $c. O_{7} = 0$ , 其他的输出为 1。
  - d.  $O_7 = 1$ , 其他的输出为 0。
- 9 图 10.23 所示电路中, A=0, B=1, C=0, D=1时, 电路输出是什么?
  - a. 输出全为 0
  - ь 輸出全为1.
  - c. O, -0, 其他的输出为1。
  - $d. O_5 = 1$ , 其他的输出为 0。




10. 低电平输出有效的 BCD-7 段码译码器用于驱动\_\_\_\_\_\_为公共端的 7 段码显示器。

a. 阳极

b. 阴极

- 11 要使译码器的消隐输入有效,7段码显示器的数码管的状态是什么?
  - a. 全部点亮
  - b. 全部熄灭
  - 。 全部零消除
  - d. 前导零消除
- 2 编码器用于
  - a. 选择某一输入并将其送到输出端
  - 5 将一条输入线路上的输入数据分配到几条输出线路!
  - c 检测输入端的 进制数 码并将其转换成 种有效的输出
  - d. 检测有效输入端并将其转换成 "进制数/码输出。
- 13 图 10 24 所示电路中,  $I_0 = 1$ ,  $I_1 = 0$ ,  $I_4 = 0$ ,  $I_4 = 0$ 时, 电路输出是什么?
  - a 00
- c. 10
- ь 01
- a. 11



- 14. 优先编码器响应\_
  - a. 没有有效输入
  - ь 所有有效输入
  - c 最低级有效输入
  - d. 最高级有效输入
- 15. 图 10.25 所示电路中, 当 EI 0, 5 = 0, 其他所有输入为 1 时, 电路输出是什么?

|    | $A_2$ | A | $A_0$ |
|----|-------|---|-------|
| а. | 0     | 0 | 0     |
| b. | 0     | 1 | 0     |
| c. | 1     | 0 | 1     |
| d  | 1     | 1 | 1     |





图 10 25

16. 图 10 25 m 示电路中, 当 EI 0, 5 0, 7 0, 其他所有输入为 1 时, 电路输出是什么?

17 图 10.25 所示电路中、EI = 0, 0 = 0, 1~7 = 1 时, EO 和 GS 的电平是什么?

|    | EO | GS |
|----|----|----|
| ы  | 0  | 0  |
| b. | 0  | i  |
|    | 1  | 0  |
| d. | J  | 1  |

- 18. 图 10 26 所示电路是一个
  - a. BCD 上进制译码器
  - Ь BCD +进制编码器
  - c 上进制 BCD 译码器
  - d 十进制 BCD 编码器



# 10.3 数据选择器

### 要点

- 1. 定义数据选择器,确定数据选择器的逻辑电路及逻辑符号。
- 2. 给出数据选择器的逻辑图或逻辑符号及输入条件,确定其输出。

数据选择是选择数据的过程,进行数据选择的器件通常也称为数据选择器,这个通用名称来源于这些集成芯片在数字系统中的作用。数据选择过程可以用图 10.27 所示的双柄开关来说明。图中的输出与输入数据 A 相连,如果开关打在另一端,则输出与输入数据 B 相连。数据选择器是通过电路选择数据的。

数据选择器(MUX)可以扩展输入端数据,图10.27中 条输入线路可以利用开关扩展为两个输入端。在PC机中数据选择器常用来给随机存储器(RAM)编址,存储单元在芯片中以列和行编址,数据选择器可以将地址总线分成列地址和行地址、详细的例子见第12章。




图 10 27 数据选择分析

数据选择器也可以用于电话线路中选择传输的数据,因此只用一条线路就可以实现多路通话,这时数据选择也可以人为是分时共享的。另外,数据选择器也具有一般求和的逻辑功能,由数据选择器完成的逻辑功能在10.6节中讨论。最后,数据选择器也可以用于数据转换,能够将并行数据转换成串行数据

### 10.3.1 2.1 线数据选择器

图 10.28 为基本的 2 1 线数据选择器,该电路其实就是一个和产生电路,选择输入 (S) 用来控制哪一个与门工作

若 S=0、 贝输入端 A 的数据送到数据选择器的输出端,图 10.28 中下方的与门禁止,其输出使或门 L 作;若 S=0 且 A=1,则 L 方的与门的两个输入都是高电平,因此与门的输出也是高电平,该高电平送到数据选择器的输出端。若 S=1,输入端 B 的数据送到数据选择器的输出端。总 之,无论选择的数据电平是什么,总有一个输入数据是真正的数据、没有反相)并送到数据选择器的输出端,数据选择器的输出表达式为 AS+BS。




图 10 28 2-1 线数据选择器逻辑图

### 74LS157

74LS157是一种四2 1线数据选择器,其逻辑图和逻辑符号如图 10 29 所示,该电路就是四个已讨论过的 2-1 线数据选择器。

图 10.29(a)逻辑图中有一个选通输入(G),该输入为低电平时使数据选择器工作、为高电平时使数据选择器不工作、当电路不工作时数据选择器的输出保持低电平。G输入也可用于级联。

74IS157的功能表如表 10.11 所示, 从表中可以看出, 当数据选择器正常工作时, 可以选择真正的数据并送到其输出端。选择输入为低电平时选择 A 端输入的数据, 为高电平时选择 B 端输入的数据。

74LS157的逻辑符号如图 10.29(b)和(c)所示。图 10.29(c)中的 ANSI/IEEE 符号表示在一般的控制模块中使能输入(EN)低电平有效、另外、G表示选择的数据由数据选择器中的1和1决定、或者

说,G表示选择输入(A/B)是与输入1B相与,还是其补码与1A相与。在该数据选择器中其他各对输入数据都具有这种相与的功能。

|                | <b>余</b> 入 |     |          | 輸出 |
|----------------|------------|-----|----------|----|
| 选通<br><i>G</i> | 选择<br>A/B  | A   | <u>-</u> | γ  |
| 1              | X          | x   | <u> </u> | 0  |
| 0              | 0          | o   | λ        | ο  |
| 0              | 0          | 1   | χ        | 1  |
| 0              | 1          | x   | 0        | 0  |
| 0              | 1          | , x | 1        | 1  |

表 10.11 74LS157 数据选择器功能表




图 10.29 74LS157, 四 2-1 线数据选择器




图 10 29 ( 续 ) 7415157, 四 2 1 线数据选择器

### 10.3.2 4-1 线数据选择器

4-1线数据选择器可以选择4个输入中的一个数据并将其送到输出端,这就需要两条选择输入 线路、因为有4种、2°,可能的输入可供选择

基本的 4-1 线数据选择器 如图 10.30 所示、当 S S 输入为 00 时、选择 A 数据送到 Y 输出、当 S S S = 01 时、选择 B 数据;S S = 10 时、选择 C 数据;S S = 11 时、选择 D 数据。




图 10.30 4-1 线数据选择器逻辑图

### 74153

该集成电路是一个双 4-1 线数据选择器,其逻辑符号如图 10.31 所示,符号中包括选择输入 (S,S<sub>c</sub>) 和两个使能输入 (1G和 2G),这两个使能输入可以使两个数据选择器独立工作。输入输出符号左边的 "1" 表示是第一个数据选择器的输入输出,"2" 表示是第 2 个数据选择器的输入输出,选择输入是两个数据选择器共用的。




图 10.31 74153, 双 4 1 线数据选择器逻辑符号

74153的功能表如表 10 12 所示,从表中可以看出,选通输入(G)为高电平时 Y输出为低电平。表中其他几行数据表明,数据选择器正常工作时,输出 Y就是选择的输入数据。例如,当 1G=0, 2G=1,S=1,S=0 包且  $1C_2$  的输入数据为 1 时,1 Y输出为 1 ,1 C 其他的输入数据与输出无关,因为没有选择这些数据。同理,当 2G 输入为 1 时,2 Y输出也为低电平,这意味着第二个数据选择器没有工作,且所有的 2C 输入数据都没用。如果 74153 的两个选通输入都为低电平,此时它相当于个 8 2 线数据选择器

| 选担 | <b>P輸入</b> | 费              | 数据       |    | 入           | 选通  | 輸出 |
|----|------------|----------------|----------|----|-------------|-----|----|
| S, | $S_0$      | C <sub>3</sub> | $C_2$    | C, | $C_{\circ}$ | G J | Y  |
| X  | X          | Х              | <u> </u> | X  | X           | 1   | 0  |
| 0  | 0          | λ              | λ        | X  | 0           | 0   | 0  |
| 0  | 0          | λ              | λ        | X  | 1           | 0   | 1  |
| 0  | 1          | X              | λ        | 0  | Χ           | 0   | 0  |
| 0  | 1          | λ              | X        | i  | X           | 0   | 1  |
| l  | 0          | X              | 0        | X  | X           | 0   | 0  |
| 1  | 0          | X              | 1        | X  | X           | 0   | 1  |
| 1  | 1          | 0              | X        | X  | λ           | 0   | 0  |
| 1  | ι          | 1              | λ        | X  | x           | 0   | 1  |


表 10 12 74153 数据选择器功能表

### 10.3.3 8-1 线数据选择器

#### 74151

74151 是一个8-1线数据选择器,其逻辑图和符号如图 10.32 所示。3 个选择输入端(CBA)用于选择8 个数据输入( $D_0$ ~ $D_7$ )中的一个,选通输入(G)必须为低电平才能使该数据选择器正常工作。图 10.32(a)中的地址缓冲具有对称传播延迟时间的特点,这就减少了选择输入改变时引起输出错误的可能性。

为了方便设计,74151有一个数据输出端(Y)和一个补码输出端(W),如图 10.32(b)所示,其功能表如表 10.13 所示。从表中可以看出数据选择器不工作时,Y输出为低电平,G=0时的输出取决于C,B和A的电平。在选择过程中,真正选中的输入数据送到 Y输出,其补码送到 W输出。






图 10.32 74151. 8-1 线数据选择器

|   |    | 輸   | <b>出</b> |             |              |  |
|---|----|-----|----------|-------------|--------------|--|
|   | 选择 |     | 选通       |             |              |  |
| c | ₿  | Α   | G        | Y           | W            |  |
| X | X  | - X |          | 0           | 1            |  |
| 0 | 0  | 0   | 0 ]      | $D_0$       | $D_0$        |  |
| 0 | 0  |     | 0        | D           | D            |  |
| 0 |    | 0   | 0        | D.          | D,           |  |
| 0 | 1  | 1   | 0        | $D_{i}$     | $D_i$        |  |
| ı | 0  | 0   | O        | $D_{\star}$ | $D_4$        |  |
|   | C  | 1   | 0        | $D_{s}$     | $D_{\gamma}$ |  |
| 1 | 1  | 0   | 0        | $D_{6}$     | $D_{b}$      |  |
|   |    | ì   | 0        | D.          | $D_{\tau}$   |  |

表 10 13 74151 数据选择器功能表

图 10.33 所示电路由两个 74151 级联成一个 16-1 线数据选择器、选择输入中最主要的位 S<sub>2</sub>) 用于控制哪个数据选择器在 E作。选择输入 0000~0111 ( M·SB 为低电平 , 使 图 10 33 中上方的低位数据选择器 E作,当该数据选择器 E作时,S<sub>2</sub>~S<sub>2</sub>选择输入数据 J<sub>4</sub>~J<sub>2</sub>。

选择输入为0000~0111时,高位数据选择器不工作。从表10.13所示的功能表中可以看出、当数据选择器的选通输入 G)为高电平时 Y输出为低电平,高位数据选择器的 Y输出为低电平,使或门工作,从而将低位数据选择器选择的数据选到电路的输出端

选择输入为 1000~1.11(MSB 为高电平,时,高位数据选择器工作而低位数据选择器不工作,此时  $S_2~S_0$  选择输入数据  $I_8~I_{.5}$ ,这些数据通过或门送到电路的输出端。

图 10.33 所示电路可以用一个 74150 集成芯片实现。74150 是有 24 个引脚的 16-1 线数据选择器,该集成芯片有1个使能输入端,4个选择输入端,16个数据输入端,输出数据是选择的输入数据的补码,这种集成电路的输出端没有真实数据。




图 10.33 用 74151 集成芯片构成的 16-1 线数据选择器

### 10.3 节复习题

- A 什么是数据选择?
- B. 图 .0 28 中, S 1, A 0, B 1 时电路输出是什么?
- (.图 10 28 所示申路的目的是什么,
- D 图 10 29ta 中、6-0、4B-0、所有的 4 输入数据为 L H B 都为 O 时电路输出是什么,
- L. 图 10.30 中, S, 1, 5₀ 0, 4 B 0, C D 1 时电路输出是什么 /
- F 图 10.32(a 中, C=0, **4** B=C=1,  $D_0=D=D_2=D_3=1$ ,  $D_4=D_5=D_5=D=0$ 时电路的 **9** 输出是什么?
- G. 图 10.32 $(a + P_1)$   $(a B_1)$   $(a B_2)$   $(a B_1)$   $(a B_1)$   $(a B_2)$   $(a B_2)$   $(a B_1)$   $(a B_2)$   $(a B_1)$   $(a B_2)$   a -

# 10.4 数据分配器

## 要点

- 1 定义数据分配,确定数据分配器的逻辑电路和逻辑符号
- 2 给出数据分配器的逻辑图或标有输入条件的逻辑符号,决定电路输出

数据分配是一种分配数据的过程,数据分配器用于完成数字系统中的这种功能。数据分配器 DEMUX)的功能与数据选择器的正好相反,数据选择器从几个输入中选择某个数据,而数据分配器是将一条输入线路上的数据分配到几条输出线路上。

用一个四向开关完成数据分配的过程如图 10 34 所示、输入数据通过开关分配到 W, X, Y或 Z输出 数据分配器通过电路完成这种功能,同时也可以将串行数据转换成并行数据 可以用 10 1 节中介绍的译码器连成数据分配器 事实上,本节介绍的两个集成芯片在数据表中也称为译码器,数据分配器




图 10.34 数据分配器分析

## 10.4.1 1-4线数据分配器

基本的1-4线数据分配器如图10.35所示,该数据分配器的逻辑图与基本译码器的逻辑图相同之处在于都有一个使能输入端,由此很容易看出为什么说译码器是一种多功能器件。译码器的使能输入端在数据分配器中用于数据输入。在深入了解这个问题之前,先来分析一下图10.35所示的数据分配器。




图 10.35 1-4 线数据分配器逻辑图

数据分配器的选择输入( $S_1S_0$ )用于选择哪个与门工作。当 $S_0=00$ 时、上方的与门工作、其他的与门都禁止、从而将输入数据( $D_1$ )分配到  $Y_0$ 输出,该门的输出表达式为  $Y_0=D_1AB_0$ 。输入数据为低电平时, $Y_0$ 输出也为低电平,输入数据为高电平时, $Y_0$ 也为高电平,即选择的数据真实值送到输出端。

### 74LS139

74LS139译码器/数据分配器的一半逻辑图如图 10.36所示,当数据从便能端输入时,它作为数据分配器使用。




图 10.36 74LS139, 1-4 线数据分配器逻辑图

电路工作过程如前所述,S % 00时,最上方的与非门工作,其他的与非门禁止  $D_i$  为低电平时,将其反相变为高电平后使与非门工作,与非门输出低电平,即数据真实值送到  $Y_0$  端,当  $D_i$  为高电平时,数据分配器不工作, $Y_0$  输出高电平

## 10.4.2 1-8线数据分配器

10 1 节讨论过 741S138 译码器 数据分配器,将它接成数据分配器的逻辑符号如图 10.37 所示。数据从某一低电平有效的使能端输入、利用选择输入(CBA)把数据分配到输出端,从而将  $G_2A$ 端输入的串行数据转换成并行数据




图 10.37 74LS138, 1 8 线数据分配器逻辑符号

数据选择及数据分配的例子如图 10.38 所示 假设要将数据选择器的输入数据传输到远处的控制中心,下面讨论一下数据选择的原因及数据分配过程。




图 10.38 数据选择,数据分配过程

选择输入(CBA)用于选择数据选择器输入端的数据,然后通过一条线路将其传送到数据分配器的GA端作为输入数据,再将这个数据分配到数据分配器的输出线路上,简而言之、输入端的并行数据转变成串行数据,经远距离传输,再转变成原始的并行数据。以上过程类似于PC机利用调制解调器进行数据转换从间传输数据的过程 数据传输过程如图 10 38(b)所示。74154译码器/数据分配器可将数据从工条线路分配到 16 条线路上,其电路工作过程与前面提到的其他数据分配器的作过程类似,这里不再详述

# 10.4 节复习题

- A 什么是数据分配?
- B 数据分配器可以将并行数据转换成串行数据
  - 山 対 (2) 错
- (译码器可以作为数据分配器使用
  - 1. 对 (2) 错
- D 图 10.37 中,  $G_2A=0$ , A=B=C=1 时, 译码器/数据分配器的输出是什么?

## 10.5 数值比较器

### 要点

- 1 叙述数值比较器的功能。
- 2 给出功能表及包括两个级联 4 位数值比较器的电路, 决定在给定输入条件下电路的输出。

数值(Magnitude)定义为一个集合中的数,该数与同一集合的另一个数进行比较。幸运的是数字电路中涉及的只有两个数,即0和1,因此数字系统中比较的是两个输入哪一个比较大,这个比较过程可以通过 MSI 组合逻辑电路(也称数值比较器)来完成。

要深入了解数值比较器的工作过程,最简单的办法就是比较两个数( $B_0$ 和 $A_0$ ),相应的电路是一个1位比较器,只用来比较下标为0的两个数、切记,2位数值比较器比较的是 $B_0$ 是 $B_0$ 和 $A_1A_0$ ,3位数值比较器比较的是 $B_0$ 是 $B_0$ 和 $A_2A_1A_0$ ,以此类推、数值比较器必须确定3种可能的大小情况,即A小于B(A<B),A等于B(A=B) 及A大于B(A>B),这种比较器有3个输出引脚。

1位数值比较器的功能表如表 10.14 所示,该比较器高电平输出有效。当  $B_0A_0=00$  且  $B_0A_0=11$  时,即  $A=B_{\rm sat}$  时、电路输出必须是高电平,其逻辑图如图 10.39 所示。

| 输入         |                | 輸出                   |                  |                      |  |  |  |  |
|------------|----------------|----------------------|------------------|----------------------|--|--|--|--|
| <b>B</b> ₀ | A <sub>o</sub> | A > B <sub>out</sub> | $A = B_{\infty}$ | A < B <sub>out</sub> |  |  |  |  |
| 0          | 0              | 0                    | I                | 0                    |  |  |  |  |
| 0          | 1              | 1                    | 0                | 0                    |  |  |  |  |
| 1          | 0              | 0                    | 0                | 1                    |  |  |  |  |
| 1          | 1              | 0                    | 1                | 0                    |  |  |  |  |

表 10.14 1 位数值比较器功能表




图 10 39 1 位数值比较器逻辑图

当 $A < B (B_0A_0)$ 时,图中上方的与门输出为高电平, $A > B (B_0A_0)$ 时,下方的与门输出为高电平,异或非门的输出表达式为 $A \oplus B$ ,即 $B_0A_0 + B_0A_0$ ,该式说明输入相同时异或非门的输出为高电平。回忆一下异或非门的简单逻辑:两个输入互补时输出为0、即输入相同时输出为高电平。

### 7485

该集成芯片有 16 个引脚,是一个4 位数值比较器,用来比较两个4 位二进制数或用二进制编码的十进制数。注意,4 位是指要比较的数的长度。

由图 10.40 所示的逻辑符号可以看出,当两个4位数作为输入时,有3个译码输出,即  $A > B_{out}$ .  $A = B_{out}$ 和  $A < B_{out}$ 。将几个 7485 的  $A > B_{in}$ , $A = B_{out}$ 和  $A < B_{in}$  三个输入端级联,可以增加要比较的数的位数,此时各 7485 的输入、输出引脚对应连接,以扩展电路,无需外部控制逻辑




图 10 40 4位数值比较器,7485逻辑符号

7485 这种 4 位数值比较器的功能表如表 10.15 所示。从表中可以看出,前 8 行相对而言都是自我 比较过程。让我们比较。下如下几个集合中的数:

|      | $B_3$ | $B_3$ | В, | $B_0$ | Ag | $A_2$ | Α, | $A_{c}$ |
|------|-------|-------|----|-------|----|-------|----|---------|
| 集合 1 |       |       | 0  | 0     | 0  | 1     |    |         |
| 集合 2 |       |       | 0  | 0     | 1  |       |    |         |
| 集合3  |       | 1     | C  | 0     | 1  | 1     | 0  | O       |

集合 1:集合 1 中 4、< B、从表中的第2行可以看出,4 < B的输出为高电平有效。见输出列),且 7485 其他的输出都无效

集合 2: 此时的输入为  $A_0 = B_0$ ,  $A_1 = B_0$ ,  $A_1 = B_0$ ,  $A_0 > B_0$ , 从表中的第4行可以看出、输入  $A_0 B_0$ 的值与结果无关、A > B输出有效

集合3:该集合中的数都相等,对应于表中的第9行到第13行,可见,此时必须考虑将输入进行级联。

|                           | 比较输入                          |             | 级联输入        |       | 輸出    |     |       |       |       |
|---------------------------|-------------------------------|-------------|-------------|-------|-------|-----|-------|-------|-------|
| $A_{i}$ $B_{i}$           | $A_2$ $B_2$                   | A B         | $A_0$ $B_0$ | A > B | A < B | A B | A > B | 4 < B | A - B |
| $A_3 > B_4$               | λ                             | X           | λ           | Х     | λ     | X.  | 1     | 0     | 0     |
| $A_1 < B_3$               | λ                             | X           | λ           | l x   | X     | X   | 0     | 1     | 0     |
| 1, B,                     | $A_{\downarrow} > B_{\gamma}$ | X           | λ           | X     | X     | X   | 1     | O     | 0     |
| $A_3 - B_3$               | $A_2 < B_2$                   | X           | X           | X     | X     | X   | 0     | 1     | O     |
| $A_3 - B_3$               | $A_2$ $B_2$                   | A > B       | χ           | X X   | X     | X   |       | O     | 0     |
| $A_3 = B_3$               | 4₂ - B,                       | A < B       | λ           | X.    | X     | X   | 0     | 1     | 0     |
| $A_{\gamma} = B_{\gamma}$ | $A_2 = B_2$                   | $A_1 - B_1$ | $A_0 > B_0$ | X X   | X     | X   | 1     | O     | 0     |
| $A_3 - B_3$               | $A_2 - B_2$                   | $A_1 = B_1$ | $A_0 < B_0$ | X     | X     | X   | 0     | 1     | 0     |
| $A_{\gamma} = B_{\gamma}$ | $A_2$ $B_2$                   | $A = B_1$   | $A_0 = B_0$ | 1     | 9     | 0   | 1     | 0     | 0     |
| $A_3 = B_3$               | $A_2$ $B_2$                   | A - B       | $A_0 = B_3$ | 0     |       | 0   | 0     | 1     | 0     |
| $A_3 = B_3$               | $A_2 - B_3$                   | A - B       | $A_0 = B_0$ | λ     | χ     | 1   | 0     | 0     | 1     |
| $A_3 - B_3$               | $A_2 = B_2$                   | 4 - B.      | $A_0 - B_0$ | 1     | l     | 0   | 0     | 0     | )     |
| $A_3 = B_3$               | $A_2 B_3$                     | A - B       | $A_0 = B_0$ | 0     | 0     | 0   | 1     | 1     | 0     |

表 10 15 7485, 4 位数值比较器功能表

从数据表中可以看出,7485数值比较器在处理最低有效位(LSB)时,输入A-B必须为高电平。当只用一个7485进行比较时,LSB的A>B和A<B级联输入与输入无关。总之,A=B输入必须为高电平,在表中第11行可以找到对应于集合3的输入条件,此时A=B输出有效。

8位数值比较器如图 10.41 所示、该电路中两个 7485 连在一起、从而将 4 位数值比较器扩展为 8 位数值比较器。低位比较器的 A=B 输入接 +5 V,输出端与相应的高位比较器级联输入端相连。

下面比较一下如下所示的两个8位数:

低位比较器的输入都相等,且 A = B输入为高电平,如图 10.41 所示,此时输出  $A = B_{out}$  为高电平, $A > B_{out}$  为低电平,且  $A < B_{out}$  为低电平。




图 10.41 由 7485 构成的 8 位数值比较器

高位比较器进行如下比较:  $A_4 > B_4$ ,  $A_5 = B_5$ ,  $A_6 = B_6$ , 且  $A_7 = B_7$  上注意,必须找到高小输入的位数  $A_7 = A_4$  和  $B_7 = B_4$  所对应的  $A_7 = A_6$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和  $A_7 = A_7$  和

下面的例子可以走进一步说明级联输入的重要性

村于低位比较器,  $4_0=B_0$ .  $4>B_1$ ,  $A_2=B_2$ , 目  $4_3>B_3$ , 因为  $A_4>B$ , 比较结果  $4>B_3=A_4>B_3$ , 因为  $A_4>B_3$ , 比较结果  $A>B_3=A_4>B_3$ ,  $A_4>B_3$ , 比较结果  $A>B_3=A_4>B_3$ ,  $A_4>B_3$ 
高位比较器的  $4 \pi B$ 输入都相等,且级联输入A > B为高电平,从表中可以看出 4 > B。为高电平,从表中最后一行可以看到,如果所有的级联输入都为低电平,电路输出 4 - B为有效的低电平

## 10.5 节复习题

- A. 数值比较器的功能是什么?
- B. 数值比较器集成芯片的典型输出是什么、它们的有效输出是什么。
- L. 在图 10.40 中、当

时,给出7485的三个输出电平。

D. 存图 10.40 中、当

时,给出7485的三个输出电平。

E 在图 10.40 中、当

# 阶段性小结(10.3节~10.5节)

这一节进述了数字电路中几个重要的工作过程,数据选择、数据分配及数值比较

数据选择器在数字电路中用来选择数据,其工作过程可看成是分时共享的 数据选择器也常用于将并行数据转换成串行数据。

数据选择器集成芯片可以将2线、4线、8线和16线转换成1线输出、它们都是选择一条线路上的输入数据送到选择的输出端,除了选择和数据输入端外,一般都有一个使能输入端 使能输入端可以将数据选择器集成芯片进行级联而无需另外的控制电路

数字信号的数据分配过程与数据选择过程正好相反 数据分配器是将一条单独的输入线路上的数据分配到几条输出线路上,数据分配器可以将串行数据转换成并行数据

没有专门的数据分配器芯片,而译码器集成芯片可以对信号进行数据分配,这是通过将串行数据送到译码器的使能输入端来完成的

数值比较器用于比较。进制数,确定其值是否相等。如果不相等,比较器可以区分出哪个更大 7485 这种4位数值比较器用于比较4位。进制数或 BCD数,此时的千位。进制数称为 个字。 多个 7485 可以级联,从而增加要比较的字的字长 许多计算机程序是用命令编写的,当比较的值相等, A > B或 A < B时,程序就会跳转到相应的人口地址。

## 阶段性练习 (10.3节~10.5节)

参照制造商数据表回答下列各题。

- 1. 数据选择器用于
  - a 选择数据
  - b. 分配数据
  - c. 对应每个输入产生一个不同的码/数
  - d. 通过一个输出表示选择的码/数
- 2 数据分配器用于
  - a. 选择数据
  - b. 分配数据
  - c. 对应每个输入产生一个不同的码/数
  - d. 通过一个输出表示选择的码/数
- 3. 下面哪种数字电路可以将串行数据转换为并行数据?
  - a. 译码器
- c数据选择器
- b. 编码器
- d. 数据分配器
- 4. 确定图 10.42 所示电路为\_\_\_\_\_。
  - a. 双 4-1 线数据选择器
  - b. 四 2-1 线数据选择器
  - c. 双 4-1 线数据分配器

d 四2 1 线数据分配器

- 5 图 10.42 听小电路中, 6.0, A/B=1, 所有的 A输入数据都为 1, 所有的 B输入数据都为 0时, 电路的输出是什么
  - a 11 21 31 41 0

  - c 17 21 0, 31 41-1
  - $a \cdot 1Y = 2Y = 1$ , 3Y = 4Y = 0
- 6 图 10.42 听示电路中、6-1, 4B-0, 所有的 4输入数据都为 1, 所有的 B输入数据都为 0时, 电路的输出是什么
  - a 11 2Y 31 41 0
  - b. 11 = 21 = 31 41
  - c = 1Y 2Y = 0, 3Y = 4Y = 1
  - d 1Y 2Y 1, 3Y 4Y = 0




图 10 42

7 图 1043 所示双4-1线数据选择器中,1G = 2G = 0、 $S_1 = S_0 = 1$ , $1C_0 = 1$  记, $1C_0 = 0$ , $2C_1 \sim 2C_0 = 1$  时,电路的输出是什么?

- a. 1Y = 2Y 1
- b 1Y 2Y = 0
- e. 1Y 0, 2Y 1
- d 1Y = 1, 2Y = 0





图 10.43

- 8. 图 10.43 所示双 4-1 线数据选择器中,1C-2C-0, $S_1-0$ , $S_0-1$ , $1C_0-1C_0-0101$ , $2C_0-2C_0=1010$  时,电路的输出是什么?
  - a. 1Y = 2Y = 1
  - b. 1Y 2Y = 0
  - c. 1Y = 0, 2Y = 1
  - d. 1Y = 1, 2Y = 0
- 9. 图 10.44 中, G=0, C-B-A-1, D<sub>7</sub>-D<sub>0</sub> 10100011 时, 74151 的输出是什么?
  - a. Y = 0, W = 0
- c. Y 1, W-0
- b. Y = 0, W = 1
- d. Y = 1, W = 1
- 10. 图 10.44 中, G=1, C=B=A=0,  $D_7\sim D_0=10100011$  时, 74151 的输出是什么?
  - a. Y = 0, W = 0
- c. Y 1, W 0
- b. Y = 0, W = 1
- d. Y = 1, W = 1



- 11 图 10.45 中, 74LS138 接成\_\_\_\_\_\_\_
  - a. 译码器
- c 数据选择器
- b. 编码器
- d. 数据分配器




图 10 45

- 12 图 10 45 中, 74LS138 习用于\_\_\_\_
  - a. 将串行数据转换为并行数据
  - b. 将并行数据转换为串行数据
- 13 在图 10.46 中、当

| _ | B <sub>3</sub> | B <sub>2</sub> | В, | <i>B</i> <sub>0</sub> | $A_3$ | $A_2$ | $A_1$ | $A_0$ | $A > B_{ln}$ | A < B <sub>a</sub> | A B <sub>in</sub> |
|---|----------------|----------------|----|-----------------------|-------|-------|-------|-------|--------------|--------------------|-------------------|
|   | 1              | 0              | 0  | 0                     | 0     | 1     | 0     | 0     | X            | X                  | <u> </u>          |

时,给出7485数值比较器的输出。

a. 
$$A > B_{\text{out}} = 1$$
,  $A < B_{\text{out}} = 1$ ,  $A - B_{\text{out}} - 1$ 

b. 
$$A > B_{\text{out}} = 0$$
,  $A < B_{\text{out}} = 0$ ,  $A = B_{\text{out}} = 1$ 

$${\rm c.}~A>B_{\rm out}=1\,,~A< B_{\rm out}-0\,,~A=B_{\rm out}=0$$

d. 
$$A > B_{\text{out}} = 0$$
,  $A < B_{\text{out}} = 1$ ,  $A = B_{\text{out}} = 0$ 




图 10 46

### .4. 在图 10 46 中, 当

时,给出7485数值比较器的输出。

a. 
$$A > B_{\text{out}} = 1$$
,  $A < B_{\text{out}} = 1$ ,  $A = B_{\text{out}} = 1$ 

b. 
$$A > B_{out} - 0$$
,  $A < B_{out} = 0$ ,  $A = B_{out} = 1$ 

c. 
$$A > B_{out} = 1$$
,  $A < B_{out} = 0$ ,  $A - B_{out} = 0$ 

d. 
$$A > B_{out} = 0$$
,  $A < B_{out} = 1$ ,  $A = B_{out} = 0$ 

15. 在图 10.46 中, 当

时,给出7485数值比较器的输出

a 
$$A > B_{\text{out}} = 1$$
,  $A < B_{\text{out}} = 1$ ,  $A = B_{\text{out}} = 1$ 

b 
$$A > B_{\text{max}} = 0$$
,  $A < B_{\text{max}} = 0$ ,  $A = B_{\text{max}} = 1$ 

$$c \mid A > B_{out} = 1$$
,  $A < B_{out} = 0$ ,  $A \mid B_{out} = 0$ 

d. 
$$A > B_{\text{nut}} = 0$$
,  $A < B_{\text{nut}} = 1$ ,  $A = B_{\text{nut}} = 0$ 

# 10.6 应用及故障诊断

### 惠点

- 1. 쁴出包括译码器、编码器、数据选择器、数据分配器和/或数值比较器的电路, 决定电路输出
- 2. 说明以上各种电路的主要作用或应用
- 3. 给出包括 MSI 集成芯片的有缺陷电路的故障诊断结果、确定其可能的故障
- 4. 给出包括 MSI 集成芯片的电路的故障,确定最可能的现象。

本节的目的不是讲授计算机工作原理或计算机术语 前面提到的各种电路都是数字系统中的 些实际电路、本节的重点是了解 MIS电路能完成什么操作, 与它们相连的电路有故障时会发生什么 现象 这里提到的术语是 般的计算机术语, 但本节的要点不是有关术语而是电路的工作过程

大多数MSI集成芯片的故障诊断相对来说很容易,在正常供电时它们能正常工作,否则就会出现故障 当有故障出现时,首先要考虑的是断开负载,以保证负载不是故障源。我们的目的是要确定电路中有故障的芯片,因此,为了得到更接近于实际情况的故障诊断结果,需将集成芯片与电路的应用结合起来。另外,故障诊断最重要的是知道电路在正常控制时是怎样工作的。一旦找到了集成芯片的问题,就可以根据前面给出的故障信息判断该集成芯片的故障了。

# 10.6.1 地址译码器

首先讨论的是 3.10 节中提到的只读存储器 (ROM), 55 节也讨论了ROM的地址译码过程, 其译码电路是由逻辑门构成的, 将图 10.4(a)所示的 74LS138译码器逻辑图 与图 5.36 所示的译码器电路相比较可以看出, 它实际上就是 74LS138 译码器。用 74LS138 的逻辑符号 出的 ROM 地址译码器如图 10.47 所示,由该图可以很快回想起地址译码器的工作过程,需要时可参阅第 5 章

在图 10.47 中,74LS138 译码器有两个低电平有效的使能输入端( $G_2A$  和  $G_2B$ ),地址位  $A_{19}$  到  $A_{16}$  必须是高电平,以保证与非门在 $G_2A$ 端输出一个低电平。与非门输出的低电平也称为ROM页(ROMPG) 信号,该信号用于在读存储操作中选择 ROM 中的页存储,微处理器的读存储(MEMR)信号在读存储操作中必须为低电平才能使 74LS138 译码器 L 作。注意,译码器的使能输入(C)为高电平有效。

译码器的输出为低电平时选中某一 ROM 芯片,这取决于译码器的输入端 CBA 所连的地址位  $A_{15}$ ,  $A_{.4}$  和  $A_{.3}$  的电平。如果  $A_{15}$  = 0,  $A_{.4}$  = 1,  $A_{.3}$  = 1, 则输出  $Y_5$  为低电平有效,该低电平送到第 2 个 ROM 芯片的片选端 (  $\overline{CS}$  )、使该芯片  $\overline{L}$  作。

收发器的数据传输方向由ROMPG和MEMR信号控制,第5章曾简要介绍过收发器,它是一个发送/接收器,其数据可以向一个方向或相反方向变动。从图10.47中可以看出,当微处理器从ROM芯片读数据时,其数据必须从左到右。或门#1的MEMR和ROMPG信号有效时,ROM地址选择信

号 ROM ADDRSEL)有效(高电平),该信号使或门#3禁止,收发器的DIR 脚为低电平,从而允许微处理器从ROM 中责収数据

图 10 47 所示的 ROM 地址译码器是 8088 微处理器系统中的一部分,系统的存储器的页设置如表 10 16 所示、基于 8088 微处理器的计算机的存储单元有 64 K 页




图 10 47 ROM 地址译码电路

| A <sub>19</sub> | A₁ <sub>8</sub> | A <sub>17</sub> | A <sub>18</sub> |                      |
|-----------------|-----------------|-----------------|-----------------|----------------------|
| 0               | 0               | 0               | Ö               | 页 0 - RAM            |
| 0               | 0               | 0               | 1               | 質 1 → RAM            |
| 0               | 0               |                 | 0               | 页 2 <del>-</del> RAM |
| ð               | 0               | 1               | 1               | 页 3 = RAM            |
| ŋ               | 1               | 0               | 0               | 页 4 = RAM            |
| 0               | 1               | 0               | 1               | 页 5 RAW              |
| )               | 1               | l               | 0               | 页 6 = RAM            |
| )               | 1               | 1               | 1               | 页7-RAW               |
| 1               | 0               | 0               | 0               | 英 8 RAM              |
| l               | 0               | 0               | 1               | 页 9 RAW              |
| 1               | 0               | 1               | 0               | 页 A - 保留 未用          |
| l               | 0               | 1               | 1               | Ø В − VIDEO/GRAPHICS |
| ]               | 1               | 0               | 0               | 页 C = 保留未用           |
| 1               | 1               | 0               | 1               | 页 D = 保留未用           |
| 1               | ı               | 1               | 0               | 页 E ROM BASIC        |
| 1               | 1               | 1               | 1               | 页 F ROM              |

表 10 16 8088 系统页设置

该系统有16页存储单元可寻址,这16页存储单元相当于总的存储容量,即1048576个存储单元,每个存储芯片的存储单元包括一个8位数据。

表 10.16 听示的页设置说明系统有 20 个地址位、 $A_{9}$ ~ $A_{16}$  为页地址,只有当  $A_{19}$ ~ $A_{.6}$  = 1111 时,才会寻址到 ROM 芯片、该页为 F 页、注意,0~E 页有其他用途。ROM 地址划分如下:

地址用。进制和十六进制表示、其中最高的4位必须考虑、其余的地址包与输入无关。我们可以看出、前4位是选择 ROM 页的。在图 10 47 中,当页地址为 F时,MEMR = 0 时,就选中了6个 ROM 芯片的某一个。地址位 4 、 4、和 4 决定选中的是 6 个 ROM 芯片中的哪一个,地址位 4 、 4、和 4 决定选中的是 6 个 ROM 芯片中的哪一个,地址 (7.4) 从选中的 ROM 芯片中读収某一確定的存储单元的数据。从 ROM 中读取的数据提供电源初始化信息、从而为系统正常工作配置并初始化支持芯片,这个初始化过程称为启动

在图 10.47中,74LS138译码器的  $G_{*}A$  引脚或  $G_{*}B$  引脚内部断开时会出现什么现象呢? 此时译门器不工作,74LS138 的输出小步无效,从而在自动时无法选择 ROM 芯片,有系统要从 ROM 中接収初始化指令,因此系统无法初始化、此时系统处于死机状态。如果译码器有故障或 +5 V 没有订 6 或 1 引脚相连,系统就会里现同样现象

如果和与非门相连的A<sub>6</sub>输入端断开,又会出现什么现象呢?这个悬小端相当于高电平送到与非门的ROMPG端,它不影响正常启动时ROM芯片的选择。总之、要在读操作时 寻址RAM的第7页(表10.16 中页地址为0111),此时ROM的译码器电路将该输入地址数据翻译成ROM数据申请指令、结果是ROM和RAM数据同时应用于系统数据总线、这种总线问题称为系统性事故

如果收发器的 DIR 输入引脚断开会有什么结果呢? 在 ROM 读操作和 I/O 读操作中,DIR 引脚为低电平,创证引脚不是低电平,微处理器就不能读取数据,因此系统就无法初始化,造成死机

可编程地址译码器如图10.48所示,该电路由两片74854仿数值比较器组成,用户可以通过DIP 开关对某一片进行编址。该电路可为计算机的输入/输出。I/O)口地址进行译码

在图 10.48 所示电路中,只有当微处理器的地址是  $BO_{16}$ 时、才能使某一片 7485 工作。低位比较器的  $A=B_{nn}$ 输入端接高电平、该集成芯片将微处理器地址的低 4 位字节与 DIP 开关的低四位相比较 如果低四位地址字节为  $0000_{12}$ ,比较器的输出为  $A=B_{out}=1$ (见表 10.15 , $A>B_{out}$  和  $A<B_{out}$  输出未使用。如果微处理器的高 4 位地址字节为  $1011_{2}$ ,对 10 的十六进制数为 10 的 10 的 10 出也为 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10 的 10

微处理器给I/O口编址时,高位比较器的输出与输入/输出存储信号(IO/M)进行与非运算,产生一个低电平有效的选择信号(SEL), SEL信号必须与微处理器的READ(RD)和WRITE(WR)信号进行或运算,产生相应的I/O读(IOR)或I/O写(IOW)命令。微处理器处于读周期时IOR为低电平

我们再来回顾一下以上操作。微处理器将 地址放在地址总线上,并发出读操作指令、地址对 应于某一特定的I/O口,该口地址可以通过DIP开关设置,设置的口地址通过7485集成芯片与微处 理器的地址相比较,两个地址相同时,高位比较器的  $A=B_{out}$ 信号为高电平,利用组合逻辑电路通过启动IOR指示进行读操作。

该电路的设计比我们想像得简单,其故障诊断也很直接。如果微处理器的地址与DIP开关设置的口地址相同,两片 7485 的输出  $A \sim B_{out}$  都是高电平。如果与非门的  $A = B_{out}$  输入是断开的,那么在 I/O 读或写操作中 SEL 信号将变为低电平

当地址不相同时也是如此。如果或门的输入中也有断开的,或门将禁上,其输出无效。




图 10 48 可编程地址译码器电路

### 10.6.2 显示译码器

图 10.49 所示电路包括一个模 1000 计数器(最大的数是 999),每个模 10 计数器的数通过 7446 BCD-7 段码译码器/驱动器进行译码,7446 可将 BCD 数转换成7 段码,用于驱动阳极为公共端的7 段码显示器

这里用到了前导零消除,以清除多位数字显示时的前导零,为此连上了脉动消隐信号,如图 10.49 所示 注意,MSD 译码器/驱动器的 RBI 接地,且LT 与高电平相连、当MSD 计数器的输出为 0000<sub>(BCD)</sub>时,MSD 显示器所有的数码管都熄灭,RBO 为低电平,图中 3 个数字显示为 55,MSD 的 7 段码显示全熄灭




图 10.49 计数器显示电路

如果计数器的输出为005 (0000 0000 0101<sub>(BCD)</sub>),需消除两个前导零,可以通过将 MSD 译码器的 RBO 与下 级数字译码器的 RBI 相连进行脉动消隐。记住,只有当 MSD 译码器的计数为 0000<sub>(BCD)</sub>,时,其 RBO 才变为低电平。

7段码显示中的前导零消除问题可以通过连接脉动消隐信号来解决,如图所示,RBO与下一级数字译码器/驱动器的 RBI 相连,以此类推直到 LSD。

口数点的故障诊断在第7章中详细讨论过 对图10.49所示电路进行故障诊断时,最容易查到的。题与操作按时序进行有关、ISD计数器的Q,输出与高位数字计数器的时钟相连、这一级的Q,输出人。MSD。计数器的时钟相连 如果计数器出现不计数或计数错误的故障,则将7446与相应的计数器两升,以保证译码器不可规问题 也可以为相应的计数器提供「确的时钟输入、要常记着检查1 和接地端 如果显示器没有数字显示(全灭),自识灯的测试输入LT为低电平,此时可以检测显示器中所有的数码管

如果驱动产码器的计数器计数正常,而且数码管显示单元也正常,可以检测一下产码器的输出。产品器输出有效的低电平信号,从而使阳极为公共端的7段码显示器正常发光,因此,可以利用计数器进行专门的计数,再决定哪一个译码器的输出有效。例如,给计数器加上一个逻辑探针,直到环疑有故障的译码器的输出为 $0111_{180}$ ,为止。a,b和c这3段数码管发光,其余各段均熄灭,译码器的输出为a=b=c=0和d。e f g=1。需要时可替换这个可能有问题的译码器

图 10.49 所示电路不能正常工作时会发生什么现象呢。对于LSD 7 按码显示器、可以观察到的结果和所希望的结果如图 10 50 所示。其他两个 7 段码显示器都能正常工作,那么引起错误显示可能的原因是什么呢。




图 10.50 计数器显示电路的故障显示

首先可以看到,在图 10 50 中, 1, 4, 5, 6, 7, 8 和 9 几个数字正常显示,数字 0 说明 f 段熄灭(应该发光)且 g 段发光(应该熄灭)。这个现象说明译码器的 f 和 g 输出,或 7 段码显示器的 f 和 g 输入反相了,2 和 3 的错误显示证明了这一点

## 10.6.3 逻辑功能产生器

第4章学习的真值表和逻辑功能知识有助于分析图10.51(a)所示的逻辑功能产生器。图10.51(b)所示真值表的逻辑功能表达式为 ABC + ABC + ABC , 实现这个表达式的电路应具备积之和 SOP ) 结构 数据选择器可以实现 SOP 表达式的计算,因为数据选择器实际上就是一个SOP电路 74151数据选择器的数据输入端与高电平或低电平相连,这取决于真值表中 Y输出对应的输入。因为 D<sub>3</sub> , D<sub>3</sub> 和 D<sub>6</sub> 输入端都与高电平相连,所以当选择输入 CBA = 011 , 101 或 110时,数据选择器的输出只能为高电平,其他输入码选择的输入端都与低电平相连。




图 10.51 逻辑功能产生器 ABC + ABC + ABC

下面写出图 10.52(a)所示电路的输出表达式。注意、图 10.52(b)所示真值表的选择输入条件是使输出为高电平、此时条件为 ABC、ABC和 ABC、因此电路在 Y输出端产生 ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC




图 10.52 逻辑功能产生器 ABC + ABC + ABC

虽然 Y输出表达式 ABC + ABC + ABC 可以简化为 AB + AC,但仍需要两个二输入与门,两个非门和一个二输入或门(共 3 个集成芯片)。如果只用与非门来实现该逻辑功能、需要 5 个二输入与非门(共两个集成芯片 ,因此用一个数据选择器芯片更有利于实现该电路。

图 10.51 和图 10.52 所示电路可以产生 3 个变量的逻辑功能,这 3 个变量就是选择输入的数据。在电路设计中,只需根据各自的真值表将数据选择器的数据输入端接为低电平或高电平即可

74.51数据选择器但可以连接成具有4个输入变量功能的电路,该电路如图1).53(a)所示,可实现图 10.53(b 所示,真值表的功能,其表达式为 ABCD+ ABCD+ ABCD+ ABCD 输入 DCB 1的 MSB 与数据选择器的 D。和 D. 相连、输入端 CB 1 将 引选择的数据送到 Y 端输 中,过程如前所述

从真值表中可以看出,在16种输入组合码中,CB1的输入从000到111两次循环。在第一个循环中、MSB 始终为低电平,在第二个循环中、MSB 为高电平,下面对图 10 53 所示电路的操作过程进行深入分析。




图 10.53 逻辑功能产生器 ABCD + ABCD + ABCD + ABCD

### 深入分析操作过程

DCBA 0000 因为 D。接高电平, 所以 Y 为高电平

DCBA 0001和1010 D和D,都接低电平,所以Y为低电平

DCBA 0011 D. 接选择输入 D. D为低电平、所以 Y 也为低电平

DCBA = 0100~0110 D., D. 和 D. 都接低电平, 所以 Y 为低电平

DCBA = 0111 D. 接选择输入 D. D 为低电平、所以 Y 也为低电平

注意、在以上輸入循环中、CBA在循环结束时是000、此时 D 输入变为高电平

DCBA 1000 因为 D 接高电平, 所以 Y 为高电平。

DCBA - 1001 和 1010 D1 和 D2 都接低电平,所以 Y 为低电平。

DCBA-1011 D 接选择输入 D, D为高电平, 所以 Y也为高电平

DCBA-1100~1110 D., D.和 D. 都接低电平, 所以 Y 为低电平、

DCBA-1111 D.接选择输入D、D为高电平、所以Y也为高电平

下面简单说明一下利用74151 数据选择器实现4个变量的逻辑功能的例子。首先,我们来看电路是怎样设计的、分析的关键是比较开始的循环中D为低电平 $(0000 \sim 0111)$ 和第二个循环中D为高电平 $(1000 \sim 1111)$ 时 CBA 的数据。

### 设计/实现规则

下面的规则针对图 10 54 所示的电路。




图 10 54 逻辑功能产生器 ABCD + ABCD + ABCD + ABCD + ABCD

规则 1: 在 CBA 的两个循环过程中、要想使 Y 输出为低电平,将所选择的数据输入端接逻辑(输入为 0001 1001, 0100/1100, 0101 .101 和 0110 111(时,输出为所希望的低电平 CBA 输入控制所选择的输入数据,所以 CBA 输入都用下划线标出,从电路中可以看出 D ,D 和 D 和 D 都与地相连,正如规则 1 所达

规则 2: 在 CBA的两个循环过程中、要想使 Y输出为高电平、将所选择的数据输入瑞接逻辑 T 该电路不具备规则 2的条件、但从前面的图  $TD_0$   $TD_0$  电平正如规则 2所述

规则3:在 CBA的两个循环过程中、要想使 Y输出不同,且希望 Y输出电平与 D的电 P相同, 则将 D 与选择数据输入嘱相连

CBA 为 0011 1011 和 0111/1111 时正好符合该规则。对于 0011, Y输出为低电平,对于 1011, Y输出为高电平 可见这两个数的输出电平不同,且输出电平正好等于D输入的电平,对于 0111/1111 同样如此

规则 4:在 CBA的两个循环过程中,要想使 Y输出不同,且希望 Y输出电平与 D的补码 (D)相同,则将 D的补码瑞与所选择的数据输入端相连

CBA 为0000, 1000 和0010/1010 时正好符合该规则。对于0000, Y输出为高电平,对于1000, Y输出为低电平。可见这两个数的输出电平不同,且输出电平正好等于D输入的补码。注意、图 10.54(a) 中D 与 $D_0$  和  $D_2$  相连。

该电路的逻辑功能表达式为: ABCD+ABCD+ABCD+ABCD。该表达式可以简化,但使用数据选择器和一个非门是最简单的实现电路

## 10.6.4 数据转换

数据转换电路如图 10.55 所示。通过 74151 数据选择器,并行输入数据( $I_{n}\sim I_{1}$ )可以转换为串行数据,串行数据可以再以串行的方式传输到 74LS138、74LS138 可以进行数据分配,再转换成原始的并行数据、该并行数据送到电路的输出端( $O_{0}\sim O_{1}$ ) 从图 10.55 可以看出, $63_{16}$  传输到数据分

配點,该数据01100011。D~D。以串行的方式从数据选择器传输到数据分配器 7493计数器接成模8,数器,使数据选择器的传输和数据分配器的接收同步进行。




图 10.55 数据转换电路

亥电路的故障诊断可以 步步进行 如果输出端没有数据,先看看输入端,保证输入端有数据;然言、再看看数据选择器的选择输入端,保证这时输入端有数据 可以用逻辑探针检测CBA输入、保证有信号加到CBA 如果CBA没有信号加入,再按第7章介绍的方法检测计数器的故障,如果选择输入端有信号,说明计数器上作正常,这时检测 下数据选择器的输出 用逻辑探针只能检测数据选择器的输出是否有信号,这时可以用示波器观察Y输出端的串行数据 如果数据选择器的输出端没有信号,检测 下集成芯片的 1/10、地和使能端的电压值是否合适 如果这些都正常,断开负载之后再检查数据选择器的输出端,如果输出端仍然没有信号,就换 片数据选择器

如果数据选择器的Y输出端有信号,检测数据分配器的 $G_2A_1$ 脚的输入数据。如果信号正常、 检测选择输入端。记住,在换数据分配器之前。定要检测 $G_1$ ,  $G_2B_3$ ,  $G_3$ , 和地输电平

本节内容在本章小结中总结。本章最后有关故障诊断的习题可以扩展这方面的知识、而且可以 帮助我们更好地理解电路的工作过程

# 本章小结

本章介绍了几种中规模集成电路,其他中规模集成电路在本书其他相应章节介绍

本章介绍的一些译码器用于检测码或数,激励相应的输出,表明输入码或数是什么,这种电路 常称为 1/n 译码器,

另外一种译码器是将二进制码或数转换成另外形式的数,这种代码转换器最主要的例子是BCD-7段码译码器。这种译码器是将输入端的某一BCD码转换成7段码,以使7段码显示器正常发光

有两种基本的7段码显示器: 阳极为公共端的和阴极为公共端的,每一种都需要相应的译码器。许多译码器具有一些特殊功能,比如使用消隐和前导零消除来提高显示效果,也常用白炽灯测试输入进行故障诊断。

編码器与译码器的功能正好相反。编码器用于检测一个有效的输入端数,并将它转换成二进制码或数输出。当同时不止一个输入有效时,优先编码器只响应最高级的输入数据,这种功能允许优先输入。当同时有两个输入有效时,非优先级编码器所产生的输出无效。

数据选择器(MUX)用于扩展电路的数据输入点,将2线、4线、8线或16线输入选择的输入数据达到一个输出端输出一数据选择器常同于将并行数据转换成串行数据,该过程也可称为分时共享、从这个意义主来说,多路输入通过分时共享变成单路输出

数据分配器 DEMUX ) 与数据选择器的功能正好相反 数据选择器是从输入中选择数据,所数据分配器是将一个输入端的数据分配到几个输出端

译码器可作为数据分配器使用,此时可将它的其中一个使能输入端作为数据输入端,数据分配器电路可将串行数据转换成并行数据

大多数的译码器 编码器和数据选择器集成芯片都有使能输入端,这些引脚可将集成芯片与控制电路级联 通过级联可以扩展电路、以处理较大的三进制数。


数值比较器用于确定两个输入值哪个大,这些集成芯片都有3个输出端: 1>B, 1 B和A<B 7485集成芯片是一个4位数值比较器,用来比较两个4位二进制数或BCD数 可将多个数值比较器级联、用于比较较大的一进制数

## 习题


参照制造商数据表回答下列各题

### 10.1节


- 1. 译码器的目的是什么?
- 2. 图 10.56 中, 1G 1, 2G 0, 1A 0, 1B = 0, 2A 1, 2B 0 时, 74LS139 的 **)** 输出电平 是什么?




3. 图 10.57 中, G₁ 0, G₂A = 0, G₂B = 0, CBA ≈ 000 时, 74LS138 译码器的 Y输出电平是什么?



- 4. 图 1057 中, C=1, G24-0, GB-0, GB1=011时, 74IS138译码器的 Y输出电平是什么?
- 5 图 10 58 中, 当 DCBA 0101 时,哪一个译码器有效>
- 6 图 10 58 中, 当 DCB4 = 1100 时, 哪一个 LED 发光?




- 图 10.58
- 7. 译码器的输入为00000~111112时,有多少个输出?
- 8. 低电平输出有效的 BCD-7 段码译码器用于驱动\_\_\_\_\_公共端的7段码显示器
- 9 图 10 59 中, LT=0, BI/RBO = 1, DCBA = 0000 时, 7 段码显示器显示 。
- 10. 图 10.59 中, LT-1、BI/RBO 0, RBI 0, DCBA 0000时, 7段码显示器显示
- 11. 只用 74LS138 集成芯片实现 1/24 译码器。
- 12. 习题 11 中, 当输入为 EDCBA 10111 时, 译码器的哪个输出端有效?
- CT 13. 画出图 10.60 所示电路的  $Y_0$  输出。画出对应于选择输入波形(ABC)的输出。
- CT 14. 画出图 10.60 所示电路对应于选择输入波形(ABC)的 Y,输出。



### 10.2 节

- 15 编码器的目的是什么?
- 16. 图 10.61 中, $I_3 = I_2 = 1$ 、 $I_1 = I_0 = 0$ 时,编码器的输出是什么?
- 17 在优先编码器中, 不只一个输入端有效时, 响应哪一个输入?
- 18. 图 10.62中,当6-2=0 旦其他的输入端都为高电平时,74147 优先编码器的输出是什么?
- 19 图 10.62 中, 当所有的输入端都无效时,编码器的输出是什么?
- 20. 图 10.63 所示电路中,当A输入有效,其他的输入端都无效时, $A,\sim A_0$  的输出电平是什么?



- CT 21 图 10.63 所小电路中, 当 2 和 6 输入有效、其他的输入都无效时、A<sub>3</sub>~A<sub>6</sub>的输出电平是什么?说明理由。
- (T 22. 图 10.63 所示电路中、当 7 和 4 输入有效,其他的输入都无效时, $A_1 \sim A_0$  的输出电平是什么"说明理由。





图 10.63

### 103节

- 23. 数字系统中、数据选择器的功能是什么?
- 24. 图 10.64 中、 " 选择输入 5. 5. 0011 时,哪一个数据选择器 L作?
- 25 图 10.64 中,数据输入如图所示,当选择输入 S<sub>3</sub> S<sub>6</sub> = 0011 时,电路的输出电平是什么?
- 26 图 10.64 中,数据输入如图标示,当选择输入 5.5% 1101 时,电路的输出电平是什么?



- 27. 图 10.65 所示电路是一个 \_\_\_。
- 28 图 10.65 所示电路中, 当 G=0, CBA=100,  $D_7\sim D_4=1$ ,  $D_3\sim D_0=0$ 时, Y输出是什么?
- CT 29. 画出对应于图 10 66 的输入波形的 Y输出。
- CT s30. 画出对应于图 10.67 的 74151 数据选择器的输入波形 (ABC) 的 Y和 W输出。

### 10.4 节

- 31. 在数字系统中,数据分配器的功能是什么?
- 32. 数据与译码器的使能输入端相连时,它是 \_\_\_\_\_。
- 33.图 10.68 所示电路中,选择输入按 00~11 循环时,每个输出端数据是什么?





图 10.65



10.5节

35. 图 10.69 所示电路中、当

$$\frac{B_7 \ B_6 \ B_5 \ B_4 \ B_3 \ B_2 \ B_1 \ B_0}{1 \ 1 \ 1 \ 1 \ 1 \ 0 \ 0} \ \frac{A_7 \ A_6 \ A_5 \ A_4 \ A_3 \ A_2 \ A_1 \ A_0}{1 \ 1 \ 1 \ 1 \ 0 \ 1}$$

时,给出低位比较器三个输出的逻辑电平。

36. 图 10.69 所示电路中, 当

时,给出高位比较器三个输出的逻辑电平。




图 10.68




图 1069

#### 10.6节

37. 图 10.70 所示电路中、要使 74LS138 译码器 L作、输入信号的条件是什么°

38 图 10.70 所示电路中、要使 ROM ADDRSEL 信号有效、其电平是什么?

CT 39. 图 10.70 所示电路中, 当MEMR≈ 1,


 A<sub>18</sub> A<sub>18</sub> A<sub>17</sub> A<sub>18</sub> A<sub>18</sub> A<sub>15</sub> A<sub>14</sub> A<sub>13</sub> A<sub>12</sub> A<sub>11</sub> A<sub>10</sub> A<sub>9</sub> A<sub>8</sub> A<sub>7</sub> A<sub>6</sub> A<sub>8</sub> A<sub>4</sub> A<sub>3</sub> A<sub>2</sub> A<sub>1</sub> A<sub>0</sub>

 1
 1
 1
 0
 0
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X
 X

CI 40 图 10.70 所示电路中, 当 MEMR = 0,

CT 41 图 10.70 所示电路中, 当 MEMR=0,

- CT 42 图 10.70 所示电路中,74LS138 译码器的 A 输入变为低电平时,会有什么结果。
  - 43 图 10 70 所示电路中,在读 ROM 操作期间,数据的传输方向是什么?
- CT 44 图 10.71 所示电路中, LSD 7 段码译码器观察到的和希望的结果如图所示, 电路最可能的 故障是什么?



# 第11章 接口和数据转换

# 重要术语

Analog to Digital Conversion 模数转换

Analog to-Digital Converter ADC 模数转换器

Buffer 缓冲器

Bus Contention 总线争用

Bus Transceiver 总线收发器

CMOS Technology CMOS 技术

Current Sinking 电流供出

Current Sourcing 电流灌入

Differential Nonlineanty 微分非线性

Digita、to Analog Conversion 数模转换

Digital-to: Analog Converter(DAC)

数模转换器

Drive Gate 驱动门

Fan-In 扇入

Fan-Out 扇出

Flash ADC 闪速 ADC

High Impedance(Hi-Z) State 高阻(Hi-Z)态

Interface 接口

Load 负载

Load Cate 负载门

Monotonic 单调

Open Collector Output 集电极开路输出

Resolution 分辨率

R-2R Ladder R-2R 梯 6 电阻

Simultaneous ADC 并行 ADC

Sink (urrent 灌电流

Source Current 去电流

Successive Approx matter ADC - 逐次逼近ADC

Switched Current Source DAC 月天电流源DAC

Totem Pole Output - 推拉式输出

Tristate .....

ITL Technology III 技术

Unit Load 单位负载

Wire ANDing 线与

# 本章要点

- 把和接口及数据转换有关的术语与其定义相对吸。
- 2. 给出集电极开路或 《态输出电路的逻辑图或逻辑符号,识别电路并在给定输入条件下确定 其输出。
- 3. 确定电路接口的要求。
- 4. 说明数模和模数转换的原理。
- 5 识别数据转换电路(R 2R梯形网络式、逐次逼近式和闪速式)的特定类型,并说明它们各自的原理。
- 6. 含总线收发器、DAC或 ADC的故障诊断电路。

# 概述

数字集成电路应用于多种不同的逻辑技术(系列)。本章介绍了最常用的晶体管-晶体管逻辑 TTL 和互补性MOS(CMOS)。这两个逻辑系列的内部操作参见附录A 本章还讨论了逻辑系列的 许多重要特性。其中有电平、电流要求、电流供出、电流灌入、功率消耗、传输延迟和扇出 有时,逻辑设备的接口需要特定的电路,以使不同的逻辑电路或系列间的逻辑信号达到兼容 当两个不同的逻辑系列相互连接时,就有可能需要接口 11.2 节分析了接口的要求。

本章详细介绍了带有集电极开路的集成电路的线与门输出、讨论了这一特殊功能的集成电路组的必要性和操作。另外、本章还单独列出一节讨论了「态逻辑。」态逻辑电路/集成电路可以输出这样。种状态、即在逻辑电路及其输出引脚之间产生极高的阻抗。这种状态称为高阻态。113年介绍了具有一态输出的缓冲器。总线收发器和寄存器

最后,114节介绍了利用数模转换器(DAC)把数字信号转换为模拟信号以及利用模数转换器(ADC)把模拟信号转换为数字信号的方法和集成电路

# 11.1 集成电路技术

### 要点

介绍了TUL CMOS 和 BiCMOS 器件系列及各系列所用的基本组成元件。

第3章介绍了晶体管 晶体管逻辑和(MOS技术,本章还要继续进行讨论,最后还可以参阅附录A

### 11.1.1 晶体管 - 晶体管逻辑

晶体管-晶体管逻辑(TTI)技术的特点是应用了双极晶体管 本书中提到的逻辑门、触发器计数器、寄存器 运算器以及 MSI 电路都应用了TTL技术 TTL技术因其从中到高的速度、低廉的价格和良好的驱动能力而得到普及。然而,随着MOS技术的进步和系统中胶合芯片需求的减少, TTI 器件的普及性在某种程度上正在褪色。

最初的 TTL 逻辑电路称为标准的 ITL 集成电路,序列号为 54XX 或 74XX。数字 XX 代表电路 在 IC 中的特殊用途。例如,7400代表4个 输入与非门 XX 也可以像其他 TTL 数据表中提到的那样为一位数字 54XX系列集成电路是为军事用途而设计的。正作温度范围为-55℃到 125℃ 74XX 商用系列集成电路的温度范围为 0℃到 70℃。

附录A中详细介绍了7400与非门电路的操作及其数据表说明 为了提高运行速度、降低功耗 衔耗,对最初的标准 PTL电路进行了各种修正,其中一种修正是改变了电路中电阻的大小 减小阻抗提高了速度但也增加了功率消耗,提高阻抗则情况相反。集成电路不再使用上述这些改进,因为后来的其他改进方法使性能得到了提高。

肖特基 Schottky)TTI 系列使用肖特基晶体管来达到较高的 L作速度 将74SXX 系列进行微小的电路修改后,有了低功耗肖特基(74LS型)和高级低功耗肖特基(74ALS型),以提高性能。在表11.1中对比了肖特基系列与其他系列的 L作特性。在多数数据表中列出的传输延时是低到高传输时间( $t_{\rm pri}$  ),而一些表中列出的是总的传输时间( $t_{\rm pri}$  ),功率消耗是指输出高电平和低电平时电源提供的电流的平均值。

$$I_{\text{Colarge}} = (I_{\text{CCL}} + I_{\text{CCL}} - 2)$$

如表111所小,此平均电流和 V<sub>C(</sub>的乘积就是平均功率消耗 (Power Dissipation、简称 PD )。噪声容限 (Noise Margin、简称 NM ) 将在下一节说明

|                       | 74XX   | 748XX                     | 74LSXX              | 74FXX   | 74ACXX   | 74ACTXX  | 74HCXX                 |
|-----------------------|--------|---------------------------|---------------------|---------|----------|----------|------------------------|
| т<br>t <sub>ы н</sub> | 11 ns  | 3 ns                      | 9 ns                | 6 ns    | 15-74 ns | 15-23ты  | $28 \text{ ns } t_p$ , |
| t <sub>PH</sub>       | 7 as   | 3 ns                      | 10 ns               | 5 3 ns  | 15~68 rs | 15 88 ms |                        |
| I a                   | 4 m/A  | .0 mA                     | 0.8 mA              | 28 mA   | 40 بـ 40 | 40 µ A   | 20 µ.4                 |
| ".                    |        |                           |                     |         | 1. 最大值   | 1、最大值    | 1 最大值                  |
| $I_{A}$               | 12 mA  | $20 \mathrm{m}\mathrm{A}$ | 24 m 4              | 10 2 mA |          |          |                        |
| PD                    | 40 m\\ | 75 m 🕏                    | $\mu_{\mathrm{m}8}$ | 32.5 mW | 200 μW   | 200 μW   | 100 µW                 |
| NΜ                    | 043    | 031                       | 03 V                | 031     | C 95 V   | 0.85 V   | J 69 V                 |

表 11 1 TTL/CMOS 典型特征值

FAST F)技术是高性能的TTL系列(74FXX)。FAST器件的性能可与高级肖特基技术集成电路相媲美,而功耗降低了25%到50%。在表11.1中也对比了FAST系列和其他逻辑系列的速度和性能特点。

### 11.1.2 CMOS 技术

CMOS技术的特点是应用单极晶体管(FET) CMOS的高度集成技术可使更多晶体管分布于个集成电路,从而超出了双极晶体管所允许的情况。此外,CMOS功耗很低。CMOS电路使用的是P沟道和N沟道增强型MOSFET。本书中提到的大多数门、触发器和MSI集成电路都可以应用CMOS技术。集成电路的CMOS系列由几个子系列组成,随着技术的进步,74C型作为一种与TTL引脚兼容的CMOS集成电路已经过时了

74HC 和74HCT 为高速的74C改进型。74HC 系列的一个主要缺点是它的最小输入高电平为3.5 V,这使它不能与有效的 TTL 输出高电平 2.4~3 5 V 兼容。74HCT 系列因为其最小输入高电平降到 2.0 V 而解决了这一问题。

高级CMOS系列包括74AC及74ACT集成电路,74AC系列速度快于74HC系列,74ACT系列改进 厂74AC技术、使得 ACT 系列与 TTL 兼容 CMOS 门电路的内部电路操作 证见附录 A.

### 11.1.3 BiCMOS 技术

CMOS集成技术与双极技术的结合产生了BiCMOS总线接口系列。74BCT系列提供了高速开关特性及大驱动电流。74BCT技术应用于锁存器、触发器、缓冲器、驱动器和收发器等。

### 11.1 节复习题

- A. TTL 器件中应用了哪种类型的晶体管?
- B. CMOS 器件中应用了哪种类型的晶体管?
- C. CMOS 技术中应用了哪种类型的 MOSFET?
  - (I) 耗尽型
  - (2) 增强型
- D BiCMOS 器件中应用了哪种类型的晶体管?

# 11.2 电压/电流兼容性

# 要点

- 1. 定义拉电流、灌电流、扇出和噪声抑制 / 容限。
- 2. 当门互相连接时,识别驱动和负载电路,给定输入时,确定它们是拉电流还是灌电流。

- 3 计算扇出
- 4 确定凡路的接口要求
- 5 识别集电极开路器件并说明其用途

为了便电路工作证常,如图 111所示,所有部分或了部分的数字电路必须兼容 驱动电路是为其他逻辑门或器件提供输入的逻辑门或器件 负载电路由与驱动门输出相连的逻辑门或器件组成为确保工常工作,负载电路的输入必须有足够的电压幅值和电流,但不能太大。




图 111 驱动电路 负载电路方框图

如果负载电路的输入不合适,则必须设计一个接口电路来调节驱动电路的输出,以使负载电路 产生正确的操作。为这些电路设置接口,目的在于采用必要的外加元件/电路将其连接在。起,实现兼容

制造商数据表可用于确定驱动输出与负载(被驱动,输入要求的兼容性。设计电路时,必须检查数据表中电压和电流的最小值与最大值。例如,若驱动门的最低高电平输出电压为 2.4 V,而驱动负载门要求最低高电平输入电压为 3.5 V,这就存在一个兼容性问题。即驱动门最低高电平输出电压(2.4 V)低于负载门要求的最低高电平输入电压(3.5 V)

在驱动和负载电路之间不一定总是需要接口电路。例如,当TTL与非门输出用于驱动多个TTL 门输入时,因为这些门通常都相互兼容,所以不需要接口电路。但是,当TTL器件用于驱动 CMOS 器件或相反的情况下,通常需要接口

在研究具体的接口问题及电路之前,有必要先理解电流供出和电流灌入。附录A中详细说明了标准TTL门的电气及开关特性 虽不是绝对必要,但研究附录是有好处的,有助于在这一点上理解本节的概念。下例中的电压和电流值都摘自SN7400标准与非门数据表(附录B),附录A中也有相关的讨论。用于这些值的术语是:

Va:门中低电平输出电压。

 $V_{\rm out}$  门中高电平输出电压。

V.: 门中低电平输入电压

 $V_{n}$ : 门中高电平输入电压。

 $I_{lpha}$ : 输出电压为低时( $I_{lpha}$ ),流入输出终端的低电平输出电流。

 $I_{
m on}$ : 输出电压为高时( $V_{
m on}$ ),流出输出终端的高电平输出电流。

In: 输入电压为低时( ), ), 流出输入终端的低电平输入电流。

 $I_{n}$ : 输入电压为高时( $I_{n}$ ),流入输入终端的高电平输入电流。

流向门输入/输出引脚的电流定义为正,流出的电流定义为负 数据表引电流方向箭头总是指可门输入 输出引脚(上定义) 图 112 说明了电流流向的习惯问题。 $I_{\rm CH}$  和  $I_{\rm H}$  的箭头方向按正定义习惯四出 然而,实际电流源并不一定是习惯方向 查看给定集成电路的数据表可以解决这个问题—7400 与非门规定的  $I_{\rm H}$  电流值为 0.4 mA 负号表明虽然规定了正方回,但实际从驱动门输出端流出的电流可以与其方向相反 如果  $I_{\rm OH}$  电流反问(看到电流值之前的负号时,广该会认识到这一点几很容易看出此电路的电流源是从驱动门流出的 图 113 说明了与非门的两种输入  $I_{\rm H}$  和  $I_{\rm H}$  ,的情况 这里心论的电流值都来自 SN7400 的数据表




图 112 电流习惯方向

图 11.3(a)显示了输入为高时,流入与非门输入端的电流。数据表中规定了<sub>HMAX</sub> 为 40 μA。

图 11.3(b)显示了输入为低时,流出与非门输入端的电流。虽然图中按正定义习惯围出  $I_{\rm IL}$ ,但数据表中规定的  $I_{\rm ILMAX}$ 为 -1.6 mA。这样、电流的实际方向如图所示为流出门的输入端。

图 11.3(c)显示了当输出电压为高( $V_{\rm OH}$ )时,流出与非门输出端的电流。输出电流的方向还是由数据表中  $I_{\rm OHOMAX}$ 的规定值  $-0.4~{
m mA}$  所确定。




图 11.3 与非门电流习惯方向

本于 3。記入了输出电 为低  $V_{\rm cool}$ 的,流入与非月输出端的电流。与非门数据表中规定 $I_{\rm cool}$ 的  $I_{\rm cool}$ 

为113 直接 : 1 : 了主流供上利电流灌 人的概念

### 11.2 1 电流供出和电流灌入

五个用于驱动 PIL 。的器件都必须供出和灌入电流。拉电流是流出逻辑门的电流 拉电流可以 从输入。脚流上,也,以从输上分脚流出。灌电流是流入逻辑 ]的输入引脚或输出引脚的电流。以上 74年使用了习惯电流方向

图 14 解释了毛流供生 驱动门的低电平输入电压产生局电平输出电压(1<sub>ci</sub> 流出输出引肽的高电平输出电流 I, 在数据表中规定为-04 m 4 表11.2 总结了标准 l'11 逻辑"]的规定输入和输上电流 如前所述、电流值前面的负号表明电流从门中流出、因此负号暗示其为拉电流、此拉电流步于驱动门中的 1, 流入负载门中的地(灌电流、




图 114 电流供出

I<sub>D</sub> 40 μA\*
I<sub>L</sub> 16 mA
I 40 μA
I 40 μA
I 40 μA
I 40 μA
I 40 μA
I 40 μA
I 40 μA
I 40 μA
I 40 μA
I 40 μA

表 112 标准 TTL 门电流规定值

\* 所有值都为最大值

图 11.5解释了电流灌入。驱动门的两个高电平输入,产生了低电平输出信号( $V_{\rm or}$ ) 流入输出端的低电平输出电流  $I_{\rm oc}$ )的最大值为  $16~{\rm mA}$ (见表 11.2) 因为它流入驱动门的输出端,所以该电流为灌电流。比灌电流源于负载门的  $V_{\rm cc}$ ,流入驱动门的地(灌电流)。

由上面的讨论中可以得出:判定拉电流和灌电流时应以驱动门为参考门 图 11 4 中电流供出的例子表明驱动门供出了电路中的电流 然而,在负载门中这个拉电流就成了灌电流。因为以驱动门为参考点,所以该电路是电流供出的 另外,图 11.4 中的拉电流( $I_{\mathrm{OH}}$ )和灌电流( $I_{\mathrm{OH}}$ )必须符号相反。在图 11.5 的电流灌入电路中,拉电流( $I_{\mathrm{OH}}$ )和灌电流( $I_{\mathrm{OH}}$ )也是如此。很显然,输出为高( $I_{\mathrm{OH}}$ )时逻辑输出拉电流,输出为低( $I_{\mathrm{OH}}$ )时逻辑输出拉电流,输出为低( $I_{\mathrm{OH}}$ )时逻辑输出控电流。

从前面的讨论还可以得出关于拉电流和灌电流的另一特征。图 11.6通过两个负载门说明了这种情况。数据表中规定灌电流、 $I_{\rm or}$ )的最大值为  $16\,{
m mA}_c$ 图 11.6中两个拉电流( $I_{
m u}$  和  $I_{
m u2}$ )和的最

大值为3.2 mA。这说明没有问题,因为驱动门灌电流、最大值 16 mA , 足以吸收两个负载门合起来的拉电流




图 115 电流灌入




图 11.6 电流由两个负载门灌入

但是,这也意味着电路设计者不应冒过载的危险。如果把太多的负载门连接到TTL门的输出端,从负载门流出的拉电流的总和将超出驱动门灌电流允许容量。下面将介绍如何判定负载门是否过多。

# 11.2.2 扇出和扇入

扇出是门输出能够可靠驱动的输入数目的最大值。表 11.3 说明了标准 TTL门输入和输出的规定值。图 11.7 是这些值的图解形式。我们已经知道 TTL 逻辑低电平范围是从  $0\sim0.8$  V,逻辑高电平范围是从  $2\sim5$  V。图 11.7 中的数据与此一致,但它包括了以下讨论的电压最大值、最小值和典型值。图 11.8 说明了输出为低电平时,从 10 个负载门流到驱动门的灌电流。因为驱动门的输出端( $I_{0.}$ )可灌入的电流最大值为 16 mA,所以输出端( $I_{1.}$ )可驱动的最大输入数目为 10 个。

## $I_0$ , $I = 16 \,\mathrm{mA} / 6 \,\mathrm{mA} = .0$

每个负载门供出电流可达 1.6 mA  $I_a$ ) 每个这样的电流代表驱动门输出端的 1 个单位负载(1 m 1 Load,简称 1 L ) 入此扇出(低一为 10 个输入或 10 个单位负载一负载 '输入 1 输出电流用单位负载来度量。标准  $1 \text{ TL } \mathbb{Z} \mathbb{Z}$  ,1单位负载在低状态为 1.6 mA 因为与被称为扇出的驱动门输出端相连, 因以单位负载有时也称为扇入

扇出过载会怎么样呢'如图 11.8 所示,若驱动 'J的输出端连接 12 个负载门, $I_{\rm c}$  、所有 I 之和最大值将达到 19.2 mA 数据表中规定的  $I_{\rm cr}$  最大值为 16 mA

5 V V<sub>CC</sub> 正常値) 341 逻辑1 - V<sub>OR</sub>(典型值) 241 V<sub>OR</sub>、最小值) 2VV<sub>H</sub>(最小值) 未定 人区域  $0.8 \, V$ V<sub>L</sub>(最大值) 041 逻辑0 V<sub>OL</sub>(最大) 0 2 V V<sub>OL</sub>(典型) 0 V

图 .17 标准 TTL 电压规定值

对此进一步讨论、表 1.3 中输出低电压、 $V_{0.}$ ,的规定值为 0.4 V(最大值)。该电压从驱动门输出电路中的饱和晶体管引出一当驱动门的灌电流超过 16 m A 时,输出低电压将超过其最大值 0.4 V )灌电流驱动  $V_{c_1}$  超过 0.8 V 时,电路将不能 F 常工作 — PTL 门未定义的逻辑电平区域为 0.8 V 到 2 V — 如果  $V_{01}$  起过 0.4 V 而不到 0.8 V,电路的噪声容限将降低 — 噪声容限是我们要讨论的下一个主题




图 118 电流由 10 个负载门灌入

图 11.9 说明了当一个驱动门输出高状态时、从驱动门到 10 个负载门的灌电流。表 11 2 规定  $I_{\mathrm{OH}} = -0.4$  mA(400  $\mu$ A,及  $I_{\mathrm{III}} = 40$   $\mu$ A,这表明驱动门可以为 10 个输入提供、拉)电流每个负载广输入电流( $I_{\mathrm{III}}$ )代表驱动门输出端的 1 UI。这样,高状态时 1 UL  $\mu$ A

 $I_{\rm op} / I_{\rm re} = 400 \,\mu\text{A} / 40 \,\mu\text{A} = 10$ 

这些数字表明标准 TTL门的扇出(高)也是 10 个输入或 10 UL。如果有多于 10 个的输入连接到驱动门以致扇出过载,则驱动门的输出电压( $I_{OH}$ )将降到最小值以下,从而使电路不能正常 L 作 当  $I_{OHMIN}$  处于 2.4 V 到 2.0 V 之间时,将影响到电路的噪声容限。

大多数 TTL 系列的扇出范围为 10 到 20。CMOS 器件有极高的输入阻抗,这样,从驱动门灌入或向驱动门供出的电流就很小、使其扇出范围在低频时可达到 50 另一方面, CMOS负载门的输入电容使得它在高频时(MHz 范围内)开关时间变差、扇出降低。




图 119 电流供出到 10个负载门

# 11.2.3 噪声容限/免疫力

噪声免疫力是指线路可以正常工作的情况下,允许输入噪声信号的能力 噪声容限是噪声免疫力的度量 噪声容限由最坏输出和最坏输入情况下的电压差异计算得到 图 11 10(a) 显示了叠加在逻辑高电平及逻辑低电平上的噪声信号

#### 低状态噪声容限

图 I1.I0(a)中标注的 TTL电压值说明了最大低输入逻辑电平  $V_{\rm ILMAX}$  为 0.8 V,也说明了最大低输出逻辑电平  $V_{\rm OLMAX}$  为 0.4 V,  $V_{\rm OLMAX}$  值表示了驱动门在满负载最坏情况下的低输出。

图 11.10 b 形象地显示了电路中的最大电压,如果驱动门在最坏情况下的输出 V<sub>ot</sub>)为 0.4 V,加负载门可接受的最大输入(V<sub>m</sub>,为 0.8 V,则存在 0.4 V 的容限 这个容限就是低状态时的噪声容限。在不影响负载门的情况下,0.4 V 的最坏输出,可叠加最高为 0.4 V 的噪声电平。若噪声幅度超过 0.4 V 的噪声容限,负载门的输入将超过 0.8 V,这将使负载门的输入处于未定义的逻辑区域,从而可能导致工作不可靠。

#### 高状态噪声容限

如果噪声幅度超过04V,负载门的输入电压将低于20V的最小值,这将便输入电平处于不定义的逻辑区域。未定义区域的输入将使逻辑门产生错误或工作不订靠。




图 11 10 噪声容限

这一节以简要描述接口开始,逐步引出电流供出和电流灌入,然后讲到扇出,接着提出噪声容限和噪声免疫力

现在问到主题,并应用本章中已学到的相关知识 下面的内容是确定驱动输出和负载输入的兼容性。兼容性检查必须包含电压和电流在低状态时的情况和高状态时的情况 前面已经完成了此类分析,现在将在过程中包括混合技术。

# 11.2.4 接口要求

#### 例 1:标准 TTL 门驱动标准 TTL 门

因为不同的技术没有混合在 起,所以第一个驱动/负载。「互联的例子是最简单的 之所以包括这个例子,是为了表明这种分析所必需的步骤。图 11 11 la,表示本例,它使用了两个标准 TTL门 (7400 与非门和 7432 或门)。




图 11.11 标准 ITL ] 驱动标准 TTI 门

该分析过程立用了前面讨论过的方式,即检查电压和电流的兼容性 驱动门输出的电压和电流 值及填载门输入的电压和电流值已经从数据表转换到了图 11.11(p)中

比较电压和电流值可以看出

这些条件表明,当标准 TTL 门用于驱动标准 ITL门时不存在兼容性问题。驱动门的输出高电压高于驱动负载门所需的电压。同样,输出低电压低于负载门所允许的最大输入电压。当输出为高时,驱动门为拉电流。-400 μA ,提供的电流足以驱动 10 个负载门 当输出为低时、驱动门灌入电流、可从 10 个负载门灌入电流。

### 例 2:标准 TTL 门驱动 74LS TTL门


当输入为逻辑高电平时,对负载门的输入电流  $(I_{\rm H})$  无要求。如果需要,驱动门可供出高达  $0.8~{\rm mA}$  的电流,而 74LS 系列电流灌入的最大值仅为  $20~{\rm \mu A}$  既然  $I_{\rm OH}>I_{\rm H}$ ,在逻辑高电平时不存在接口问题。在低状态时,驱动门可灌入 40 个负载门的电流。

### 例3: 标准TTL门驱动高级CMOS(AC)门

图 11 13 a)显示了标准 TTL 与非门驱动 74AC00 (CMOS) 与非门的逻辑图。

CMOS 负载 门的最小输入高电压( $V_{\rm m}$ )为  $3.85~{\rm V}\times V_{\rm c}=5.5~{\rm V}$ ,而驱动门输出电压如图 11.13(6) 所示,可低至  $2.4~{\rm V}$  这些电压值不兼容。低状态时输出和输入电压值是兼容的。因为驱动门可供出或灌入负载门所要求的输入电流,所以不存在电流问题。因为 CMOS 器件为电压控制型,而不像 TTL 那样为电流控制型,所以当 TTL 门驱动 CMOS 门时不会遇到电流问题。 本例中的高电平电压不


兼容问题,可由接口电路解决 图11 14所示的集电极开路高电压输出缓中器可用来解决这 问题 7417 FTI 缓冲器是专为了CMOS电路接口或提高驱动 FTL输入电流而设订的 7417缓冲器可连接到高达 15 V的 V, 另一种相应的缓冲器 7407 可连到高达 30 V的 V



| 驱动                           | 负载                           |  |  |  |
|------------------------------|------------------------------|--|--|--|
| 7408                         | 74LS32                       |  |  |  |
| V <sub>OH</sub> 24V 最,值)     | V <sub>IH</sub> 20 V 最小值     |  |  |  |
| V <sub>OI</sub> =04V (最大值    | V <sub>A</sub> 08 V 最大值;     |  |  |  |
| I <sub>OH</sub> =-0.8 mA 最大值 | I <sub>IH</sub> - 20 µA 最大值; |  |  |  |
| I <sub>O</sub> = .6 mA (最大值  | I <sub>L</sub> 0.4 mA (最大值   |  |  |  |

(b) 电压 电流规定值

图 ni 12 标准 TH 门驱动 74LS TTL门



| 驱动                                                                                                                                | 负载                                                                                                                       |
|-----------------------------------------------------------------------------------------------------------------------------------|--------------------------------------------------------------------------------------------------------------------------|
| 7400                                                                                                                              | 74AC00                                                                                                                   |
| V <sub>OH</sub> - 2 4 V (最小值)<br>V <sub>OL</sub> = 0.4 V (最大值)<br>I <sub>OH</sub> = 400 μA (最大值)<br>I <sub>OL</sub> = 16 mA (最大值) | $V_{ m IH}$ = 3 85 V (最小值)* $V_{ m IL}$ = 1 65 V (最大值)* $I_{ m IH}$ = 1 0 $\mu$ A (最大值) $I_{ m IL}$ = -1 0 $\mu$ A (最大值) |

•V<sub>OC</sub> 55V (b) 电压/电流规定值

图 11 13 标准 TTL门驱动高级 CMOS(AC)门

当使用 74ACT00 与非门而不是 74AC00 作为负载门时,不会遇到这种高电压不兼容问题。74ACT00 门的最小输入电压已降至 20 V,这使得它与 TTL 兼容。

#### 例 4: 高级 CMOS (AC) 门驱动标准与非门

对图 11.15 所示的电路中电压和电流的分析表明,本例中高级 CMOS(AC)门驱动标准 TTL门没有兼容性问题。




图 11 14 PTI J高级 CMON 接口





| 驱动<br>74AC00                                                                                                             | 负载<br>7400 |
|--------------------------------------------------------------------------------------------------------------------------|------------|
| V <sub>OH</sub> 48V 最小值)*<br>V <sub>OL</sub> =044V(最大值)*<br>I <sub>OH</sub> = -24mA(最大值)*<br>I <sub>OI</sub> = 24mA、最大值* |            |
| 'V <sub>CC</sub> 55V (b) ⊞ Is                                                                                            | 事流规定值      |

图 11.15 高级 CMOS 门驱动标准 ITL门

# 11.2.5 集电极开路集成电路

例 3 中提到了集电极升路 ITL 缓冲器 (7417) 在这里简要说明集电极开路逻辑是为了确定这种类型器件的正确用法。附录 4 中提到了此集成电路的内部情况和更多的细节

#### 线与器件输出

图 11.16中的逻辑电路把两个与非门的输出相与、仅当两个与门输入都为高时,电路输出为高。 表达式  $AB \cdot CD$  等 F(A+B)(C+D) = AC + AD + BC + BD。后面的等式表明,当与非门至少有一个输入为低时,电路输出为高。这些低输入使要求的与非门产生一个输出到与门的高输出

如果图 11.16 中的电路改为如图 11.17(a)所示的电路,即得到线与电路 注意,图 11.17(a)中输出与门已经被去掉,而两个与非门的输出端被连接在一起,这就称为线与输出 如图 11.17(b)中的真值表所示,它的规律是当两个与非门的输出都为低时,线与连接的输出为低,当两个与非门的输

出都为高时、线与连接的输出为高。最后、当一个与证门输出为低、另一个为高时、线与连接的输出被拉成低。图 11 17(b)中的真值表代表了与门的功能。逻辑门的输出端随时被连接在一起、对本例所示。图 11.18 说明了线与的具体情况





图 11-16 与非门/与门电路逻辑



| $X = \overline{AB}$ | $Y = \overline{CD}$ | 輸出 |
|---------------------|---------------------|----|
| 0                   | 0                   | 0  |
| 0                   | 1                   | 0  |
| 1                   | 0                   | 0  |
| 1                   | 1                   | ı  |
| (1                  | ) 真值表               |    |

图1117 线与电路




图 11 18 线与电路符号

现在看一些线与输出的细节。这里有一条规则"不要把推拉式输出线。"下面将证实该规则图 11 19 为多数  $\Gamma$  IL 门采用的  $\Gamma$  IL 推拉式输出电路的简要图解。逻辑门的输出电压通过  $Q_4$  输出。与一态型 不同 (.13节),  $\Gamma$  II (.13节),  $\Gamma$  II (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节), (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.13节) (.135) (.135) (.135) (.135) (.135)




图 11.19 TTL推拉式输出电路简要图解

图11.20显示了两个输出端线与的与非门。图中只显示了与非门内部电路的推拉式输出晶体管。 高输出 A或B和C或D的低输入将在图11.20(a)中的两个门都产生高输出 每个门中的Q<sub>4</sub>都 截止、Q<sub>4</sub>都导通 与非门向负载供出电流、在本例中不会出现问题。




图 11.20 线与TTL推拉式输出

低输出 A, B,  $\ell$  和 D 端的高输入将使两个门都立生低输出 本例中,每个门的  $Q_4$  都导通,Q 都截上 与非门的功能为从负载门灌入电流 在本例中同样不会出现问题

高,低輸出。图 11.20(b)已经注明 4=0 且  $B=\ell$  D 1 这些输入组合将使上面的与非门输出高,而下面的与非门输出低。上面 1中的难拉晶体管  $Q_4$ 、下面门中的  $Q_4$ 处于饱和状态。虽然每个 1的电路中都有一个未画出的 130  $\Omega$  的电阻,但即使电路中有这个电阻显然也会产生很大的电流这个可达。55 mA 的过载电流能损坏输出晶体管。最后,这种情况清楚地表明 PTL 器件的推拉式输出不能线与

集电极开路逻辑 去掉带有推拉式输出的TTL门中的130 $\Omega$ 的电阻,Q,和一个 极管(见图1119,在简要图解中未画出 二极管,但在附录 A 中显示了 ,这种修改立在了一类带有集也极开路输出的ITL器件,这种器件允许输出线与 然而这种修改去掉了门输出端和 $Q_a$  】的  $V_a$  除非用上拉电阻代替所去掉的器件,否则门不会正常工作 上拉电阻必须连接到门输出端及  $V_a$  上拉电阻的值由连接到线与节点的集电极开路输出的数目及电路中扩电流和灌电流的大小决定 计算  $R_{\rm Pl}$  大小的例题参见附录 A

图 1121 的逻辑图显示了三个集电极开路输出与非门进行线与时的输出。注意,这些门的输出 端只包含  $Q_4$ ,而不包含如标准与非门电路(如图 A.1)所示的  $R_5$ 、 $Q_5$  和  $D_{50}$ 。图 11.21 中的每一个输出端通过,拉电阻  $R_{pq}$ ,连接到  $V_{pq}$  如果电路采用传统的推拉式输出电路, $5~10~k\Omega$  的上拉电阻 可防止电流过载




图 11.21 线与 TTL 集电极开路输出

图 11 2. 中各门横线上的菱形符号代表集电极开路输出器件。目前有很多可用的集电极开路 FII 器件,其中有标准逻辑门。专用门。缓冲器、译码器、乘法器、寄存器和总线收发器等。

### 11.2 节复习题

- 1 驱动门和负载 ]之间总是要用到专门的接口电路
- $(1) \times J$
- (2) 错
- B 判別图 .. 22 中的驱动 ]
  - . 141
  - (2) 1-11






图 11 22

- C 图 11 22 中 I<sub>04</sub> 为 400 μA、负号表明电流实际由与非门输出端流出
  - 1) 对
  - ,2) 错
- D 图 11.22 中的驱动门为电流\_\_\_\_\_
  - 山灌入
  - 2) 供出
- E 图 11.23 中的驱动门为电流\_\_\_\_。
  - (1)灌入
  - (2) 供出



- F 当输出为低(To, )时,逻辑门 \_\_\_\_\_电流
  - (二灌入
  - (2 供出
- 6 定义扇出
- H. 若扇出、低或高) 过载,则逻辑门无法正常工作
  - (二) 对
  - (2) 错
- 1 定义噪声免疫力
- J. 标准 TTL J输出端可线 j
  - 山村
  - (2 错
- K 写出图 11 24 中电路的布尔表达式



- L. 若去掉 R<sub>pl</sub>,图 11 24 所示电路能够正常 L作。
  - 11 对
  - 2) 错
- M. 图 11 24 中与非门里的符号代表什么?

# 阶段性小结(11.1节~11.2节)

目前最常用的集成电路技术是TTL和CMOS。TTL技术因其中到高的速度、低成本和良好的驱动能力而得到普及。FAST(F)技术为TTL系列中高性能的部分。CMOS技术因其高集成度和低功耗而得到普及。BiCMOS技术在一个集成电路中结合了CMOS技术和双极技术。


为使电路设计正确,数字器件必须兼容 驱动电路的电压电流值必须与负载电路兼容。为了与所驱动的负载兼容、有时需要使用接口电路限定信号。

在电路设计期间要通过检查驱动电路和负载电路中输入/输出电流和电压值来确定兼容性。

部分设订标准是为了确保驱动电路的扇压不过载。在有关的设计里,电流供品和电流灌入非常可要。如果电路设计时扇出过载、观噪声容限会降低或者电平会处于不确定。未定义)区域,此时 电路无元正常工作

### 阶段性练习(11.1节~112节)

- 1 哪种类型的数字器件末用双极晶体管
  - a III
  - b CMOS
- ? 哪种类型的数字器件特点为中到高的速度、低成本和良好的驱动能力
  - a TII
  - 6 CMOS
- 3. 哪种数字器件具有高集成度和低功耗的特点。
  - a III
  - b. CMOS
- 4 肖特基 ITL 器件可比标准 ITL 器件工件于更高的时钟速度
  - a X
  - 5. 错
- 5 未此(M()>集成电路和 M1 兼容
  - a *M*
  - b错
- 6 图 11 25 中电流 I<sub>μ</sub> 为 40 μA, 若 I<sub>μμ</sub> 为 400 μA, 扇比 (高 / 为 多 シ<sup>∞</sup>
  - . ib
  - b 2
  - $e_{-}10$
  - d = 20



7. 根据习题 6 指定的电流判断这些器件是否是电流兼容的?

- a 否
- p. 是
- 8. 图 11 25 中枢动门为电流
  - a 灌入
  - Ь 供出
- 9. 电流符号( $I_{01}$  = -400  $\mu$ A)表明图11.25 中  $I_{01}$ 电流实际由与非门输出端流出
  - a Xİ
  - b错
- - a.门的高电平输出电压
  - 15门的低电平输出电压
  - c.门的高电平输入电压
  - d 门的低电平输入电压
- 11 标准的习惯电流方向总是指向门的输出或输入引脚。
  - a Al
  - b錯
- 12 ·个逻辑门输出能够可靠驱动的最大输入数称为
  - a. 噪声免疫力
  - b 噪声容限
  - e 扇出
  - d. 扇入
- 13 图 11 26 中驱动门为电流\_\_\_\_。
  - a 灌入
  - ь 供出





图 11.26

- - a 逻辑()
  - b 逻辑
- - a PIL输出
  - b (MON输出
  - c. 心输出
  - d 集电极电路输出



# 11.3 三态逻辑

## 要点

- 1. 定义了「态 高阻态和总线争用。
- 2 说明了使用三态电路的原因及其判定。
- 3 给出具有三念输出器件的逻辑图/符号,判别器件并在各种指定输入的情况下确定具输出

数字系统有多种要求,特别是PC机,要求寄存器或其他器件的输出与公共线、总线,在电气上分离。

图11.28中的电路显示了许多缓冲器的输出端连接到一个公共的数据总线(  $D_0$  ) 本例中的总线可能上被微处理器用来与存储器和外围器件进行通信,但一个缓冲器输出为高而其他缓冲器输出为低时,就会出现问题。这个问题称为总线争用。这是由于任一时刻有两个或多个数字器件同时允许占线所致。这个问题可能会损坏与总线相连的缓冲器,从而常常产生无效输出。




图 11 28 连接到数据总线的缓冲器




图 11.29 代表 .态输出的开关

带有「态输出的电路可用来解决总线争用问题。图11.29中开关的三个位置用来表示「态器件的输出通路。开关的位置3 在总线上产生逻辑0。位置1产生逻辑1 当开关处于位置2的时候、态器件的输出与总线在电气上分离。最后的状态在总线和一态器件输出端之间产生 个无穷大的阻抗,这种状态称为三态输出电路的高阻状态。术语"三态"表明器件的输出可以是高、低和高阻种状态。如果图11.28中的缓冲器具有三态输出,那么总线争用问题将会因在任一给定时刻四个缓冲器的输出端有三个处于高阻(Hi Z)状态而得以缓解。当三态电路的输出端处于高阻状态时,常常被称为"悬空"。

许多数字器件都具有「态输出。本节提到了缓冲器、总线收发器和带有一态输出的寄存器。其他具有比能力的可用器件包括逻辑门、计数器、编码器、乘法器、存储器集成电路及微处理器等。所有与系统总线相连的器件都必须具有「态输出功能。

#### 11.31 三态输出缓冲器

#### 具有二态输出的四线总线缓冲器 74125

缓中器是具有一个数据输入和一个数据输出的电路,用于隔离或增加电流以提供更大的扇出。 各 11 30·a) 周 17 74125 个部分的逻辑图 该符号表示包含在集成电路内的四个同样的缓冲器之

低有效输入端 6 有效时,可使缓冲器产生逻辑低或逻辑高输出。当输出为高电平时、缓冲器提供额外的驱动能力。这种信号调节允许无需外加上拉电阻即可驱动更大的负载总线

当 6 为高村、图 11 30(a) 中的缓冲器处于高阻状态、如图 11.30(b)的真值表所示。此缓冲器的输出取目 11.2 节讨论过的推拉式输出晶体管之间。当缓冲器没有使能(G-1)时,两个推拉晶体管都截止。此操作的实现见附录 A-两个截止的晶体管对总线提供了一个非常高的阻抗,使得缓冲器与总线能够有效地隔离。




图 11.30 具有 . 态输出的缓冲器 74125

#### 具有二态输出的四线总线缓冲器 74126

图 11.31(a显示了74126 缓冲器 个部分的逻辑图。此集成电路包括四个此类缓冲器,每个都有自己的高有效使能输入端 G)。使能输入端的有效电平是它与74125的惟 区别。图 11 31(b)中的真值表说明当缓冲器使能时(G-1),输入未经过相而直接传递到输出。当 G-0 时缓冲器处于高阻状态




图 11 31 具有 [态输出的缓冲器 74126

74125和74126的结构图见图1132。图中图 角代表 念输出 该符号在所有ANSI/IEFE符号中元 [] 主释具有 . 态输出功能的器件 标准 [] 态总线缓冲器符号可能没有这个倒 角, 但器件能够很容易地由第 条输入核判别,




图 11 32 缓冲器结构图

### 11.3.2 总线收发器

单词"收发器"意味着双向传输。数字系统中的总线收发器允许两个数据总线之间异步双向传输。图 11.33 所示为收发器方框图。收发器的作用是作为数据总线 A 与数据总线 B 之间的接口

数据有时需由数据总线 A 传送到数据总线 B, 有时需反方向传送, 另外还有两条总线必须彼此隔离的情况。最后一种情况下, 所有信号必须与总线隔离。

方框图(图11.33)中 G输入端说明了数据传输的方向。当 GAB和 GBA=0时,数据由 A传向 B。当 GAB和 GBA=1时,数据传送方向相反。当 GAB=1月 GBA 0时,枚发器用于隔离两条总线 通过有效电平输入指示器(G上有无横线)可以看到,当后 种输入组合(GAB 1且 GBA 0,时,两个使能输入端都无效。这种组合使收发器输出端处于高阻(悬空)状态




图 1.33 总线收发器方框图

#### 具有二态输出的四线总线收发器 74LS243

图11 34为该总线收发器的逻辑图和功能表 首先需要注意的是图11.34 a)逻辑图中两个控制信号 GAB和 GB1,的有效电平 如图 1.34(b)中功能表所示,当 GAB有效 低。且 GBA 无效 低,时,数据由 A向 B 传送 A 回 B ,A,向 B。等) 当 GAB 无效(高)且 GBA 有效(高,时,数据由 B回 A 传送 两个输入端都为无效电平时,将使每对双向缓冲器的两个缓冲器输出端进入高阻状态 这样就把总线 A 和 B 隔离了。

从以上讨论可以明显看出,使一个控制输入端有效而使另一个控制输入端无效、就设定了数据传送方向。这个方向由有效控制信号记忆法规定。需要说明的是,GAB-0只允许数据由 A 问 B 传送 GBA-1 仅允许数据由 B向 A 传送。这两个例子中必须同时把相反的控制输入端设为无效信号如果两个输入信号无效、电路在任一方向都不允许有数据传送、这就是高阻状态、这时两条总线彼此完全隔离。


如果两个控制输入端同时有效,电路会怎样呢?这将使每对缓冲器中的两个缓冲器都使能,数据可同任一方向传送,换句话说、总线 4 与总线 B 连通。

#### 具有三态输出的八线总线收发器 74LS245

74LS245 基本上是四位74LS243的8位版。逻辑图、功能表和逻辑符号见图11.35。尽管控制输入端稍有不同,但功能表(图11.35(b))还是讲清了它的用法 G输入端用来使能器件,当G为高(无效,时,输出为高阻状态、当G—0时,方向(DIR)输入端控制着数据流过收发器的方向 缓冲器包含与74LS243中 样的施密特触发输入电路、这样就提高了缓冲器的噪声容限。11.5节将再次15论74LS245集成电路,并将提到它在PC机中的应用。

## 11.3.3 具有三态输出的寄存器

在没有涉及具有一念输出的地址总线缓冲寄存器和存储寄存器之前,关于具有一态输出的收发器和总线缓冲器的订论不会结束 为此我们选择了两种不同的4位寄存器,即74173和74295



| GAB | GBA | 工作方式                  |
|-----|-----|-----------------------|
| 0   | 0   | $A \longrightarrow B$ |
| 1   | 1   | $B \longrightarrow A$ |
| 1   | 0   | нΖ                    |
| 0   | 1   | LATCH $(A=B)$         |

(b) 功能表

图 11.34 具有三态输出的四线总线收发器 74LS243




图 11 35 具有三态输出的八线总线收发器 74LS245

#### 具有二态输出的 4 位 D 型寄存器 74173

该寄存器可用为总线缓冲寄存器。它的8位版也已商用化。图1136为该寄存器的逻辑图和功能表,电路的基本操作及分析方法与82节中的并行输入/并行输出寄存器类似。

74173的功能表见图 11 36(b) 当任 数据使能输入端 G 或 G, 为高或者时钟输入保持为低、图 11.36 动中的寄存器将处于保持方式 当G = 1 或 G, 工目提供了时钟脉冲PCT时,通过每对触发器 1、1上方图 5 】,各触发器 Q端数据经该触发器循环 为使数据出现在输出引脚,输出控制端的输入、M和 V 必须有效、如果 M 工或 N = 1、则 1Q-4Q 上的 念输出缓冲器处于高阳状态力能太底部的注释表明,带有时钟的触发器操作不受输出控制信号(M和 V 的影响,这表明只要数据使能输入端 G 和 G ,有效,寄存器在其输出处于高阳状态时也能装入数据,当CLEAR = G = M = V = 0 日提供了时钟PGI 时,寄存器的输出 Q、随数据输入 D、而变化

图 11 37 电 27 74173 寄存器的标准逻辑符号和 ANSI/IEEE 符号,标准符号 1. 的门在电路内部 ANSI/IEEF 符号表明,低有效输出控制输入端(M和 V)的与门使输出有效 如果输出无效,1Q 标准逻辑符号为 4Q) 1. 的倒 角表明输出处于高阻状态,剩下的与门符号表明低有效数据使能输入端(6 和 G<sub>2</sub>)和时钟 PGI 一起把数据装入输出端

#### 具有二态输出的 4 位右移 / 左移寄存器 74LS295

该寄存器的操作类似于8.2 节中的4位双向通用移位寄存器74194,主要的区别在于二态输出本节将介绍其他细微差别和功能表的详细情况。逻辑图和功能表见图 11 38





图 11 36 具有三态输出的四位 D 型寄存器 74173

| CLEAR | CLOCK    | $G_{\parallel}$ | $G_2$ | М | N   | 数据  | 輸出     |
|-------|----------|-----------------|-------|---|-----|-----|--------|
|       | Y        | X               | χ.    | , | ſ   |     | CIFAR  |
| 0     | 0        | <del></del> λ   | X     | ŋ | (   | λ.  | HOLD   |
| 0     | J ♠<br>1 |                 | X     | 0 | Ð   | х   | нOLD   |
| (     | †        | X               | 1     | 0 | • † | ν.  | 4OLD   |
| 1,    | 1        | U               | 1     | 1 | n   | _ ı | Q - 11 |
| 0     | <b>†</b> | 0               | 0     | 0 | 0   | 1   | ۱ ب    |
|       | * †      | 0               | U     |   | x   | \ \ | H Z    |
| v     | * †      | 0               | 0     | λ |     | X   | H. Z   |

\* 当M或NT 个方高时 触发器的可钟操作不受其影响

b 功能表

图 11 30 | 续 | 具有 . 杰输出的超(7 D型寄存器 74 73



(a) 逻辑符号





图 11 37 74.73 集成电路



(a) 逻辑图

| LD/SH | CLK | ос  | SER | A B C D<br>并行                                            | $Q_A$                | $Q_B$             | $Q_C$            | $Q_D$                | 輸出         |
|-------|-----|-----|-----|----------------------------------------------------------|----------------------|-------------------|------------------|----------------------|------------|
| 1     | 1   | 1   | X   | XXXX                                                     | $Q_{4_{\parallel}}$  | $Q_9$             | $Q_{\zeta_0}$    | $Q_{D_0}$            | 保持         |
| t     | +   | 1   | λ   | $a b \epsilon d$                                         | a"                   | b                 | 6                | $d^{\circ}$          | 并在接入       |
| l     | +   | 1   | X   | $Q_B Q_C Q_D d$                                          | $Q_{B_n}$            | $Q_{r_n}$         | $Q_{D_n}$        | d                    | 左移         |
| 0     | 1   | 1   | X   | XXXX                                                     | $Q_{A_0}^{\sigma_0}$ | $Q_{B_0}^{-n}$    | $Q_{\epsilon_n}$ | $Q_{D_i}$            | 保持         |
| 0     | 1   | 1   | 1   | xxxx                                                     | l i                  | $Q_4^{\nu_0}$     | $Q_{B_n}$        | $Q_{C_n}$            | 石移         |
| 0     | . ₩ | 1 , | 0   | $\mathbf{x} \mathbf{x} \mathbf{x} \mathbf{x} \mathbf{x}$ | 0                    | $Q_{4}$ , $Q_{4}$ | $Q_{B_a}$        | $Q_{C_{\mathbf{x}}}$ | 石移         |
|       | *   | 0   |     |                                                          |                      |                   | D <sub>n</sub>   |                      | 右移<br>Hi Z |

<sup>\*</sup> 触发器时钟操作不受OC影响


(b) 功能表

图 11 38 具有 . 念输出的四位右移 | 左移寄存器 /4LS295

保持。功能表说明了可以建了 HOLD 方式的两种条件。在每种条件下,CIK 都保持高电平,这意味着触发器不能改变状态。HOLD 方式下的输出为  $Q_{s_0}$ ,  $Q_{c_0}$  及  $Q_{p_0}$ 、在 CLK 输入跳变为高电平并保持之前,输出分别立即等于  $Q_s$ ,  $Q_s$ ,  $Q_c$  及  $Q_{p_0}$ 

并行装入。在方式控制输入端(LD/SH)变高之后,时钟脉冲的第一个 NGT 到来时、A、B,C和 D并行装入,这说明寄存器的装入是同步的,在装入操作中,串行数据输入端(SER 受到抑制寄存器的 Q输出端在图 11 38(b)功能表中为 a,b,c 和 d。小写字母分别代表 A,B,C 和 D输入端的电平

**左移**。左移操作需外接集成电路,图11.39为左移方式连接后的74LS295逻辑符号、该图显示了每个触发器输出端连接到前一个触发器的并行输入端。串行数据由 $D端输入,由Q_{A}端输出。为了完成左移操作,方式控制输入端(LD/SH)必须为高。$ 



\* 139 车度对左移方式的 / 41.8.295 集成电路逻辑符号

左移方式、均功能表输出表明 $Q_t = Q_t$ , $Q_t = Q_t$ , $Q_t = Q_t$ , $Q_t = Q_t$ , $Q_t = Q_t$  ,对为数据问左移位, 协议从 $Q_t = Q_t = Q_t$  是有表明 $Q_t$  等于(TK NGL到来时的 $D_t$ 编输入值  $Q_t = Q_t$  说明 $Q_t$  等于最近的 CLK NGL到来之间的 $Q_t$  的值。简而言之,数据通过寄存器问左移位


右移。图 138点)中的功能表表明当方式控制输入端 TDISE 为低时、寄存器为有移方式 表中第一个在移输入项表明串4.数据(SER)为高一当SER——1时、该方式的输出表明在有效时钟 沿层 Q=1, $Q_1$   $Q_2$   $Q_3$   $Q_4$   $Q_5$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$   $Q_6$ 

高阻状态 在前面的工作方式中输出控制 OC 信号 自为高 OC 1时允许寄存器输出驱动总线 当OC 竞低时、输出被每步地置为高阻状态 这是因为当OC = 0时输出缓冲器无效 功能表中本行输入项中的"\*"表明触发器的时钟操作不受OC影响 因此高阻状态可可完成装入 移位等 系列操作


### 11.3 节复习题

参照制造商数据表回答下列各题

- A 定义 .念
- B. 定义总线争用
- C. 当 6 = 0 时、图 11 40 中缓冲器的输出为



- D. 当G 1电、图 140 中缓冲器的输出为\_
- F 图 1.40 中的倒 角表示
- 1. 说明数字系统中单线收发器的用途
- G. 省G=01, DIR 0时, 图 1141 中电路的功能是什么
- H. 当 6-1 . [ DIR ] . 时,图 ... 41 中电路的功能是什么?



- I 图 11 42 在什么工作方式下为移位寄存器?
- J 若输出控制 + OC 为低、图 11 42 在什么 I 作方式下为移位寄存器'




图 11 42

# 11.4 数据转换

# 要点

- 1. 定义有关数据转换的术语
- 2 说明数模和模数转换的基本原理
- 3. 数据输入值给定的情况下、计算 R-2R 梯形电阻的输出。

- 4. 说胡逐次逼近式模数转换的原理
- 5. 说明闪速 同步/模数转换的原理及其优 缺点
- 6. 说明使用 ADC 和 DAC 的数据采样系统中每个方框的作用

现实世界中大部分已测量的量都是模拟的、如温度、速度、加速度、压力 位置和强度信号等如果这些模拟信号所代表的信息要由订算机或者其他一些数字处理系统来处理,则必须转换为一系列代表模拟值的信息(这些操作由模数转换器(ADC)来完成数字信号可以由我们熟知的数模转换器 DAC 电路再转换为模拟信号 为了利用今天数字技术的优势,从模拟到数字及从数字到模拟之间的相互转换是必需的

并多。並过程由计算机控制 计算机的数字输出必须正常转换为实际过程控制的模拟信号 转换灯模拟信号的大小与计算机的数字输出成比例 此转换由DAC完成,DAC可以看成如图11.43所示的电位计,其输出电平由数字输入控制且与之成比例。实际上,这个转换过程可以由下面所讨论的梯形网络来完成




图 11 43 数模转换示意图

## 11.4.1 数模转换

最常用的数模转换方式之一是使用梯形网络 图 11.44 所示的梯形网络就是熟知的 R-2R 梯形网络 下面以输入 1000,0100,0010 和 0001 为例来分析 R-2R 梯形网络。

### R-2R梯形网络

**輸入 1000(D\_3\sim D\_0)**。图 11.45(a)中梯形网络的模拟输出电压由节点 D指向地 该图显示了一个完整的梯形网络,而且标注了数字输入值( $D_3\sim D_J$ ) 电路从节点到地之间的等效阻抗为 2R。例如, $R_{\rm eq}=20~{\rm k}\Omega$ ,则  $R_{\rm eq}=20~{\rm k}\Omega$ 。

如果从节点 A 开始依次分析到节点 D,就可以很容易地看出该梯形网络的等效阻抗为 2R。因为本例中输入 D。与逻辑 0(地)相连,所以图 11.45(a)中下面两个 2R 电阻为并联。结果是节点 A 和地之间的等效阻抗( $R_{eq}$ )为 R。详细说明见图 11.45(b) 等效阻抗( $R_{eq}$ )与节点 B 和 A 之间的电阻串

联,称为 $R_{\rm sa}$  因此,与点B到地之间的等效阻抗( $R_{\rm sa}$ )为2R,而该阻抗与图 11.45(e)中D 输入端电阻 2R 井联。它们的并联结果  $R_{\rm sa}$  又与图 11.45(d)中  $R_{\rm n}$  串联 继续分析图 1 .45(e 和图 11.45(f)可以看出,节点D到地之间的等效阻抗为2R。图 11.45(g)显示 $D_{\rm s}$  与逻辑 1 相连,为D 电压 高数据输入的典型电压值 D +3 3 V 至 +5 V 当数字输入为 1000 时,节点D 的输出电压( $D_{\rm sa}$ )等于 $D_{\rm sa}$  = 2




图 1.44 R 2R 梯形网络




图 11 45 R-2R 梯形网络(输入1000)





图 .145(续) R 2R梯形网络(输入1000)

当一个数据输入为高,而其余数据输入为低时, $V_{\text{out}}$  可由下式计算:  $V_{\text{out}} = V_{\text{in}} \div 2^{h-n}$ 

这里的  $\Lambda$  为梯形网络二进制输入的数目,n 为高输入位的位置序号。如果上例中  $D_n$  的输入逻辑电平为 +4  $V_n$  则输出电压为

本例证明了当数据输入为1000时、1<sub>~</sub> 为1<sub>。</sub>-2

输入0100 (  $D_3\sim D_0$  k 本例  $^4$   $D_s$  输入为高,其余数据输入为低。完整的梯形网络如图 11.46(a) 所示 本例假设 R=10 k $\Omega$ , 2R=20 k $\Omega$ 






图 11.46 R-2R 梯形网络(輸入 0100)

图 11 46由中 的电路显示扩广等效润抗。前例说明,看忽略 $R_a$ 及从与气D到D,的阻抗  $2R_a$ 则 节点(到地的等效配抗为  $2R_a$  图 1.45 (c 中  $R_{\rm ed}$  ) 和是,在本例中由于D 查到逻辑。输入,该阻抗并不与D 输入端电阻 2R 母联。上例中D 输入端与逻辑 0 地)相连

图 11.46,e)中重四子等效阻抗电路。因  $D_{ij}$  0,  $D_{ij}$   $D_{ij}$  输入隔离为接地。这样, $R_{ij}$  与 $R_{ij}$  +  $2R_{ij}$  与 $R_{ij}$  与 $R_{ij}$  与 $R_{ij}$  +  $2R_{ij}$  与电压。在1.5 下上,在1.5 下上

用工例中公式验证1、如下所示

$$V = 2^{V} = 4^{2} V + 2^{2} + 4^{2} V + 2^{2} + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2} V + 4^{2}$$

图 11 47te 重调了该电路 因为 D, 0 和 D, 0 ,Br, D, 和 D, 的电阻 2R 叫为接地。从节点 B 到地间的意阻抗为  $10\,476\,k\Omega$ ,这会在与点 B 产生  $+1\,375\,$  V 电压,在 节点 C 产生  $+0\,75\,$  V 电压,节点 D 的输出电 + 为  $+0\,5\,$  V

$$V_{ma} = V_{ma} : 2^{N-m}$$

$$- +4 V - 2^{4}$$

$$+4 V - 2^{4}$$

$$- +4 V - 8$$

$$+0.5 V$$

输入0001 ( D<sub>3</sub>~D<sub>0</sub> )。R-2R梯形网络的输出电压为+0 25 V

$$V_a + 4 \text{ V} : 2^{4.0}$$
  
 $- +4 \text{ V} - 2^4$   
 $= +4 \text{ V} : 16$   
 $= +0.25 \text{ V}$ 


此处的详细分析与上例类似,所以没有必要再分析 遍 电路图见图 11 48(a 和(b)

 $I_a$ 的公式表明,输入为1000时,输出电压为 $I_a$ : 2;输入为0100时、为 $I_A$ : 4;输入为0010时、为 $I_a$ : 8,输入为0001时,为 $I_a$ = 16。当不只一个数据输入为高时、梯形网络的输出电压可由叠加法计算得出。

图 11.49 显示了确定  $V_{\text{out}}$  的叠加法。输入为 1100 时的完整梯形网络 见图 11.49(a) 上例中假设数据高输入电平为 +4 V,而电阻为 10 k $\Omega$  和 20 k $\Omega$ 。图 11.49(b)重画了此电路。

图 11.49(c)为用叠加法将  $D_2$  对地短路的梯形网络 输出电压为  $V_m$  : 2 = 2 V 图 11.49(d)为  $D_i$  对地短路的情况 该电路的输出电压为  $V_n$  : 4 = 1 V。因为从每端得到的电压极性相同,所以它们可以相加。

$$D_2$$
 对地短路时  $V_{out} = 2 \text{ V}$   
 $D_1$  对地短路时  $V_{out} = 1 \text{ V}$   
 $V_{out} = 3 \text{ V}$ 






图 11 47 R-2R 梯形网络 (输入 0010)

这个例子说明高数据输入时的输出电压  $V_{out}$  可用叠加法相加得到 当数据输入为 1001 且高数据电平为 3.5 V 时,计算 DAC、R=2R 梯形网络的输出电压:

$$V_{\text{out}}(1000) = V_{\text{n}} \div 2 = 1.75 \text{ V}$$
  
 $V_{\text{out}}(0001) = V_{\text{n}} \div 16 = 0.219 \text{ V}$   
 $V_{\text{out}} = 1.969 \text{ V}$ 




图 11 48 R 2R 梯形网络 输入 0001

图 11.5(a)为从 MOD-16 加法计数器输入的 4 位数据 DAC 每增加一个计数,输出电压增加 0 25 V DAC输出电压的波形见图 11.50(b) 每个连续的模拟输出以 0.25 V 递增,它等于 U.SB.






图 .1.49 R-2R梯形网络(输入1100,



d D 输入部付地知路

图 .. 49 读 R 2R梯形网络 输入1100







图 11 50 数模转换

图 - 51 为具有 R 2 R 梯形网络和一个运算放大器。运放。的 DAC 这种结构中运放具有很高的输入阻抗和一倍的电压增益,该运放结构称为电压跟随器。运放的高输入阻抗可防止增加梯形网络的负载、从而完成精确转换



[图 .15] 节有电压跟随器缓冲的 R 2R 梯形网络

### 开关电流源 DAC

R 2R 梯形网络 DAC 的操作是以求输入电压之和产生模拟输出电量为基础的 许多 DAC 集成电路采用电流开关来完成更高速 更精确的转换 输入用于控制开关, 开关反过来向运放提供电流, 开关实际 L是由数据输入控制的晶体管 这时DAC的作用是产生与数据输入成比例的输出电流 输出电流可通过运放转换为输出电压

图 11.52 中的电路显示了一个 R 2R 梯形网络,同运放电路提供与数据输入成比例的电流 反 问运放起缓冲器的作用  $D_i$  输入为高,因此电流  $I_i$  流过运放反馈电阻( $R_{p,r}$ ,电流大小田参考电压( $I_{\rm RP}$ )决定 这样,数据输入、 $D_i$   $D_0$ )电压的微小变化对转换过程没有影响

如果  $D_i$  和  $D_i$  为高而  $D_i$  和  $D_o$  为低、则流过  $R_j$  的反馈电流( $I_i$  ,等于电流  $I_i$  与  $I_i$  之和、输出电 玉为  $I_{int}$   $I_i$   $I_i$ 





图 11.52 开关电流源 DAC

多种不同的DAC都可以商用、其操作人都基丁上述原理。运放结构中以输出反相或同相电压 为外、可选择合适的运放反馈电阻值来获得电压增益。图 11.53 为 DAC 的符号。该 8 位 DAC 相当于 National Semiconductor 公司的 DAC 0808



## 11.42 数据转换规则

DAC 及 ADC 的制造商数据表提供了数据转换的规则。上确理解该规则有助于从理想实现方案 到实际电路的转变。规则定义如下

分辨率定义为由转换器编码1 LSB的变化所引起的DAC输出电压的最小模拟增加量或减小量分辨率用位表示为 2°, 这里 n 为 DAC 的输入位数 DAC 0808 为 8 亿转换器,因此该转换器的输出信号可分为 2° 256)种模拟电压值 DAC 的 LSB 对应于连续模拟输上的 个台阶幅度,表示DAC 的分辨率 图 11 50(b)中标出了 LSB ADC 的分辨率定义为当输入以相当于 LISB 的值递增或递减时,引起 ADC 的输出增加或减少 LSB 的输入电压的变化 ADC 的分辨率为台阶宽度的名义值在线性数据转换中,LSB 是分辨率大小的正式单位

8位 DAC 可产生 256 种模拟输出电压。256 种输出电压的每个值对应。个一进制输入组合。设模拟输出电压的范围为 0 V 至 1+8 V,所以 1 LSB 8 V :256 = 0 031 25 V 该电压代表满量程的 0.39% 12 位 DAC 因能产生 4 096 种模拟输出电压而显著提高了分辨率。设电压输出范围为 0~8 V,则该 DAC 中 1 LSB = 8 V :4 096 0.001 953 V 我们可以注意到,12 位 DAC 每 1 LSB 的增量变化更小,这使得它输出的模拟信号比 8 位转换器更能代表理想输出。具有 12 位分辨率的 ADC 可以分辨满量程的 4 096(2<sup>12</sup>)分之一或 0.024 4%。

微分非线性误差是1个理想的LSB在最坏情况下的偏差,此类非线性可表示为满量程的百分数或小数位、 $\pm$  0.5 LSB 最大微分非线性误差表明,给定数字输入 $V_{ou}$  的变化范围在半个LSB 引起的电压之内。例如,若一个LSB 变化对应的 $V_{ou}$  变化为0.02 V,则 $V_{ou}$  与理想电压的差别总是在0.01 V之内。若转换器的微分非线性误差超过1 LSB,很可能导致输入增加时输出反而减小。这种现象称为非单调操作。单调操作表示输出有一个范围,该范围的符号在输入信号增加时不会改变。换句话说,输出的值将一直随输入信号的增加而按比例增加,而不是下降一摆动)。图 11.50(b)中的 DAC输出波形是单调的。

建立时间是指从DAC输入码变化到模拟输出达到最终值的给定容差范围内的间隔时间。通常该容差规定为"0.51SB"

### 11.43 模数转换

计算机常用于建筑物环境控制。代表温度和湿度的模拟信号必须转换为计算机可用的数字信号。转换由称为模数转换器。ADI 的集成电路完成。下面将介绍最常用的模数转换方法。

#### 逐次逼近式 ADC

查次通近式ADC非常普及、从大量的不同类型的商业用途可以看出这一点。逐次逼近式ADC由运放比较器、逐次逼近寄存器(SAR)和图 11 54 □ 示的 DAC组成 SAR 只是用来存储逻辑 0 和 1 的 组触发器




图 11 54 逐次逼近式 ADC

当输入开始转换信号时,SAR以MSB位为高,其余位为低(100···0,开始、逐次逼近循环 SAR的数字输出代表中间值,由 DAC 转换为模拟量 DAC 的模拟样本输出信号与运放中的模拟输入信号相比较 若 DAC 样本信号大于模拟输入信号,则运放输出为低,MSB位置为低,第 1 MSB位置为高。若 DAC 样本信号小于模拟输入信号,则运放输出为高,MSB 保持高,第 1 MSB 位也置高一旦SAR 触发器已经根据运放输出置位或复位,就将重复采样及调整过程,必要时该过程将持续到LSB位 逐次逼近循环完成后,SAR中的内容就代表对应于模拟输入的数字量。循环结束后,产生一转换结束(EOC)信号,用来锁存数据。EOC 信号也用于通知其他数字器件ADC中当前数据有效

图 11.55 为国家半导体公司的 8 位转换器 ADC0800 的方框图。该逐次逼近式转换器采用 P 沟道 MOS 技术,包括 256 组电阻(每个 300 Ω,和 256 个模拟开关。未知模拟电压通过模拟开关与电阻 节点电压进行比较。当节点电压与模拟输入电压相等时,转换循环完成。这时在输出端锁存了一个 8 位补码 1进制字

ADC0800的正常操作需要在电阻网络上跨接一个10 V的参考电压( $V_{\rm RLF}$ )。在转换循环开始时,模拟输入电压与电阻网络中心点进行比较。如果模拟输入电压大于5 V(0.5  $V_{\rm REF}$ ),内部逻辑将改变开关点,下次把模拟输入与7.5 V(0.75  $V_{\rm REF}$ )比较。该过程一直持续到电压比较相等。当输出使能端OE=1时,锁存的数据能够输出。OE=0时,ADC输出处于高阻状态。

每个ADC0800转换循环需要40个时钟周期。在此期间,FCC信号保持低(ADC单) 循环结束,LOC 变等。下一一用始转换脉冲到来之前,必须有4个附加时钟周期。把EOC输出与开始转换输入相连,可以把转换器设置为自动运行。在该结构中,仅当电路初始化。 电 期间才需要外加开始转换脉冲




图 11 55 8 位转换器 AD( 0800 方框图

### 闪速(同步)ADC

如图 1156 所示, 闪速转换器采用运放比较器, 闪速转换器的主要优点是高速操作。参考电压从一系列电压分压端连接到每个运放的反相输入端 模拟信号从每个运放的司相输入端输入。当模拟输入信号小于参考电压时, 比较器输出逻辑 1

运放比较器的输出连接到 个优先编码器 关于第10章学到的优先编码器,我们应牢记两个要点:(1)编码器检测有效输入线(本例中为高,并将其转换为二进制数或编码输出;(2)当多个输入同时有效时,优先编码器只响应优先级最高的有效输入 设图1156中优先编码器的#1、#2和#3输入为高,而其余输入为低、则编码器输出011(D<sub>2</sub>-D<sub>0</sub>)

闪速 ADC 操作的简要分析说明了电路的简单性。本例中电压分据器连接在地和 +10 V 、 $V_{\rm RFF}$  之间 电阻节点电压分别为  $V_{\rm v}=8.75$  V, $V_{\rm s}=6.25$  V, $V_{\rm s}=6.25$  V, $V_{\rm s}=5$  V, $V_{\rm s}=3.75$  V, $V_{\rm s}=2.5$  V, $V_{\rm s}=1.25$  V,

模拟输入( $V_s$ ,为4.25 V 时,连续分析可知  $V_s$  比  $V_s$   $V_s$   $V_s$  和  $V_s$  小,而比  $V_s$   $V_s$  和  $V_s$  大 因为  $V_s$  小于  $V_{\rm ner}$  ,所以从运放的 #7~#4 比较器输出为低,从运放的 #3~#1 输出为高。因为 #3 输入

为优先级最高的有效输入、互以优充编码器输工 011 - 若模拟信号增加到 5 25 V. 则优先编码器输出 000 D - D。)、对为 V > 4、#4 编码器输入当前有效




图 11 56 闪速 同步 \D(

从以上分析可以明显看出,数字输出是模拟输入的大致近似 若进行更多的比较,电路会产生更好的近似值,但是进行更多的比较则需要更多的运放 闪速 ADC需要 2°1个运放比较器来完成 n 为 进制数的比较

大多数计算机使用 8 付或更多位的数据总线 因此, 闪速 ADC需要 255 2°-1, 个比较器来完成模拟信号的 8 位编码。这样做将显著提高分辨率, 但缺点也很明显, 比较器数目的增加既增加了成本又加大了功耗。

半闪速转换器 (semiflash converter)的使用克服了闪速 ADC 需要大量比较器的缺点。某些制造商把这种转换器称为 half flash converter。修正后的闪速 ADC 使用高 4 位和低 4 位采样比较器来完成 8 位编码。

#### 转换糖度

图11.57为DAC精度与线性转移函数的比较。8位DAC的转换精度不会超过±1/2LSB或±2<sup>8+</sup> 分之一 它为满量程的0.195%。该百分数是8位DAC在不出错时能够达到的最好精度。该精度实际为99.805%,但我们习惯于把精度规定为0.195%,这其实是不精确度。




图 15 日46 理想线性转移函数

ADC 的精度描述了模拟输入 UL 与三进制输出等效值之间的差异。例如,若 8位 ADC 的精度为 + . 15B、 J. 编出精度在 0.39% 之内。图 . 158 为 ADC 的理想线性转移函数




图 11 58 ADC 理想线性转移函数

量化定义为用量子物理规则把数量值限定为一系列离散值。自然,ADC 必须把模拟输入量化为输出编码(位)的有限数值、这将使所有的 ADC 产生量化误差

在 DAC 和 ADC 中会碰到大量的其他误差。其中一些已在本章订论过

条奎斯特采样定理表明,为了重现一个周期性信号,采样频率至少应该是被采样信号中最高频率的2倍;

 $f_s \ge 2f_m$ 

这里的 f、为禾样频率、f. 为被采样的最高频率

实际上,采样频率可能为最高输入频率的许多倍。根据经验、采样速率可为被采样信号中最高频率的22倍。如果采样频率达不到被采样信号(f,)最高频率的2倍,在低频部分会产生失真、这

种头真称为花香。是用于采样频率和被未栏频率之间的差异小于 $f_n$ 而引起的。花叠频率会产生失真和错误的 ADC输出

在 ADI 输入端连接抗混叠滤及器 1 以前除混叠 allasting, 的影响 因为混叠误差一口产生就不能纠上, 所以该滤波器下常重要 例如, 在数据采集系统中, 混叠误差既不能识别也不能从数据 九中去伊 抗混叠滤波器的物率吨, 引选为采样频率的一个 滤波器的输出在f, 2至少应下降40 aB, 这将为正差额频率低于f, 并防止昆叠

近几年、数字和计算机技术的快速进步导致了转换技术的提高。高集成变的 MOS 技术使得集成电路制造商能够把控制电路和 ADC 集成在单个长片上。由有效数据数据表可知、许多转换器专 ]设计成无需接口逻辑即可与计算机兼容

图 11 59 中的方框图画出了一个完整的数据采样系统。图中大多数电路在本节都已经进行了介绍。 观察方框图 5 以引入两个观点并总结已讲过的数据转换过程




图 11 59 数据采样系统方框图

我同已经看出,必须使用低通抗混叠输入滤波器,以确保能在ADC的输出端正确重现模拟信号 输入滤波器可以是有源的或无源的。

并非所有的 ADC 电路都需要采样和保持(S/H)电路,一般应用于 ADC 转换速度不足以允许保持操作的高速操作情况下 为确保高速操作时的转换精度、S/H 电路降低了随机误差 通过在比ADC转换时间间隔更短的时间内测量模拟输入、并在下 个采样周期开始之前存储该样本,即可实现这 点。ADC把模拟输入信号量化并编码为 系列离散的数字输出电平 信号处理,顾名思义、允许控制和调节数字信号 有时、本过程只是为下一次再转换存储数据

DAC把数字信号数据还原为模拟信号 每个模拟输出电平都是其 进制等效值的直接函数。每个采样电平都保持不变,直到下一个采样电平到来 本采样系统中将平滑滤波器用于输出电路,以平滑模拟输出

## 11.4 节复习题

- A. 如图 11.44 所示,设  $D_3=0$  V, $D_2=+4$  V, $D_1=0$  V 及  $D_0=0$  V 。 求梯形网络的  $V_{out}$  。
- B 如图 11.44 所示,设  $D_3$  = +4 V, $D_2$  = +4 V,D = 0 V 及  $D_0$  0 V。求梯形网络的  $V_{\rm out}$ 。
- C 10 位 DAC 可产生多少个模拟输出电压值?
- D. 设输出电压值范围为 0~5 V、求 10 位 DAC 中 1 LSB 的模拟台阶幅度。
- E 求上题中11SB 为满量程的百分之几?
- F. 定义单调性。
- G. 说明闪速转换器的主要优缺点。
- H. 说明奈奎斯特采样定理
- I 由于 ADC 采样速率过低引起的低频失真, 称为\_\_\_\_
- J. 说明图 11.59 中各方框的功能。

## 阶段性小结(11.3节~11.4节)

总线争用为两个或多个器件同时自数据总线输出数据所致,结果导致产生无效数据。让所有连接到数据总线的器件都具有一态输出能力,即可助止此类问题。连接到器件的一态输出电路必须由特定的地址选通。这样在任一上包只能有一个器件在总线上进行通信,其余的电路输出因被置为高阻状态而在电气上与数据总线隔离

多种具有 态输出的 1 缓冲器、寄存器 存储器件和收发器都已约商用化 具有一卷输出的 收发器多用于计算机,以便在功能上协助总线控制

数据转换在许多电气应用中都会用到。如果用计算机控制交流电动机的速度,计算机发出的数字速度信号必须转换为抠动电机的模拟信号。通常,模拟反馈再转换回数字格式,以更新计算机信息。


数据转换出数模转换器(DAC 和模数转换器(ADC 实现。DAC "生"。进制输入成比例的模拟输出电压 ADC "年代表模拟输入信号的数字输出码 数

## 阶段性练习 (11.3节~11.4节)

参照制造商数据表回答下€.各题


. 当有以下輸入时、图 11 60 中的电路输出 13~4 Y 力多少?

|    | 1 <i>Y</i>    | 2 <i>Y</i> | 3 <i>Y</i> | 4Y   |
|----|---------------|------------|------------|------|
| a. | ı             | Hı-Z       | 1          | Hı-Z |
| b. | 1             | 1          | 0          | 0    |
| e  | 0             | 0          | l          | 1    |
| d  | $H_{1}$ – $Z$ | 1          | $H_1/Z$    | 0    |



2 当有以下输入时,图 11 61 中的电路输出 13~4 Y 为多少?


|    | 1 Y  | 2Y   | 3 <i>Y</i> | 4 <i>Y</i> |
|----|------|------|------------|------------|
| a. | 1    | Hı Z | 0          | Hı-Z       |
| b. | 1    | 1    | 0          | 0          |
| c  | 0    | 0    | 1          | 1          |
| d. | Hı-Z | 1    | Hı-Z       | 0          |



- 3 G=0 月 DIR-1 时,图 11 62 中的 74LS245 能实现什么功能"
  - a. 高阳


- c 数据 B 到 总线 4
- b 连通(A=B)
- d 数据 A 到总线 B
- 4 to 1.1 DIR = 1 时、图 11 62 中的 741.5245 能实现什么功能?
  - a 高阻

- e 数据 B到总线 A
- b 连通 (A B)
- d 数据 A 到总线 B
- 5. 图 11.62 中国三角表示总线收发器具有 态输出
  - a. 对
  - b. 饼



- 6. 当 CLEAR 1、 $G_1=0$ 、 $G_2=0$ 、M=0、N=0,Data 1且 CLK PGT 时,图 11.63 中的 74173 寄存器能完成什么功能?
  - a. 高阻
- c. 清零
- b 保持
- d. Q输出 = Data
- 7 当 CLEAR = 0, G = 1,  $G_2 = 1$ , M = 0, N = 0, Data = 1 且 CLK = PGT 时,图 11.63 中的 74173 寄存器能完成什么功能?
  - a. 高阻
- c. 清零
- b. 保持
- d. Q输出 = Data

- 8 当CLEAR = 0, C = 0, G = 0, M = 1, N = 0, Data =  $I \text{ [I CLK = PG \Gamma d_I]}$ , 图 11.63 中的 74173 寄存器能 3 成什么功能?
  - 北部科
- ☆ 清学
- 5 保持
- a ()输出 = )ata
- 9 当CLFAR = 0, C = 0, G = 0, M = 0, V = 0, V = 0, V = 0 Data = 1 且 CLK PGT 时,图 11 63 中的 74173 青春器能是或什么功能?
  - a 高阳
- c. 清孝
- 6 保持
- d. Q输出 Data



- 10 当输入为  $1000 \cdot D_{3} \sim D_{0} \cdot$  时,图 11.64 中的 R 2R 梯形网络的输出为  $V_{o}$  : 2
  - a 对
  - b. 错
- 11. 当输入为 0001 (  $D_{i}$   $\sim$   $D_{0}$  ) 时,图 11.64 中的 R -2R 梯形网络的输出为  $V_{ii}$  > 2

- a (†
- b. 错
- .2 如图 II 64 所示,在 R 2R 标形网络中,连接运放毛用跟随器可防止对梯形网络加载
  - a 対
  - Ь 籍




图 11 64

- 13. 图 11 65 中的电路为
  - a 闪速 ADC
  - Ь π X 电流源 DAC
  - c 逐次逼近式 ADC
  - d 逐次逼近式 DAC





图 11.65


- 14 图 11 66 中的电路为 ......。
  - a. 闪速 ADC

- ь 开关电流源 DAC
- e 逐次逼近式 ADC
- a. 逐次通近式DAC



## 15 图 11 67 中的电路方。

- a 因速 ADC
- a 开关毛流源 DAC
- c 逐次通近式 1DC
- a 逐次逼近式DAC



## 11.5 应用与故障诊断

### 要点

L 给 。 个包含总线或 及器 LAC或 ADC在内的计算机电路, 在给定电路输入的情况下确定其输出 2 给定一个包含总线或 复器、DAC或 ADC 在内的 上路的放障, 确定其最「能的症状

诊断混合技术。PH 和 MOS 逻辑电路的兼容性故障是一层典型的操作。给定驱动门合适的输入电平、然、检查负载门的 V<sub>0</sub> 和 V 、以确定它们是 5 萬定制造规格。如果电平超出容限,就要检查扇出和兼容性的每项指标、4 过这种情况很少发生,除非是最新的工程系统。如果兼容性和负载没有错误的问题依然存在,那很互能是设备故障、需要更换

计算机的双同数据显找和并行信构要求有息线收发器来帮助控制数据思线。图1.68中的方框图说明了1.3节中讲过的74E8245 乌线或发器的用法。




图 11 68 计算机中 8 总线收发器部分的方框图

74LS245 收发器的 G输入端为器件使能端。当G端为高时,集成电路的输出端处于高阻状态。当G端有效时(G=0),方向(DIR)输入控制着通过收发器的数据的传送方向

计算机的微处理器通过系统主板上的扩展插槽与存储器(RAM和ROM)连接,还与如图.1.68 所示的称为智能芯片的一些外围设备连接 这些外围设备包括可编程中断控制器(PIC)、可编程间隔定时器(PIT)和可编程外围接口、PPI)集成电路 这些集成电路支持微处理器的运行

当系统总线控制器发出的数据使能DEN信号有效时,连在微处理器上的总线收发器(74LS245) 将处于工作状态。高信号 DEN 表示数据总线上发生了数据传送。如果信号无效,收发器输出端将处于高阻状态,从而使系统数据总线与微处理器断开。总线控制器上的数据发/收(DT/R)信号控 的,有权交益1 对数据作送方向。微处理器的与操作使该信号变高,读操作使其变低。该信号为高时、数据从 4 传门 B、 这1 对为低时、数据从 B 传见 1

RAM地上地择信 ) RAM ADDR SEL )变低、测使 RAM (在储器)数据总线收发器有效 。 在当也。1. 线 中域有效的 RAM 只地址 可、该信号才有效 数据传送力 自由扩展存储器 (AMEMR)信号指 包 改操作期间、XMEMR信号有效、使数据从 B 传向 A RAM 存储器到微处理器 ,约有写操作型证、数据通过双发器由 A 传向 B · 微处理器到 RAM 有储器)

试地址有效主核。AENBRD 信号使与ROM连接的总线收发器有效。具有在直接存储器存取 TOMA 操作 1希中,这信与才会变高、从而使收发器无效。AENBRD信号也用来使急线控制器的 DLN信号无效。这样,微处理器制息线收发器也将无效。这两个收发器的失效使它们处于高阻状态,这就允许IMA控制器完全接管系统总线的控制权。在ROM读:IOR 操作期间或者当地址位 1, 科 1 为0 归则输入输引。读操作期间,ROM收发器的TIR输入端被置低。B至,1 55节曾讨论了电路控制可B至,4 的数据传示

类优选工 68的故事诊断电路是基下扩一章订论的故障诊断技术的 通过逻辑探针可以检查科校验数据总线 的数据 PC操作期间,黄灯的闪烁表明数据总线工在使用 虽然这只是一个快速检查,但是当总线工被使用时,它将校验到总线的活动。要记住,74LS245是TH集成电路,因此输入工路其实就是高输入 C输入油开路将使芯片处于高阳状态 DIR输入端开路将使数据传送方户水远为从 4至B 如果微处理器总线收发器的DIR输入端开路,微处理器将不能读取存储器,这将便系统不能占层动。初始化

114节曾经提到专 ]为提高计算机性能设计的转换器已经有用化 National Semiconductor 公司的DAC0830就是 个例子,它是815微处理器兼容的双缓冲器DAC 该集成。路使用了R 2R梯形网络来分配参考电查,利用了CMOS电查开关和控制逻辑,但和TIL兼容 当需要高分辨率时,可以使用National Semiconductor 公司的10位也、DAC1000系列)和12位型(DAC1208-1230)

图 11.69 为 DAC0830 的功能图 在集成电路输入端有两个 8 位的锁存器、这就是"双缓中" 双锁存器配置使得微处理器能够把数据装入输入锁存器、存储数据、然后在需要转换对把数据转发给DAC 锁存器 这就允许按要求快速更新 DAC 输出 另外、同一个选通信号可使多个 DAC 同时更新




图 11 69 8 位微处理器兼容的双缓冲器 DAC0830 功能图

图 11 70 为两个DAC与微处理器控制系统的接口。根据需要可用此方式并行连接多个DAC、如果电路中加入更多的 DAC、需译码产生更多的片远地址线




图 11 70 微处理器控制多 DAC

两个 DAC 的片选输入端由独立的地址线控制。如图 1170 所示,DAC 的转换信号(XFER)输入端连接在一起,由同一根地址线控制,以便同时更新两个 DAC。模拟输出等于  $I_{\rm sur} \times R_{\rm p}$ 且与  $V_{\rm REF}$  反相

DAC0830中所有不用的输入端必须接地或 $V_{\alpha}$ 。悬空的输入被视为高,但输入端开路时可能会发生静电危害。

DAC0830 是为微处理器的接口兼容性而设计的,但是它可以连接为允许内部锁存器把数字输入连续转换为模拟输出、这种设置通常称为直通方式。把CS,WR,WR,和XFER接地,把ILE接+5 V即可进入直通方式。

要诊断图 11.70 所示电路的故障,首先要把故障与其中一个或全部两个 DAC 隔离。如果两个 DAC 都没有模拟输出,问题肯定出在同时影响两个 DAC 的地方。操作过程如下:

- 1 检查所有集成电路的  $V_{cc}$  和地。
- 2. 检查 DAC 参考电压 ( $V_{\rm res}$ ), 确保其在规定范围之内。
- 3. 确保电路工作期间译码器脉冲提供给 DAC 的 CS 输入信号为低。

- 4. 确保电路工作期间译码器脉冲提供给 DAC的 XFER 输入信号为低
- 5 确保 WR Strobe 输入迅通信号为低,以便锁存器能够装入数据
- 6 确保 DAC Disabic HF 为高、以便领有器能够装入数据
- 7. 确保数据总线上的数据有效

知果只是一个DAC 通道看问题、对应该如上所述检查该DAC 的输入并检查运放

# 本章小结

本章第1节总体介绍了TTL和(MCS技术, i) 心了接口问题及其解决方法。电流供出。电流灌入和电压兼容性是设计逻辑电路时必须考虑的重要参数。虽然数模和模数转换被单独列为一节, 但它们实际上是使数字和模拟信号兼容的接口电路。

通过讨论器件的需求及其实现,本章讲述了特殊功能的集电极开路输出和「态输出电路。数字系统通过DAC和ADC转换电路与现实世界通信。数字数据量由DAC转换为模拟量、ADC完成相反的过程。

转换的质量取决于器件的分辨率 模数转换可用多种不同方法完成 其中的两种,逐次逼近式和闪速式,在本章进行了详细介绍

本章定义的转换术语对于从整体上理解数据转换业高重要, 应该牢记

## 习题

参照制造商数据表回答下列问题

#### 11.1节

- 1 TTL 集成电路中使用了哪类晶体管??
- 2 74LS00 中 LS 指行么<sup>2</sup>
- 3 CMO、集成电路中使用了哪类晶体管?
- 4. TIL 和 CMOS 哪种技术的集成 复最高?
- 5 数字集成电路中序号 B(.T 指什么?

#### 11.2节

- 6 驱动电路和负载电路之间的接口电路的作用是什么?
- 7. 图 11 71 中电流为灌入还是供出(选择正确答案)





图 1171


- 8 图 171 中 I, 数据表中 -0.4 mA) 流向哪个方向?
- 9 图 171 中左边与非门为驱动还是负载门(选择正确答案)。
- 10 说明数据表中看规定值的含义
- 1. 流出逻辑电路的电流为描电流还是灌电流(选择)确答案/
- 12 输出 7 人低电,逻辑门供出电流还是灌入电流(选择正确答案)
- 13 定义扇击
- 14. 什么是 ITI 门島输入的最小输入电压电平?
- .5 有 么是 ITI 门低输入的最大输入电压电平。
- .6 己知 74508 与门的低电平输出电流( $I_{\rm cl}$  ,为 20 mA、负载门低电平输入电流为 -2 mA,则 扇出是多少
- 17 扇出过载时, TTL 电路会怎样?
- 18 定义关于数字电路 ]的噪声免疫力
- 19.图 11.72 中虚线与"]符号代表什么?
- 20. 图 11.72 中每个逻辑门中的菱形符号代表什么?
- 21 标准 TTL 逻辑门输出能还是不能线与(选择正确答案)

#### 11.3节

- 22 图 11 73 中缓冲器内的符号代表什么?
- 23. 当 G = 1 目 G 0 时图 11 73 中缓冲器的输出分别为多少?




- CT 24 当有下列条件时,图 1174 中74LS243 总线收发器分别处于什么 L 作方式
  - a.  $GAB = 0 \coprod GBA = 0_{\circ}$
  - b. GAB = 0 且 GBA + 1。
  - c.  $GAB = 1 \perp GBA = 0_c$




25. 数字系统中总线收发器的作用是什么?

# 114节


26 当  $D_0$  = +4 V, $D_2$  = 0 V,D = +4 V 且  $D_0$  = 0 V 时,图 11 75 中 R-2R 梯形网络的输出为多少




- 27 当 $D_{\gamma}$  = 0 V = 0 V = 0 V  $= D_{\gamma}$  = +4 V  $\oplus$  = 11 75 中R = 2R 梯形网络的输出为多= 2R
- 28 图 176中的电路信成哪种类型的数据转换"
- + 1 29 当力 +5 V、D。 0 V、D +0 V L D。 +5 V 时、图 H 76 +转换器的输出电压为多少
  - 30 智 176丰运放的作用是1 么个
  - 31 智 176 中运放的电压增益是多少°



- 32 定义DAC的分辨系
- 33 图 11.77 中的电路完成哪种类型的数据转换:
- 34. 判断图 1. 77 中的电路



- 35. 判断图 11 78 中的电路
- 36. 图 11 78 中的转换器与其他类型的转换器相比有何优点?



### 所有各节

将下列定义与其术语连线凸配 因为术语多于定义 所以有此术语不会用到

### 定义

- 37. 用土给其他逻辑 , 支电路提供输入的逻辑门或电路
- 一38. 当其输出为低 1 , 时, 流入逻辑 也路输入引脚或 输出引脚的电流
  - 39. 逻辑门输出能可靠驱动的最大输入数
  - 40. 把数字信号转换为模拟信号的电路
  - 41. 在 ADC 中由于采样频率过低引起的低频失真
- 一42. 数字系统中, 当一数据总线连接时需使用的 种门或电路
- -- 43. 可用于线与输出的一种 ]或电路
  - 44. 由于转换器编码 1 LSB 的变化引起的 DAC 输出电压的最小模拟变化

### 术语

- a 扇入
- b 扇出
- e ADC
- d DAG
- e. 驱动电路
- f. 负载电路
- g 拉电流
- n 灌电流
- 1. 混叠
- 1 分辨率
- k 集电极开路输出
- 态输出
- m 量化

# 第12章 存储器

# 重要术语

Andress Bus 地址 最後 Bus 以卷

Bus Cycle 总线周期

Byte 学方

Certra, Processing Unit(CPU) - 中央处理器

Cortrol Bus - 控制总线 Data Bus - 数据总线

Dynamic RAM(DRAM ) 动态 RAM

Electrically Transable PROM(EEPROM)。电可 擦除 PROM

Erasable Programmab, ROM(FPROM) 可擦除可编程 ROM

Firmware 間件

Flash Memory - 闪速存储器

Hardware 604

Input/Output(I/O) 输入 输出

Mask ROM(MROM) 掩膜 ROM

Memory Address 有锗电压

Memory Capacity 有储容量

Memory tell 存储单元

Primary Memory 主有堵器

Programmable ROM(PRCM - 可编程 ROM

Pseud + Static RAM(PSRAM - 伪静态RAM

Random-Access Memory(RAM) 随机存取存储器

Read Bus Cycle - 凌息线周期

Read-Only Memory(ROM 具读存储器

Refresh 刷新

Secondary Memory 輔助存储器

Software 软件

Static RAM(SRAM) 静态RAM

Volatie Memory 易失性存储器

Write Bus Cycle 写总线 刮期

# 本章要点

- 1. 了解有关存储器各类术语的具体含义。
- 2. 根据已知存储容量确定所活的地址输入数目
- 3. 怎样识别不同类型的 ROM, 了解如何擦除 ROM 中已存储内容、以及如何对其进行再编程
- 4. 不同类型 ROM 及闪速存储器的优缺点。
- 5. 识别不同类型的 RAM。
- 6. 比较不同类型 RAM 的优缺点。
- 7. 理解刷新的目的
- 8. 确定指定存储器的地址范围、绘制存储器的地址分配图
- 9. 根据给定的地址范围设订地址译码器。

# 概述

存储器是计算机的重要组成部分,用来存放系统程序、应用程序及各种数据信息 这些数据 由 进制数1和0组成)能表示不同的指令 数字、字母以及各种符号,等等 不同的存储任务可以使用不同的存储器

在数字系统上、存储电路、能存放两种数值、逻辑 0 和逻辑 1、第6章介绍的触发器就具有这种 方能 5 5以、第6章的内容是本章的基础。

第一台改集 | 自场的电脑 | 1974年 | 与由 Micro Instrumentation Le emetry Systems 出售的 AL TAIR 8800、其存储器存量具有 256 字 市 | 到 1977年,各量为4 KB 或 8 KB 的存储器已很普遍 | 此 1、Larex 2017年 FRS80 包电脑 2投放 市场、它的随机存取存储器(RAM 的容量为4 KB 同时 期、某些类型、算机的存储器的容量 2 kB 32 kB

98. 年出现的IBM PC和1982年土现的Commodor 64. 其随机存取存储器的容量又提高到64 KB至近 983年 IBM PC XF领具有了128 KB的随机存取存储器 360 KB的软盘驱动器以及10 MB的硬盘驱动器

在这场计算机革命中、存储器谷量的扩展及系统工作速度的提高都取得了长足的进步。例如、Metoria 16800 微处理器、它的时钟频率达到了2 MHz,而目前、系统操作速度仍在稳步提高。

本章包括了存储器电路的基础知识,考虑到实用性,以通用存储电路为主介绍存储器电路的 ... 作方理 构成及国址等问题

# 12.1 存储器的基本概念

## 要点

- 1. 定义有储器的有关木语
- 2. 介绍存储器芯片的容量以及如何订算地互线函数目

1 算机存储器可分为两类: 王存储器和辅助存储器 主存储器又称为机载存储器,用来存放微处理器当前要使用的数据和程序、用户可随时访问且存储速度快 随机存取存储器(RAM 和只读存储器、ROM 就属于主存储器 目前,RAM和ROM 要用半导体器件构成,是半导体存储器、这类存储器的存储速度快、但最大的不足是存储容量受到限制

与主存储器相比、辅助存储器能存储更多的数据,适应了目前对存储器容量越来越高的要求。 辅助存储器的存储能力很强、《称为大容量存储器 硬盘 软盘 光盘(CD)以及磁带等都属于 辅助存储器 辅助存储设备是昆合设备,既有机械机构,又有电子机构,因而存储速度比主存储 器慢

如果数据是以指令序列的形式存储在存储器内,这样的指令集合称为程序。程序,又称软件,是由数值1和1组成的。计算机内部的微处理器。各种集成电路以及其他的组件统称为硬件。硬件,如存储器芯片、与其内部存储的软件程序合称为固件。

在计算机内部, 对数据的处理、传送和存储是不断进行的。数据的传送是双向的, 需要传送的数据可取言存储器和输入/输出设备, 也可向存储器和输入/输出设备传送数据。

计算机内数据的传送是依靠总线完成的。总线,就是导线或组导线,利用它可将一个系统中的多个设备连接起来。例如,利用总线,就可以将计算机的微处理器与存储器和输入。输出设备连接起来。总线可以是些实际的导线,也可以是电路板上的布线。计算机内通常有一类总线,地址总线 数据总线和控制总线,如图12.1所示。地址总线是单向总线,用于微处理器对指定存储器或1/0设备寻址数据总线是双向总线,用于一微处理器之间的数据传送、数据总线的宽度、数据线的数目)就是系统的字长。字,是数字系统中能同时处理的数据的位数,存储器是以字为单位进行存储的。如果数据总线是由8根数据线构成的,字长就为8位(1个字节);如果数据线是16根位,

字长就是16位(重常又称高位字节和低位字节 控制总线之是双向的, 计算机利用它来发出特定的指令, 诸如读 与或中断指令等 该总线也用于监控某 设备的工作状态或确认某一事件 关于计算机的 总线体系结构,详见图 12.2 图中, 地址总线 自20 根地址线构成, 标号为 4 。~ 4。, 数据总线包含 8 位数据线 从图中,看中, 做处理器是该系统的核心部件, 通常称为中央处理器(PL), 控制着计算机内的所有活动。




图 ) | 微机内部存储器及 总线示意图




图 12.2 微机的总线体系结构图

当微处理器完成一项指令时、所花费的时间称为总线周期。总线周期与时钟周期不同,一个总 线周期可能由多个时钟周期组成 例如,微处理器正从存储器中读取数据,则处于读总线周期,而 向指定的存储器内写入数据点, 新为与总线周期

对了记号,不同类型的总线局期,微处理器生成了几种不同的产制信号;

读(RD): 水疗制产导低电子有效、表示微处理器正由存储器中或IC 编写读入数据。读操作 也称无取数操作

写(WR) 该扩制, 方低电子有效、表示微处理器上可存储器内或IO端口写数据 写操作也 标为存储操作

输入 - 输出端目 存储器 ( O/M ): 当该控制信号为低电平时,表示微处理器正在访问存储器,为自电平,,表示微处理器正在访问10端目

做处理器要通过外围设备。外部通信、所以键盘、鼠标、打印机及磁盘驱动器等是计算机必不四少的组成部分。这些设备通常又称为输入/输出。1/0)设备 输入 输出端目是微处理器与1/0设备1-1/0 过信的通道。

RD、WR和IOM。号在某些计算机中表现形式小 样 MEMRD表示对存储器进行读操作、MEMWR表示对存储器进行写操作;IORD表示对IO设备进行读操作;IOWR表示对IO设备进行写操作等。这些信号止了×分存储设备和IO设备的地址 有关生成这些控制信号的逻辑电路在第5章已介绍过

在图 12.4 和图 12.2 中,用方块表示存储器,其中一种存储器就是只读存储器(ROM) ROM 是 由制造商编程的,其内部数据不易丢失——般条件下,其存储的内容既不会丢失也不会改变

ROM中包含着很重要的初始化数据,正是这些数据保证了计算机的正常启动和运行,这些数据标识引导程下。 中系统完成目检和初始化,引导程序将硬盘或软盘中的磁盘操作系统装入随机存取存储器(RAM 中 磁盘操作系统程序用来实现计算机的内务处理

系统一旦启动,就可以运行向用程序了。应用程序可以是字处理程序。电子数据表或游戏等当确定运行某个应用程序后,该程序就被装入RAM中

订算机加电启动后、首先进行系统自检、屏幕上会显示检测结果 然后、磁盘操作系统的常驻 部分会自动由硬盘驱动器装入内存 随之、屏幕上出现主菜单、主菜单中显示可使用的应用程序信息 对于不同的计算机、配置可能有所不同、但基本过程是一致的。

在分导过程中、计算机对内部存储器进行检测 系统初始化时、对 RAM 的读写要进行多次、 以确保它能上常工作 在对 RAM进行检测时、使用了多种不同的位模式 ROM 使系统启动和运行、 有 RAM 为应用程序提供了暂时驻留、有利于快速访问和存储用户数据

图 12 2 中有多片 RAM (随机存取存储器),"随机存取"表明了RAM 读写数据的方式。在RAM 中,所有存储单元被访问的机会均等,没有优先级别、这一点与磁带存储器不同,后者按照顺序存取的方式存取数据,所以速度非常慢。用户既可以读取RAM中的数据,也可以随时写入新的信息、基于此,RAM 又被称为读写(R/W)存储器。与RAM 相同,ROM 中所有存储单元被访问的机会也是均等的,但用户只可以读取其中的内容,不能进行写操作

RAM的缺点是保存的信息易失,当电源电压 日除去,其内部存储信息全部丢失,这是由它的内部结构决定的,读者可以回顾有关触发器的内容, 触发器的初态是置位态还是复位态是不能预知的, 就这 点而言, RAM 和触发器类似 所以, 在系统启动并运行引导程序时, 要对 RAM 发出复位指令, 使其内容清零 当去掉外部电源时, 会自动生成复位指令, 因此 RAM 中的内容就全部丢失了。

为了避免由此而造成的损失,可以采取一些措施。一种方法是使用备用电池。目前, 些系统可以定时将 RAM 中的内容存入硬盘,这一过程是自动完成的,这样可使数据长久保存。

存储器由许多存储单元组成、每一个存储单元只能存放一位二进制数 通常用存储容量来衡量存储器存储数据的能力 存储容量就是存储器内存储单元的数目 存储器是以字为单位进行存储的,一个字单元由若于个存储单元构成、有一个存储器又包含有若于个字单元 个存储容量为8 k × 1 的存储器能存储8 192位数据、1 k = 1 024 J、该存储器的每一个字单元可以存放一位二进制数 存储器内部有许多字单元、每一个字单元有一个固定的编号、即地址

图 12.3 所示是 个 RAM 电路,内含 8 个字单元,每一个字单元存放一位二进制数,所以该电路中的 个字单元就是 个存储单元,图示电路采用 74TS138 作为地址译码器




图 12 3 8 × 1 RAM 电路

人  $52^{12}-8$ ,所以 548 个年单元编码需要 34 地址 648 生 4 种 12 人 利用 这个 方程可以解决前面章节中提到 12 中 的 的 模 回 题,该 方程 令 2 的 12 次 12 等于学单元的 数目,即 12 MOD 12 12 12 13 14

第7章介绍了如何根据指、的模确定计数器所需的触发器数目,可以利用同样的方法来确定不同数目的字单元所需的地址线数。设字单元数为X, n为所需的地址线数,则  $2^n - X$  如果令 $2^n - 32$ ,则n可按如下的方法求解;

n = log# 产单 元 ÷ log 2

 $\log 32 : \log 2$ 

=5(也用线)

存图 12.3 中, 地址译码器的 《相输中端与8个子单元的低电平有效输入端相连, 这个输入端称为片点端(S, 有时也称为使能端、E)或片能端(CE), 低电平有效 如果该输入端输入为高电平,则相立的字单元及被选中,数据输出线处于高阻态

图 12 3 中、各字单元还有 3D W R 输入器, 该输入器的电平状态决定了是对相应字单元进行读操作 RD/W R = 1 ) 还是亏操作 RD/W R = 0 ) 详细内容可见 12 3 节

如果设RD/WR=...4<sub>2</sub>-1-101.则5号字单元被选中,其内部存储内容被送到输出端。具体,作过程是,将101 医到地过译码器的相应输入端,则译码器的输出端 Y,输出为0,相应的5号字单元的是选端 CS 0,即5号字单元被选中。其余7个字单元未被选中,所以它们的输出量高阳态

如果图 12 3 中的每一个字单元由8位并行输入 并行输出寄存器组成, 则一个字单元可以存放8 位二进制数, 该图就成为 8 × 8 的存储器电路 第一个8 表示电路中字单元的数目, 第二个 8 表示每个字单元中包含的存储单元的数目

在实际使用中,存储器的容量都非常大,通常以K或M来衡量,1 K = 1024,  $\frac{1}{2}$  M = 1048 576 例如,某一RAM 芯片的存储容量为 32 K × 8,这表示该芯片内有 32 768 个字单元,能存储 32 768 字节(一个字节为 8 位)的数据、它的实际存储容量为 262 144 位

怎样计算该 RAM 芯片的地址引脚数呢?

n log 327 68 - log 2 15 (地址引展)

在本节中介绍了一些有关存储器的基本概念和术语、牢记这些概念有助于理解后面的内容 其中某些概念和定义如下所示:

总线: 导线或一组导线, 多个部件间的公共连线

I/O: 输入/输出

1 K: 1 024

1 M: 1 048 576

存储单元: 存放 位 进制数的存储设备

主存储器: 计算机内部存储器, 即机载存储器

辅助存储器: 大容量存储器

ROM: 只读存储器,存储内容不易丢失 RAM: 随机存取存储器,存储内容易丢失

## 12.1 节复习题

- A. 将下列概念与其定义对应起来
  - (1) 上存储器
  - -2 辅助存储器
  - (3) ROM
  - 4 RAM
  - 5 存储単元
  - 6 1 K
  - (7) 总线 司斯

- a. 1 124
- Ъ 1 048 576
- c 微处理器执行 条指令所花费的时间
- d 易人性存储器
- e 非易失性存储器
- **「输入输出**
- g. 只能存放一位数据的存储电路
- n 机载存储器
- 、大容量存储器

- B 解释名词
  - 1) 易失性存储器
  - 2) 写总线周期
  - 3)字节
  - 4) 存储容量
- C 如果 片 R4M的存储容量为 16 k × 4, 其内部包含多少字单元;
- D 在存储容量为16K×4的RAM芯片中。每一个字单元可以存储几位数据。
- E. 在存储容量为 16 K × 4 的 R AM 芯片中、总共 引以存储 多少位数据?
- F 存存储容量为 16 K × 4 的 R 4M 芯片上有多少个地址引脚?
- G. 如果一片 RAM的存储容量为1 M×8、其内部包含多少个字单元?
- H. 在存储容量为1M×8的RAM芯片中、每一个字单元可以存储多少位数据?
- I 在存储容量为1M×8的RAM芯片中、总共可以存储多少字节的数据?
- J. 在存储容量为1 M × 8 的 R A M 芯片上有多少个地址引脚?

# 12.2 只读存储器

## 要点


- 1.介绍与只读存储器有关的术语。
- 2. 介绍几种常用的只读存储器以及如何对不同类型的只读存储器进行擦除和再编程操作
- 3 比较 MROM、PROM、EPROM、EEPROM 以及闪速存储器的优缺点及特性

只读存储器(ROM)是非易失性存储器,其内部存储的数据非常稳定,即使去掉或中断外部电源电压,内部的数据也不会丢失

ROM 内存放着系统初始化程序,这些数据包含在 ROM BIOS (基本输入/输出系统)程序中。 前面介绍的 RAM 检测就是该程序的 部分 RAM 检测和 BIOS 中的其他部分程序被称为通电自检、POST)程序, POST程序用以检测计算机的状态 目系统自检完成,BIOS程序会到 A 驱动器内 的软每中寻找操作系统、并自动各种作系统装入RAM中、如果A驱动器中没有软盘,则BIOS程序就到硬盘中寻找操作系统、BIOS就这样将对计算机的控制交给了新利宁

微机中的辅助 ROM 芯片 + 要用为字符件成器 数据转换器 代码转换器以支查找表

如图 12.4 所示是一个 4×4 ROM 电路 有储矩阵以虚线表示。是该 3路的主体、其中包含 4个字单元、每个字由 4个存储单元组成。电路中有两个使能输入端、片选端(CS 和输出使能输 OF 只有《两个使能端的输入都为有效值时,才能从 ROM 4 读计数据 "有CS 0时,地址译码器才能工作、2.果此时地址输入 4 。 一日,则地且译码器式 5 输出为低毛平



到124 4×4ROM电路

图 12.4 中的存储矩阵有 4 条列线和 4 条行线、行线和列线共有 16 个交叉点、每个交叉点可看成是一个存储单元。交叉点处接有二极管时相当于存入逻辑值 0. 没有接二极管时相当于存入逻辑值 1. 设  $Y_1 = 0$ ,则行线 3 被选中、列线 2 与它的交叉点处接有二极管,二极管工向导通、使列线 2 为低电平,并且该值被送到输出缓冲器  $D_2$ 的输入端;列线 3 与行线 3 的交叉点处未接二极管,所以列线 2 未导通,逻辑值为 1,且该值被送到输出缓冲器  $D_2$ 的输入端

只有当CS和OF输入都为有效值时,输出缓冲器才能工作、否则将处于高阻态。图 12 4 的存储矩阵中所存储的内容如表 12 1 历示。经过验证,表中所给的数据是正确的。在验证过程中,对任一治定的地址,只能从指定的行线中读取数据。如果在矩阵的交叉,处有一极管,则当行线为低电平时,相应的交叉点处为低电平;若交叉点处没有一极管,则当行线选中时,该交叉点处为高电平

| 表 12 1 图 12 4 例 A 4 HOM 电瞬的行通约各 |             |                  |       |    |    |           |  |  |  |  |  |  |
|---------------------------------|-------------|------------------|-------|----|----|-----------|--|--|--|--|--|--|
| A,                              | $A_{\circ}$ | $\overline{D}_9$ | $D_2$ | D, | D, | 对应 16 进制数 |  |  |  |  |  |  |
| 0                               | 0           | 1                | ,     |    |    | В         |  |  |  |  |  |  |
| (                               |             | U                | J     |    |    |           |  |  |  |  |  |  |
|                                 |             | 1                |       |    | (  | t         |  |  |  |  |  |  |
| 1                               |             | 1                | 1     |    | 0  | 4         |  |  |  |  |  |  |

表 12 1 图 12 4 所示 4 × 4 ROM 电路的存储内容

图 12 4 所示的 ROM 电路简单说明了 ROM 的工作 身理 下面详细介绍 4 种不同类型的 ROM 掩襲 ROM MROM , 即通常所说的 ROM; 订编程 ROM、PROM); 可擦除可编程 ROM EPROM , 因为要利用紫外线擦除内部存储数据,又称为 LVPROM,电可擦除可编程 ROM、LEPROM

### 12.2.1 掩膜只读存储器

掩膜只读存储器 MROM)的存储内容是由制造商写入的、用户不可对其进行再编程 存储单元内存入的是逻辑值1还是0,是由存储矩阵中各交叉点处有投有 极管或 极管求决定的,而交叉点处有无有效平导体器件根据掩膜确定 掩膜的开发和制作需要化费大量的财力,所以不适合下批量生产

计算机中、BIOS 程序通常存储在 MROM 中, 这是因为大批量生产会大大降低 MROM 的成本但是在一些研究和开发工程中一般不使用 MROM 存储数据, 因为生产量少, 成本太高

利用 MROM 可构成 16 × 4 数据 代码转换器、如图 12 5(a)所示 图中电路利用 MROM 将上进制代码转换为格雷码,转换结果见表 12.2,其中上进制数作为 MROM 地址 承码器的输入,而存储器中的存储内容就是格雷码

| 进制数  | 格雷码          |  |
|------|--------------|--|
| 0000 | 0000         |  |
| 0001 | <b>U0</b> 01 |  |
| 0016 | 0011         |  |
| 0011 | 0010         |  |
| 010c | 01.0         |  |
| 0101 | <b>01</b> 1  |  |
| 0110 | 0101         |  |
| 0111 | 0100         |  |
| 1000 | 1100         |  |
| 1001 | 1101         |  |
| 101( | 1111         |  |
| 1011 | 11.0         |  |
| 00   | 10 0         |  |
| 1101 | 10           |  |
| 1110 | £ <b>001</b> |  |
| 1111 | 1000         |  |

表 122 二进制,格雷码




图 125 利用 MROM 实现 进制与格雷码之间的转换

MROM 存储矩阵中除了可使用 1极管、也可使用双极型晶体管 ( 1极管) 和单极型晶体管 MOSFET (场效应管 来表示存储内容。关于如何利用双极型晶体管来表示逻辑值1和逻辑值0, 如图 12.5(b)和 c)所示。在图 12.5(a)所示的 MROM 电路中,每一行有 4 个逻辑交叉点

图 12 5 中、交叉点上的方框表示该交叉与处有辐体管 元 12 5 (m) 、存储的数值为主 总 5 中被选工 ( N = ) 、 .6 远、地址 译 5 为 + 始工作、输、局电工有效 相应的行飞被远中 因为晶体管的基极与行飞和接、阿以发射与上引偏置、较晶体管导通、有电流 查经输生电阻而使输出为高电下、非输出逻辑值 1

# 12.2.2 可编程只读存储器

掩膜 ROM 由于放本点,只适用于大批量生产。对于ROM 盖求。较小的情况,可以使用可编程 ROM · PROM

「ROM 电路柱比较、为了保证用。编程的实现、PROM 在晶体管电路中加入了熔丝连接、如图 12.6 所示。将《12.6 与》12.5 ,和co比较来看,与熔丝连接保持完整时、对几行线。且被选中、则晶体管守电、输出为工; "1熔丝被熔断后、晶体管与行线间内连接断开、输出为 0




图 .26 带有熔丝连接的 PROM晶体管

用户可以利用PROM编程器对PROM进行编程。根据要存入的内容,用户可使用PROM编程器熔断相应位置。的熔丝。以这种方式对ROM进行编程的过程又称为熔固。事实上、PROM编程器通常又称为PROM熔固器

MEL 时, PROM 芯片所有的熔丝都是完整的, 用户可根据不同的有储内容选择需要熔断的熔丝 但熔丝一旦熔断就不可恢复, 听以 PROM 又被称为 次可编程 (OTP) 器件 图 .26是 PROM 电路的一种连接方式 按照这种方式, PROM 出厂时内部存储的数据全为 I、熔丝一旦被熔断, 存储的内容则变为 0。

有些PROM的原始存储数据为 0、而熔丝熔断后存储的内容变为 1 所以用户在对PROM进行编程时一定要注意这一区别,要按照制造商提供的编程指导进行

图 12.7(a)所示是  $256 \times 4$  TTI PROM 芯片的方框图,图 .2.7 b,是该 PROM 的逻辑符号、由于字单元数为 256、共需要 8 根地址线、每个字由 4 个存储单元构成,所以存储容量是 1.024 位。该片 PROM 的存储矩阵如图 12.8 所示,由 32 根行线和 32 根列线构成, $32 \times 32 = 1.024$ 。

冬中的 32 选 1 地址译码器输出高电平有效、对应一个地址输入只能有一根行线被选中一行线的序号标在图 .2 8 中矩阵右侧、列线的序号标在矩阵 方 每8 根列线为一组、作为8 选 1 数据选择器的输入、这样、每选用一根行线、就会有一个4 位数据输出。下面举例说明它的工作过程。

及地址输入为  $1\sim 4$  11111000, 高 5 (上地址为  $A\sim A$ 、 1 1111<sub>2</sub> 31 16,它们作为 32 选 1 地址外码器的输入,选中行线 31 低 3 位地址为 4,46—000,作为数据选择器的地址输入 66、每个数据选择器的 66、输入线被选中 所以,根据 8 位地址输入,PROM 输出的是图 12.8 中圆圈所包围存储单元内的内容 图 12.7(a)中的输出缓冲器是一态缓冲器,它有两个使能端,只有 67—67—0时,缓冲器 41能,作,否则输出与现高阻态




图 12 / 256 × 4 FTL PR(M 集成电路

图示的 TIL PROM 芯片应按照下述步骤进行编程:

第 1 步: PROM处于停用状态,将需要编程的存储单元的相应地址送到PROM的输入端 将  $G_2$  端接地。G 端悬空

注意: 每次只能对一个输出位进行编程、不需编程的输出端可以开路

第2步:选择需要编程为高电平的输出位,在相应输出引脚上加上正向电压 V<sub>11</sub>,慢慢调整电压,使其由 +5 V 增加到 +10.5 V,调整速率应在 I~10 V/us 之间。

第3步: 在G 端输入宽度为 $10 \mu s$ 的负脉冲, 使芯片处于工作状态

第4步:验证存储内容是否已正确写人。在已完成编程的输出引脚上外加一负载(所加的负载定要符合技术要求,  $I_{01}$  和  $I_{0H}$ ),使设备处于工作状态,将  $V_{\zeta}$  减小至 +6 V、最后减 到 +4 V、即可完成验证。验证时常用的输出负载是 TTL 门电路。

第5步:验证完毕后,在该输出引脚上再加5个编程脉冲。




图 .28 256 x 4 PROM 存储矩阵

图 12.9 是上述编程过程的波形 第1个波形是 PROM的地址输入、波形中的时刻:表示前 个地址的编程已经完成,新的地址输入 PROM,只有:时刻后新的地址才稳定目有效。




图 129 256 × 4 PROM 编程操作波形

图 12.7 所示的 PROM 存储容量 为  $256 \times 4$ ,它的学长 为 4% 知果需要存储容量为  $256 \times 8$  的 有储系统、国称两片容量为256×4的PROM方联起来

[图12 10是某有储器基片的外引脚排列图] 图中既没有读户引期RD/WR, 12没有与使能端WE, 所以该存储器是只读存储器。是主上有 10 根地月线 - A。4 ),表明该片 ROM 内有 L 024 ( 1 K ) 全 存储单元;由于有8个数据输出端,所以每个存储单元中可存放8个数据。因此这是一片存储容量 为1K×8的ROM芯片,共8192位 8个数据输出引脚也表示该存储系统的字长为8位,使用的 是 8 位数据总线




图 12:00 ROM 与片的外引脚图

#### 12.2.3 可擦除可编程 ROM

使用PROM最大的不便之处就是它的一次编程性,数据一旦写人,不可修改。如果写错了、整 片存储器就报废了

使用可擦除 ROM 就可以解决这个问题。根据 ROM 的生产类型不同,有两种不同的擦除方法。 下面会逐一介绍。尽管可对这类器件进行读或写操作,但实际应用时,只要程序写人,通常便具对 它进行读操作。

可擦除可编程 ROM(EPROM)是利用紫外线擦除,利用电写人的一种只读存储器,数据一旦写人 就不易丢失。如图 12.1. 所示,EPROM 封装背面有一个透明的石英窗口、用紫外线对其照射约 20 分 钟,即可完成擦除操作。通常,石英窗口要用。块不透明纸带盖上,以免引起错误的擦除操作。只 有在对 EPROM 进行擦除操作时才可以将纸带除去





图 12 II FPROM 封装

EPROM 中的存储单元是由增强型绝缘栅场效应管(E-MOSFFT)构成的,在它的控制栅和导 电沟道间有一个特殊栅极、称为浮置栅、而浮置栅与控制极和导电沟道间是彼此绝缘的, 其结构如 图 12.12(a)所示。

在 E-MOSFET 的栅-源之间加上电 E,随着电压绝对值的增大、管子的漏-源极间形成导电 沟道、管子就可以导通、此时所对应的栅-源电压称为阈值电压 如果浮置栅末注入电荷、则阈值电压远远小于5 V,一旦与之相连的行线被选中、管子导通、输出逻辑 1

对于如图 12.12(b)所示的存储矩阵,在漏极上加+6 V的电压,同时在控制栅上加+12 V的编程脉冲, 购会发生雪崩击穿,形成注入电流,可使相应存储单元的存储数据变为0,这个过程又称为热电子准入 这是由于在漏-源极电加上较高的电压后,将发生雪崩击穿现象;此时,在控制栅上加以高压正脉冲,则在栅极电场作用下,电子穿过二氧化硅层到达浮置栅 旬形成注入电荷。注入电荷后,为了形成导电沟道,必须存控制栅上加更高的电压,所以阈值电压大大提高, 般是 1,6 的2到 3 倍,而行线电压不可能达到这么大,所以管子不能导通,输出值为逻辑 0 图 12.12(b)中第 2 行带有星号的存储单元,其存储内容为 0,该行存储的数据是 10110 在编程过程中所需要的高电压使得这类存储器的在电路(m-c.reut)编程几乎不可能实现



ar 带有浮置栅的MOSFELL




图 12.12 EPROM

把EPROM放在零火线下。 < 20 ↑钟就 一个子中内各全部擦涂。 + 人子宜棚的电子在紫外线的照射下会表的足够的能量了图 + 产品栅,从几便所在存储器件号延、恢复为全、状态。

虽然这种FPROM 实现了对 ROM 与擦防 重广、侧直电荷看着一个气泡,从而使具立用受到了限制。与凡蒙外线照 LPROM 与的心英窗 11、LPROM内存储的内容会全部被擦除、白缸果只也改变 FPROM 与的心分内容。然不太方便一此》,要对 FPROM 进行掺介和与编程时,必须将等为从整个电路中取引。

# 12 2.4 电可擦除可编程 ROM

利用电子擦除了编程 ROM 人类克曼FPROM 企本的不是一包了擦除 PROM CFFPROM、又称为 EPROM )是一种静态存储器。其内部存储内存不宏丢失一观信的 LePROM 技术可以实现作一字与或整体数据内容的擦涂,每且不为要从电路中取出芯片就可利其进行快速的擦除和写入操作。此外,它不需要专门的编程人。

目前、对于LPROM的使用越来越广之 TIPROM 。用于计算机中域代 DIP转换器和跳接器;在数据收集和保险系统中,其作用尤其显著。在是程序制 无绝电话 无线通信和摄像机中,利用 EEPROM 可以存储各种有用数据;FFPROM 还广泛用于电话和,禁系统的代码的存储;力外,EEPROM 在微处理系统中也发挥着越来越重要力作用

EFPROM日存储单元的结构与 FPROM略有不同,实图 .2 .3 所元、 +FPROM 采用的主导体器件是N构道场效应管,广有序置栅、这一中与 EPROM 类似一浮查栅通过 -氧化化层与管子的其他部分绝缘,在管子漏极的尾端和字置栅之间是,常薄的隧道氧化物层 - 于Fewler Nordne.m 隧道效应,浮置栅可以收集或释放电子、这种量子力学效应只发,在孚置栅利漏极之间。 季置栅和漏极之间的这部分区域又称为隧道效应这




图 12 13 FFPROM 基本存储单元

图 12 14(a)所示的是对存储单元进行的"写0"操作 从图中可观察到, EPROM 的存储单元由两个晶体管构成,一个是普通的场效广管,另一个是双栅极介质的场效应管,与FPROM 器件相比,它的集成度较低 被选中的列线与+19 V 电源相接、选择线上加+21 V 的电压、空制栅(即字线 / 接地、源极悬空 这样、浮置栅上的注入电子进入漏极而使管子导通、输出逻辑 0

图 12.14(b)实现的是擦除操作。选择线上仍加+21 V 的电压、源极悬空,但列线和字线的接法与"写 0"操作正好相反,列线接地,而字线接+21 V 电压 这样使电子由漏极经过隧道注入浮置

栅、导致 FFT 导电沟道夹断、没着漏极电流流过、存储单元内的数据变为 L 这种加电方法使浮置栅俘获电子,这些俘获电子可以将存储数据保存 10 年以上

图 12.14(e)办 示的是如何对存储单元进行读操作。各端所加电压值如图所示。如果浮置栅上电荷为负、则晶体管截止、输出逻辑 1、如果浮置栅上电荷为正、则管子导通、输出逻辑 0




图 12 14 FFPROM 存储单元

· 个n位串行PROM集成电路通常有自己的指令集, 包含寄存器 译码器以及控制电路等, 可以实现下列功能。.

- 1. 读:发出读指令后,在数据输出( $D_o$ )引脚上串行输出相应数据。该引脚也用于在编程和 擦除操作时点控存储器的状态。
- 2. 擦除: 该指令用于将指定地址的存储内容置位, 即为逻辑 1。
- 3 擦除/写入允许指令: 给电路加电后,存储设备是不能进行擦除/写入操作的。只有发出擦除/写入允许指令后,系统才可执行所有的编程指令
- 4 写:发出该指令后、 $16位数据依次送入数据输入(D_i)引脚。注意片选端(CS)一定要接地$
- 5. 全写:将指令中指定的数据同时送入所有的16位寄存器中。
- 6. 擦除/写入禁止指令:不允许对芯片编程,只能进行读操作。

① 这是以 National Semiconductor 公司的 NMC93C06(256 位)/NMC93C46(1 024 位,LEPROM 为例的、使用的是 16 位寄存器。图 12 15(a)和(b,所示分别是它的框图和外引脚排列图,该芯片可以封装在 8 引脚的 DIP 内。




图 12 15 标准半导体串行 FFPROM

E<sup>2</sup>PROM最大的优势在于其编程的选择性。擦除或写入操作可以按位或字节进行,这样,当只需对程序进行部分变动时,节约了大量的时间和金钱。此外,直接在电路中即可完成对芯片的编程工作。大多数E<sup>2</sup>PROM自身都带有电压发生器,为编程提供电源,可参见图12 15(a) 通常,E<sup>2</sup>PROM可进行4万次擦除和再编程操作。

# 12.2.5 ROM 存取时间

ROM 存取JJ由 t<sub>see</sub> 是指有效地址输入和有效数据输出之间的时间间隔,如图 .2 16 的 ROM 时髦图 / 2 、

有于时刻ROM 告片的地址输入有效, 五时多片选(上端)打上有效电平。从五至, 4之间的时间间隔移力(上到输出延迟时间一广), 这是影响ROM工作效率的关键因素。

如果最大存取时间  $t_c$  为 100 m。那么通常  $t_s$  边似等 1 化。所以,有效地址 日建  $t_s$  ,就要 尽快在 (下输入端) 有效电平 输出使能 ()种)到输出延迟时间 ( $t_s$ ) 不是关键因素 事实 1 , (E) 有效 1 几,延迟一段 时间 ( $t_s$ ) 万,再使 ())有效 1 几,这段延迟 时间 可以 高达  $t_{t_s}$  的 50% ~ 60% , 的 1 个 公 影响 1 ROM 色、 奏取速 1

 $t_{AG}$  实质上是从地址有效到,Cr 有效之间的时间间隔。 $t\sim t$ ,加。 (E到输出延迟时间( $t\sim t$ ) 图,2.16中还有一个比较重要的时间 $t_{AG}$ ,是指输出使能。 $OE_{I}$ 高到输出不定之间的时间间隔。 $t_{AG}$ 实质上是  $OE_{I}$  无效到数据总线与高阻态之间的时间间隔




图 12 16 ROM 时序图

# 12.2.6 闪速存储器

可擦除 PROM 集成度高、16 K 到 4 M 位 ),存取速度比较快( $t_{ACC}$  典型值为 150 ns  $\tau$  但是,它不能进行在电路擦除,擦除速度很慢(大约需要 20 分钟),并且会擦除所有的数据。此外,PROM的编程需要专门的编程人员。

电可擦除 PROM 提供了在电路编程能力,但是它的集成度较低(256到4K位),由于数据是串行输出,所以读取速度很慢。EEPROM的擦除和编程具有选择性,可按位或按字节进行,速度也较快。

闪速存储器是一种较理想的存储设备,它将EPROM的高集成度与EEPROM的在电路可编程性结合起来,从而使存储内容稳定、集成度高、存取速度快、具有可编程性且成本低 如果闪速存储器位于系统板上、用户可利用软件对其实现再编程(更新)

目前, 闪速存储器的存储容量分别有1 M 位, 4 M 位和16 M 位几种。之所以具有这样高的集成度是由于闪速存储器的每个存储单元只使用一个晶体管,结构与EPROM类似。但是, 闪速存储器中晶体管的基底与栅极之间的氧化物层非常薄, 因而使其具有电可擦除性。

五束系统主要集成支局的与储器,作由于电源或重量广题不能支持磁盘驱动器,此时就可以使用闪速存储器。磁盘和硬盘驱动器的能耗比闪速存储器大、闪速存储器能耗大约为每小时 0 05 W,可硬盘驱动器的能耗均为每小时 1 W。此外、闪速存储器的存取速度快、存取时间在 60 ns 以内、每字节的写人间间约为 10 μs、利于容量为 64 KB 耐存储块、其块擦除时间为 1 6 s

根据编码和擦除的方式不可、内連存储器上分为两类 NAND 闪速存储器和NOR 闪速存储器 每种存储器都可实现1 对位编码

NNU闪速存储器的编程和擦除操作都利用了Fowler-Nordneim FN 隧道效应,在ELPROM中也采用了FN隧道效力技术。UNOR闪速存储器相比,NAND存储器的电流低 微妄级点能耗低 此外,由于通道的隧道效量、栅极氧化物承受的压力较小 这样、NAND存储器使用寿命长、工实现自力次编程 擦除操作,在NOR存储器只能进行10万次

NOR 闪速存储器使用的是热电子注入 HEL 法(EPROM编程时也使用这种方去)。电子由漏极 注入 爭置栅 HEL 效应需要 12 V 电源、编程过程中电流、毫安级)比 NAND 大 利用 HEL 技术有实现 单独字节编程的可能性、编程时间为 10 μs, 字节 在擦除周期中、NOR 存储器利用的是 F N隧道效应 为了避免完全擦除、在擦除操作主要把所有内容置为 1. 这个额外的主螺使擦除周期延长了 1、

目前, 闪速存储器还不能实现对单个字节的擦除操作, 只能实现块擦除。某些闪速存储器可以 实现容量为 4 kB 的较小块擦除

National Nemiconductor的标准 半导体器件 NM29N16是 16M位的 CMOS NAND 闪速 EPROM,其体系结构如图 12 17 0 示 图中的闪速存储器由 512 个块组成,而每个块又包含 16 页、每页存储器的容量为 264 字节,其中有 8 个附加字节用于冗余码或错误码的编错。所以该闪速存储器的总存储容量为 264 字节 × 16 页 × 512 块 = 2 162 688 字节 (17 301 504 位




图 12 17 闪速存储器体系结构图

每一块存储器 (16页)能存储 4 KB 的数据。"块"是该存储设备实现擦除操作的最小单位、而读和编程操作可以对页进行。典型块擦除时间为 6 ms,顺序读取时间为 80 ns,而平均编程时间是 300 μs/页。

NM29N16 封装在小型的薄塑料封装(TSOP)内,它的外引脚排列如图 12 18 所示。在外引脚中没有专门的地址输入端,所有数据和指令的输入输出都使用LO引脚。该存储设备支持3 种操作模式:读、编程(写)和擦除。它的内部结构组成框图如图 12.19 所示




图 12 x8 NM29N16 闪速存储器外引脚排列图




图 .2 19 NM29N16 闪速存储器方框图

### 深入分析操作过程

读模式 NM29N,提供了分种模式的读操作 见表 23) 指令代码写入指令寄存器中,用 

向指令寿存器中与人(m) 及相风地址,即可执行读模式。1 根据输入的地址,指针指向相互 的存储员产将其中数据传世到缓冲器中 NF 15RF端连续送入读脉冲时、数据顺序按 字节过程 读模点 (7) 从选中的存储页中速取其附加8个字节的内容

编程模式 向存储器中线入均令代码 81 。及相凡操作地址,即可自动执行编程操作 数据 日 SK(字节开始、顺序由1 ) 病写人、飲后、写入指令代码 to 。、编程操作开始执行 等待 忙 RBI输出漏用,/指示设备的工作状态 如果 E在编程。则输出为低电平 后, 编程完成 后、输出支力1 一旦返司高电平。可用输入状态 填指令代码了 来验证程序

擦除模式 NM24N16支待两种擦除模式 自动块擦除和自动多块擦除 向系统中选入指令 代,码(1) 及相应操作地址,即可开始执行自动块擦除 为了防止错误察除,地址后还要加一确 认码DO ,才可以实现擦金操作 自动多块擦除指令的执行过程与块擦除粪似,在指令代码 61. 后输入相应操作地址、与所有要擦除的块地址输入完后、再选入确认码 擦除完成后、寸 输入指令代码 70 来检验擦除操作是否正确执行

| 模式     | 第一指令代码        | 第二指令代码 | "忙" 时是否接收新指令 |
|--------|---------------|--------|--------------|
| 中行数护输入 | 80            |        |              |
| 读模式 1  | (X            |        |              |
| 減模式 2  | 50            |        |              |
| 复生     | ŀ F           |        | Y %          |
| 自动编程   | 10            |        |              |
| 气动块擦除  | 60            | )()    |              |
| 自动多块橡除 | 60, 60        | Ъ0     |              |
| 擦除暂停   | Во            |        | 7 (00        |
| 继续执行   | Do            |        |              |
| 状态液板   | $\mathcal{H}$ |        | ) es         |
| 智存器读取  | 10            |        |              |
| ID ,安取 | 90            |        |              |

表 12.3 NM29N16 闪速存储器的指令模式

# 122节复习题

- A ROM 是

  - (I) 易失性的 (2) 非易失性的
- B. ROM 是随机访问只读存储器
  - (1) 村
- (2) 错
- C. 列举 ROM 的 4 种类型
- D 哪种类型的 ROM 只能进行一次编程?
- E 哪种类型的 ROM 适合于大批量生产?
- ▶ 哪种类型的 ROM 需要专门的编程人员、日其编程过程需要熔断选中的熔丝连接?
- G 哪种类型的 ROM 需要利用紫外线擦除其中存储的内容?

- H 什么是存储器存取 1间?
- L 说明下列各名词的含义或作用。
  - 1. CS
- (2. OE
- 31 W.E.
- (4) RD/WE

- 5 次编程
- 16.PROM 蒸間
- 上 哪种类型的存储器将 EPROM 的高集成度和 LEPROM 的在电路编程件相结合。
- K 闪速存储器。以实现对位或字节的擦除操作
  - (1 4)
- (2) 错

# 阶段性小结(12.1节~12.2节)

主存储器包括生导体存储器 ROM 和 RAM 这类存储器的存取速度快,但存储容量有限 辅助存储器的存储容量很大,但存储速度较慢 这种大容量存储器包括磁带、硬盘和软盘

为了实现各种通信功能、计算机采用了一总线结构:地址总线、数据总线和控制总线

只读疗储器 ROM)是随机访问只读存储器、存储内容不易丢失 随机存取存储器、RAM 是随机访问读/写存储器、存储内容易丢失。

不同的存储器芯片具有不同的存储容量和封装。存储容量为256×8的存储器芯片,内部有256个字单元,每一个字单元由8个存储单元构成。该芯片需要8个地址输入引脚和8个数据输出引脚

ROM用于稳定数据的长久保存 掩膜ROM的存储内容是由制造商写人的,并且不能更改。可编程ROM可以由用户编程,但要使用专用PROM熔固器。熔丝熔断后,存储内容写入完成、该过程不可迹,占此PROM又称一次可编程ROM 可擦除PROM可由用户编程,但擦除操作需由紫外线照射/可完成。擦除操作中的主要问题是擦除程序的时间长,并且所有存储内容都被擦掉,需要全部进行再编程。电电擦除PROM可由用户编程,并且擦除和编程操作可以有选择地进行

闪速存储器具有存储内容不易失、集成度高、速度快和成本低等特点、通常可分为两类: NAND 闪速存储器和 NOR 闪速存储器 它的内部结构由很多块组成、而每一块又包含若干页。目前、只能实现对闪速存储器的块擦除

# 阶段性练习 (12.1 节~12.2 节)

| 1. | RAM 和 ROM 是哪种存储器?         |
|----|---------------------------|
|    | a. 卡存储器 b. 辅助存储器          |
| 2  | <b>固件是</b> _              |
|    | a. 软件 b. 硬件 r. 硬件与其中软件的统称 |
| 3. | 总线是单向总线                   |
|    | a. 数据 b 控制 c. 地址 d. 硬件    |
| 4. | MEMWR 是有效信号               |
|    | a. 低电平 b. 高电平             |
| 5  | RAM 是存储器                  |
|    | a. 易失性 b. 非易失性            |
| 6. | 存储容量为2K×8的存储器芯片包含个地址输入引脚  |
|    | a. 2 b. 8 c. 10 d. 11     |
| 7. | 存储容量为2K×8的存储器芯片包含         |
|    | a 2 b. 8 c 10 d. 11       |
|    |                           |

- 8 存储谷量 5.2 K × 8 的存储器名与包含
- ^ 字单元


- a 1 024 b 2 048 c 4 096 d. .6 384
- 9 存储谷量 カ2ト × 8 的存储器差 片能存储
- 个子节数据

- i 1 024
- b 2 048
- 4 096
- d 16 384
- 0 对答 ± 5.512K × 1.的互储器进行编址需要多少个地址代本
- b 16
- . 19
- d 512

将系统中多个设备连接证来的导线或 包导线称为

- a 1324
- ь 🗎 💃
- 1/0 痛 。 1 线周期
- ? 娜种ROM 凡 正耳中编写
  - ...PROM bePROM 、FFPROM d ni 种都包括在内
- 3 掩膜 ROM 用于小批量す立时 皮本很高
  - 1. H a XT
- .4 计算机中的 B.OS 程序立存储在
- 1‡1

- a RAM b. ROM
- 15 哪种 ROM 具有 次可编程性:
- - a PROM 5 CPROM CUVPROM d FEPROM
- 16 图 12 20 所示的存储器是 RAM 团是 ROM
  - a RAM ь ROM



- (7 图 12 20 所示的存储器包含多少个字单元)
  - a. 128
- b. 256
- c. 512
- d 1 024
- 18 图 12 20 所示的存储器中每个字单元包含多少个存储单元?
  - a. 8
- b. 9
- € 16
- 19. 图 12.20 所示存储器的存储容量为多少字节?
- b. 256
- c. 512
- 20. 图 12 20 所示存储器的存储容量为多少位?
  - a 9
- Ь 512
- c 1 024
- 21. 个存储单元内可存放 L位数据?
  - a. I
- b. 2
- c. 4
- d. 8

- 22. 下列几种存储器中、哪利存储器的擦除时间最短,
  - 、PROM b LPROM c 闪速存储器
- 23 闪速存储益录用了

- 的在电路编程技术

- . MROM L PROM
- · LPROM a. ELPROM
- 24 闪过存储器利用了\_\_\_\_
- a MROM b PROM
- ← FPROM = d TEPROM

# 12.3 随机存取存储器

## 要点

- 。识别不同类型的随机存取存储器
- 2. 介绍与随机存取存储器相关的术语
- 3. 比较 SRAM, DRAM 和 PSR AM 的优缺点及特性; 比较 RAM 和 ROM 的技术特点
- 4. DRAM 刷新的目的

随机存取存储器 RAM)的发展是与计算机的发展并行的 事实上,RAM的发展是计算机发展的一个组成部分 工业的发展已经在很大程度上满足了对高集成度、高速度半导体存储器的需求 RAM 中存储的数据易丢失,所以只用于数据的短时存放,又称为高速暂存存储器

本节重点讨论「种类型的 RAM・静态 RAM(SRAM)、动态 RAM(DRAM)和伪静态 RAM PSRAM ,并介绍各种类型 RAM 的特点及使用

## 12.3.1 静态 RAM

静态 RAM SRAM ) 可以定义为随机存取、易失性存储器、只要加有电源电压、就可以保持内部存储的数据 SRAM内部每一个触发器构成一个存储单元。根据不同的制造 I 艺和使用器件, SRAM 又可分为 NMOS, CMOS, BICMOS, HMOS, TTL 和 ECL 等几类, 存取时间通常在 10 ns 至 150 ns 之间不等

图 12.21 所示是由 6 个晶体管构成的静态 RAM 存储单元。NMOS 晶体管 Q 和 Q 形成触发器存储装置, Q,和 Q,是门控晶体管,用以控制读「写操作;而 Q,和 Q,是负载」详细操作过程可参阅下面的扩展内容。




图 12.21 NMOS SRAM 存储单元

看多12.2 存储中心的列线 IT。以《与控制电路就引到了图12.22 处泛中,MONFET是录向局 规逻辑符号表示的




图 12 22 带有读 写电路的 NMOS SRAM 存储单元

图 12.22 中,Q.和Q4是门控管、作为模拟开关使用,以控制触发器的输出端与列线(包线,之间的联系、它们的开关状态由行线(字线)状态决定 当行线所加为高电平时,Q.和Q4导通、从而使存储单元与外部的读/写控制电路连接 如果列线控制端(COL)外加高电平、当WRITE输入端也为高电平时、允许数据输入,使触发器相应置位或清零、实现数据存储 无论是行线还是列线控制端的状态,都是由存储器的地址输入决定的 当列线控制端为高电平时、Q.和Q<sub>8</sub>都导通、当WRITE = 1时,READ = 0 且 Q<sub>0</sub>截止。反之、当列线控制端为高电平,且READ 为 1 时,就可以读出相应存储单元内的存储内容,不过读出的是原数据的反码 实现数据存储的方法很多、除了静态RAM 之外,大多数存储方法与图 12.22类似

# 深入分析 NMOS SRAM 存储单元的操作过程

图 12 21 中,如果给行线加上高电平,则存储单元中的触发器与列线接通,Q 和  $Q_4$  导通 假如初始状态是触发器 Q 导通, $Q_2$  截止,此时将写位线置 1 因为  $Q_4$  导通,所以  $Q_2$  栅极为高电平、导致  $Q_2$  导通,其漏极电位  $(V_K)$  迅速下降,从而使 Q 截止 这样又引起 Q 的漏极电位 L 所, 保证  $Q_2$  始终导通。因此,该过程的结果是  $Q_3$  饱和导通,而 Q 截上。

读位线(数据输出)通过了控晶体管 $Q_4$ 与 $Q_2$ 的漏极相接。因为 $Q_5$ 饱和导通,所以输出值为逻辑 $Q_4$ 输出值是实际写入数据的反码,必须对它取反后,才是真实的存储内容。

#### 12 3 2 256 K × 1 SRAM

每12.23 以示的是存储容量为 256 K× L SR VI 的方框各和逻辑符号 图中共有 18 根地址线 21° 262 .44、 页 262 144 1024 256 K),存储单 L 排列成 256 × 1 024 的矩阵 行地址译码 器是 256 选 1 译码器,用于根据输入地址连中机、15行线、面列地址译码器 51 0 电路用以确定相上 的 约线 字线 55 线的交叉运航元与输入地址相对应的存储单元。因为这是一块256 K× 1 RAM、 1以5 对 1 个输入地址 只有一个存储单 1 被选生

行地址为81.分析定 4、4 和 1、 1、列地址为10 v、以 4、4、表12 4 是该存储器的第 7地址、地址的低5 行行存储器中 0~31 号行线相对 v 第 32、64、128 和 255 行的行地址也在表中 9 过1、2 地址未见确合于

| 1 | 行地址  |    |       |     |   |           | _3 | 列地址 | _   |    |    | )  | (  |           | 行地址 |                  | j  |         |
|---|------|----|-------|-----|---|-----------|----|-----|-----|----|----|----|----|-----------|-----|------------------|----|---------|
| í | , 1, | 4  | 1     | 1   | 4 | 1         | 1. | ٩,  | 48  | 1, | 1, | 1, | 14 | 4         | 1   | Ā                | _1 |         |
| 0 | ;    | U  | ¥     | X   | X | ì         | V  | X   | X   | \  | ĭ  | ×  | į, | <b>()</b> | 0   | 0                | () | 0.47    |
| ţ | i    | 0  | X     | X   | X | ħ,        | X  | X   | λ   | λ  | ¥  | X  | 0  | (         | )   | C                | Į  | 一行      |
| 0 | 1    | ſ  | 1     | X   | X | Α.        | X  | X   | X   | X  | X  | χ  |    | 0         | )   | O                | J, | 6行      |
| 0 | t,   | () |       | X   | χ | 1         | X  | X   | λ   | ¥  | ¥  | X  |    | 1         |     | I                | 1  | 31 47   |
| t | •    | Į  | X     | X   | X | X         | `\ | X   | λ   | X  | λ  | X  | )  | 0         | 0   | 0                | O  | 32 fg   |
| 0 |      | C, | \     | ¥   | X | λ         | X  | X   | X   | X  | λ  | X  | 0  | 0         | 1   | 0                | 0. | - 64 f, |
|   | ()   | 1  | X     | X   | X | $\lambda$ | X  | X   | X   | X  | X  | λ  | 0  | 0         | t.  | 1                | (  | 128行    |
| 1 |      | ı  | χ     | X   | χ | λ         | 1  | X   | X   | χ  | X  | X  | 1  | 1         | 1   | 1                | 1. | 25513   |
|   |      |    | 10    | 23  |   |           |    |     | 0   |    |    |    |    |           |     | 0.1              |    |         |
|   |      |    | 20    | 47  |   |           |    | ]   | 024 |    |    |    |    |           |     | Ιſ               | Ţ  |         |
|   |      |    | 174   | 07  |   |           |    | 16  | 384 |    |    |    |    |           |     | .64              | J  |         |
|   |      |    | 32.7  | 67  |   |           |    | 31  | 744 |    |    |    |    |           |     | 3] f             | Ţ  |         |
|   |      |    | 33.7  | 91  |   |           |    | 32  | 768 |    |    |    |    |           |     | 32 f             | J  |         |
|   |      |    | 66.5  | 59  |   |           |    | 65  | 536 |    |    |    |    |           |     | 64 <sup>2-</sup> | 3  |         |
|   |      |    | 132 0 | 95  |   |           |    | 151 | 072 |    |    |    |    |           |     | 128行             | Ţ  |         |
|   |      |    | 262 I | 4.3 |   |           |    | 261 | 120 |    |    |    |    |           |     | 255 F            | 7  |         |

表 12.4 256 K × 1 SRAM 地址分配

行线 0 上的存储单元地址是 0 1023, m, 行线 1 上的存储单元地址是 1024~2047 m, 以此类推, 行线 255 上的存储单元地址是 261120~262143 m, 怎样对存储器进行编址以及如何确定其地址范围将在 12.4 节中讨论

图 12 23(a)的存储器芯片包含两个双控数据缓冲器 如果 CS=1,经过非门反相后,它的低电平输出被送到数据输入缓冲器 ( $D_N$ )和数据输出缓冲器 ( $D_{OLT}$ )的控制输入端,而  $D_{IN}$  和  $D_{OLT}$  的控制输入都是高电平有效,所以存储器芯片与数据总线隔离,处于高阻态。如果未被选中,存储器芯片就恢复到备用态,这样电源供应的电流 ( $I_{L}$ )随之减小,从而使能耗降到最小

当CS 0时,可对图 12 23(a)所示存储器进行读写操作,这一点同前面介绍的只读存储器是有区别的 当CS - 0 且 WE = 0 时,可对选中的地址单元进行写操作,CS 信号取反后送到行地址译码器的输入控制端,使行地址译码器开始工作;CS 和WE 信号反相后同时被送到 $D_N$ 缓冲器的输入控制端,使该缓冲器处于工作状态;另一方而,反相后的这两个信号经过与非门,得到一个低电平输出信号,该信号送到 $D_{0xT}$ 缓冲器后使该缓冲器禁止

当CS 0月WE=1时,数据可以从 $D_{\text{out}}$ 缓冲器读出。反相后的CS信号和与非门输出的高电平信号同时送到 $D_{\text{out}}$ 缓冲器的输入控制端,使该缓冲器处于工作状态,有关该芯片的操作状态列于表 12.5 中。




图 12 23 256 K × I 5RAM

表 12 5 256 K × 1 SRAM 功能表

| CS | WE | 数据输出                  | 功能     |
|----|----|-----------------------|--------|
|    | X  | 高風念                   | 芯ハ末被选中 |
| 0  | 1  | $D_{\alpha \in \tau}$ | 读周期    |
| 0  | 0  | 高阻态                   | 行馬期    |

图 12.24 所示的是另一种标准存储器集成电路、该芯片是存储容量为 1 K × 4 的 SRAM 数据的输入和输出共用同一引脚、从而有效减小了芯片的尺寸。

当CS和WE都为低电平时,存储器处于写周期,数据输入缓冲器为工作态、同时数据输出缓冲器为禁止态。而当CS 0且WE 1时,存储器处于读周期,数据输出缓冲器为工作态,数据输入缓冲器为禁止态

# 12.3.3 SRAM 的时序

图 12 25(a)和(b)所示为SRAM的读周期( $t_{RC}$ )时序图,两组不同的时序代表不同条件下的读操作




图 12.24 1 K × 4 SRAM 方框图

#### 读周期----设备被持续选中

芯片被持续选中时,读周期时序如图 12 25(a)所示 如果 CS 有效先于地址有效,该时序也适用 tal 是输出数据保持时间、表示地址改变后数据仍能保持的时间,这一时间段的数据是前一读周期的输出数据; tact 是读取时间、表示从地址输入有效开始, 到有效数据输出之间的时间间隔 数据输出时序图中的阴影部分表示数据正在变化, 处于非稳态中 因为存储器被持续选中, 所以图中没有出现高阻态, 只有在输入 OE 0、芯片未选中或输出缓冲器处于禁止态时, 输出才量高阻态该时序图中没有周出芯片的 OE 输入的波形。

# 读周期——地址有效先于 CS 端输入有效或同时有效

图 12.25(b)所示是当地址有效先于 CS端输入有效时的读周期时序图。当 CS端刚加上有效信号时,数据输出端呈高阻态  $t_0$  是从片选有效到启动输出缓冲器所需要的时间, $t_{ACS}$  是读取时间、表示从片选有效到输出有效数据之间的时间间隔;从芯片撤销选定(CS = 1),到输出回到高阻态所需要的时间用  $t_0$  表示

使芯片处于备用态可以减少功耗,如图 12 25(b)中 $I_{cc}$ 所示( $I_{cc}$ 是电源输出电流)。从芯片选定到  $I_{cc}$ 增加所需要的时间是 $I_{PC}$ ,而从撤消芯片选中到  $I_{cc}$ 降低所需的时间用  $I_{PD}$ 表示。

针对不同的芯片制造技术,上面所讨论的各种时间长短是不一样的。图 12.26(a)和(b)所示是不同情况下的写周期( $t_{wc}$ )时序图。图 12.26(a)中的时序图是由片选信号控制的,而图 12.26(b)中的时序图是由写使能信号控制的




图 .2.25 SRAM 读周期时序图

# 写周期---由片选信号控制

若写使能信号有效先于片透信号有效,就会得到如图 12 26ta...近小的写再期时序图 具有当( > 0 LWF 0 同时满足时才开始写制期 在整个写周期中, Q 数据输出 呈高阻仑

### 写周期——由写使能信号控制

若片选信号有效先于写使能信号有效,所得时序如图.2.26b,所示。其时间定义可参考表12.6

| 周期 | 符号                      | 表 12 5 读/与周期时间参数 参数  | 典型时间         |  |  |
|----|-------------------------|----------------------|--------------|--|--|
| ·技 |                         | · 读 尚 斯              | 35 元 最 10    |  |  |
| .* | $t_{\rm H}$ $t_{\rm A}$ |                      | 35 ns . 敏 大值 |  |  |
|    | t <sub>CA</sub>         | 输出数据保持时间             | 4 n= 最   值   |  |  |
|    | 14.5                    | 读取时间,片选到输出有效之间的时间    | 35 is 最大值    |  |  |
|    | f <sub>3.e.</sub>       | 片选到输+缓冲器+始「作之」的时中    | Ors 最亅值      |  |  |
|    | $t_{\perp}$             | 断开;选到输出国到高阳否之间的时间    | 10 ns 最大值    |  |  |
|    | $t_{ m Pl}$             | 片选到电源供给之后 医时间        | Ors 最小值      |  |  |
|    | t 121                   | 断开与选到电源以断之间的时间       | 35 ns 最大值    |  |  |
| H  | t <sub>w</sub>          | 写周期时间                | 35 ns 最 √值   |  |  |
|    | $t_{AW}$                | 地址有效到WE上效之间的中间       | 20 ns - 最小值  |  |  |
|    | tas                     | 地址建立时间               | 0 ns 最小值 /   |  |  |
|    | £, w                    | 片选到 WF 无效之间的时间       | 15 ns(最 //值  |  |  |
|    | £ w is                  | 与恢复时间                | ons 最小值      |  |  |
|    | t <sub>we</sub>         | 写脉中宽度                | 20 ns(最小值    |  |  |
|    | $t_{ m DW}$             | 数据有效到WL无效之间的时间       | 10 ns ( 最小值  |  |  |
|    | I <sub>EH</sub>         | 数据呆持时间               | ıns 最」值      |  |  |
|    | t <sub>w</sub> ,        | WE有效到输出高阻态之间的时间      | 10 ns (最大值。  |  |  |
|    | t                       | WE 九效到输出缓冲器开始工作之间的时间 | 4ns(最小值      |  |  |

表 126 读/写周期时间参数




图 12 26 5RAM 写周期时序图


# 12.3.4 动态 RAM

动态 RAM (DRAM) 的存储单元是由晶体管和电容构成的,这样的简单构成使得 DRAM 具有高集成度和低成本的特点

图 12 27 所示是 DRAM 的存储单元,它利用电容的充放电来存储逻辑值 0 或 1,而其中的晶体管作为模拟开关、来控制电容的充放电 因为电容的容量很小、又存在漏电流、所以电荷的存储时间有限,只有几毫秒 为了及时补充泄漏的电荷以避免存储的信号丢失,必须定时给电容补充电荷、通常把这种操作称为制新或再生。

通过访问存储矩阵的行线可以完成刷新,有时,还可以同时对两根行线进行刷新 访问行线时(见图 12 27),对该行线上的每一个电容进行再充电、以得到它的初始值、要完成刷新操作,应将地址行(字线)与字线驱动器连接,这样,模拟开关导通,从而使电容与列线(位线)相连;利用


检测放大器可以检测存储的数值。如果存储值为1、无对电容进行再充电。耐新。刷新时间取决于显新技术和存储器的吞量、进事在 2 ms ž、32 ms 之 J.



9.227 DRAM 存储单元

电铁 DRAM 存储单元的主路结构比较简单、但一作时必须辅以比较复杂的显新电路; 可时由于刷新占用了时间、因而减少了进行读 与等有效操作的时间

DRAM的高集成度会导致另一个问题:编址问题 如图 12 28 所示是一个存储容量为 4 M × 1 DRAM 芯片的外部引脚图, 前需要有 22 根地址线, 图中只列出了 20 个引脚



#### DRAM f 脚 D 数据輸へ Q 数据输出 $\overline{w}$ 读/与输入 RAS 7.地址选通 CAS 4.地址选通 地址输入 A<sub>0</sub> A<sub>...</sub> 电源 $V_{CC}$ 接地 $V_{SS}$ NC 不连接

图 12 28 4 M × . DRAM 的外部引脚图

所有的 DRAM 基片都心包含下列引脚: (L数据输入,(2)数据输出,(3 读写控制,(4)RAS, 5 CAS RAS和 CAS用于刷新操作),(6)V<sub>CC</sub>,(7 V<sub>SS</sub> 地) 所以、除了地址端外, DRAM 芯片至少要包含7个

引脚 如果有 22 根地址线、那么存储器芯片共需要 29 个引脚与外界联系、这样使得 DRAM 芯片体 积增大、西用系统板的有效面积也随之增大

为了克服这个问题, DRAM是片通常采用多路技术实现对地址输入的分时共享。地址分为两部分: 行地址与列地址。这样、实际中用的地址线减斗。观察图 12 28、图中的芯片只使用了 11 根地址线。有关地址线的分别共享将在后面详细讨论

冬 12 29 的 示是存储容量为 64 K× 1 DRAM 电路的方框图、图中未通出刷新电路

图 12 29 的存储矩阵为 256 × 256、由 65 536 个存储单元组成。因 A 2 1 - 65 536、为了访问所有的存储单元、需要 16 根地址线、加图中使用了分时共享技术,只使用了 8 个地址引脚。地址位 4 × 4 代表行地址,4 × 4 、代表列地址,图示 DRAM 电路的读周期时至如图 12 30 所示。如果行地址选通信号、RA 有效、利用数据选择器。图中未则 2 )将输入的 8 亿地址选到行地址锁存器,经过地址还确署译码后,选中存储矩阵中的。条行线;随后,列地址选通信号(AS)有效、将后出现的 8 亿地址送到列地址锁存器,经过列地址译码器泽码后,选中存储矩阵中的一条列线,行线与列线的交叉点即为指定的存储单元




图 12 29 64 K × 1 DR AM 的简化方框图

图 12.30 所示为读周期时序图 在整个周期中,WE保持高电平输入。从CAS 有效到有效数据输出的时间间隔为 teac 除了有效数据输出外、电路的输出保持高阻态。

# 12.3.5 1 M × 1 CMOS DRAM 时序

存储容量为  $1M \times 1$  CMOS DRAM 集成电路的方框图和逻辑符号如图  $12.31_{(a)}$  和(b)所示、存储矩阵为  $1024 \times 1024$ ,所以存储容量是 1.048.576 (1.M) 位,需要 log1.048.576 + log2 = 20 根地址线。如图,芯片外部有 10个地址输入引脚,利用 RAS 和 CAS的控制作用实现分时共享。地址位  $A_0 \sim A_0$  用于行编址, $A_0 \sim A_0$  用于列编址




图 123、 IM x CMOSDRAM

### 读周期

存储容量入 $1 \text{ M} \times 1 \text{ DRAM 节片的读周期时序如图 } 12 32 所示。在所有 DRAM的读和写周期 <math>\tau$ 、RAS有效先于CAS有效,RAS有效之间的时间间隔称为多路转换窗。 $\tau$  节 图中, $t_{\text{AS}}$  和  $t_{\text{CAS}}$  分别是RAS脉冲宽度和CAS脉、中宽度,其典型值可达 10 000 ns 此类 DRAM 的读 司期  $\tau$  ,般在  $100 \text{ ns} \sim 50 \text{ ns}$  之间

为保证读周期正常进行、在CAS有效前应先在WE端加上局电平无效信号、这之间的最小时间间隔就是图中的4ks。读命令建立时间 然而、在大多数情况下、这个时间参数在数据表中指

。为6 3.免历、广发WF无效先于(AS有效或WF无效与(AS有效同时发生、读操作就可以顺利进行。




图 242 IM×IDRAM读周期时序图

从图中可看出,至有效数据输出有一个读取时间,分别是: (1)  $t_{\rm RA}$  ,从 RAS 有效的读出时间: (2)  $t_{\rm RA}$  ,从列地址选中的读出时间: 3)  $t_{\rm RA}$  ,从 CAS 有效的读出时间。Motorota 1 M × 1 ( MOS DRAM PN MC M511000A 70 ) 的读取时间如下所示: (1)  $t_{\rm RA}$  = 70 ns ( 最大值 ,(2)  $t_{\rm RA}$  = 35 ns — 最大值 )。 (3  $t_{\rm RA}$  = 20 ns 、最大值 , 无论是读周期还是写周期,都是由行地址选通信号 RAS 有效开始的,所以  $t_{\rm RAC}$  是最长的读取时间,一般被看成是该电路读周期的读取时间。时序图中的符号详记表 12.7,其中的各时间取值参考 Motorota PN MCM511000A=70 1 M × 1 DRAM。

| 符号                 | 参数                 | 时间值          |
|--------------------|--------------------|--------------|
| t <sub>He</sub>    | 麦周期BT间             | 30 т s       |
| $t_{\text{AA}}$ .  | RAN 脉冲宽度           | 70 ±0 000 rs |
| t as               | CAS脉冲宽度            | 20~10 000 ns |
| $t_{CSb}$          | CAS保持时间            | 70 ns        |
| $t_{R\sim H}$      | RAN保持时间 凌周期        | 20 ns        |
| $t_{\mathrm{RP}}$  | RA、预允电时间           | 50 ns        |
| I Ry               | CAN 氧 RAS 预充电时间    | 5 ns         |
| $t_{RAH}$          | 行地址保持时间            | .0 ns        |
| $t_{ABH}$          | 从 RAS 无效到列地址保持时间   | 10 ns        |
| I <sub>H .fl</sub> | 从 (A5 九敬到卖命令保持时间   | 0 ns         |
| $t_{ag_i}$         | 列地址 建立时间           | 0 15         |
| f, AR              | 列地址到 RAS 建立时间      |              |
| $t_{\rm RAD}$      | RAN有效到列地址延迟时间      | 15~ 35 ns    |
| $t_{R \cup D}$     | RAN 有效到 CAS 有效延迟时间 | 20~ 50 ns    |

表 12.7 DRAM 速周期时间参数

| 符号 一 | 参数                                               | 时间值     |
|------|--------------------------------------------------|---------|
| 4h   | , 7 (-)                                          |         |
| r .  | 50 + 15 PH , 15 - 5 + -                          | r       |
|      | 151 ( ) 1 ( )                                    | * * *   |
| r    | → 通行 生 中 +                                       | 5 10 2  |
| 7    | 8 16 88 6 18 18 18 18 18 18 18 18 18 18 18 18 18 | p , p 8 |
| ı    | 4 2/ 28 6111 1 1                                 |         |
|      | 水· 等 · 菱 扩 升 1 ~                                 |         |

16,14 3. 4 1. 4 1. 1. 1. 1. 1. 1.

### 写周期

从终 12 32 电 见, 打予的以, DRAM集成毛岭有吊重要。引是一大了避免重复, 本有中不广宁。 论与高期时序

气。耐期和读商期准 的主要不完是W上端的广电平的高低,只有气W上端输入有效信息的行动。 期本可以开始 行周期操作顺序装下:

行地上有效、KAN 0:

- 2 列地計有效, (A> 0.
- 3 WL = 0 迟号虚期。
- 4.数据写入,
- 5. 数据输出至高阻点

在读周期中。 冲心的 簸小脉中宽度 45.和1. 。 词样适用于写真期

目前, DRAM集成电路提供了不同类型的写简制: 早亏周期 WF / 效先于(AN有效,迟同思明,CAN有效无于WE 有效

### 读 写周期

读 写周期是指在同一地址下,读周期后紧随着写周期 从CAS有效到WE有效之间的时间延迟要充足、至少要保证数据的有效读取先于写操作

#### 页模式周期

页模式周期提供了在DRAM 可快速 连续的读或写操作 在这种方式下、维持行地址不变、引改变列地址、从而对同一行中的数据块进行读或写操作 保持 RAS有效、为低 电平,CAS脉中由高电平向低电平转换时选择同一行上不同时列地址、以读出不同列的信息 在页模式操作下,典型的读取时间少于<sub>Last</sub>的一半、读、写和读 写操作都可完成。

# 12.3.6 刷新操作

DRAM内的刷新是通过按顺序对所有的行地址进行刷新而实现的,刷新操作必须在需要的刷新时间内完成,一旦相应行被选中。该行中的所有数据位都被刷新。因此、常规的读操作、写操作或读。写操作都可以实现刷新。但是、这些操作只针对特定行进行,不可能实现在指定时间内对存储矩阵内所有行的刷新。大多数DRAM都有三种刷新方式,这些方式都可以保证存储矩阵中所有行在指定刷新时间内实现刷新操作。

### 惟 RAS 有效刷新方式(ROR)

本 → IROR 方、原质存储器内容时发使力。个外部并数器、外部主成地址通常是由DRAM控制器提供的。使用ROR 方式刷新时、 TRAN有效把确定订地址锁存入行地址锁存器、CAN在刷新过程中处理处数

# CAS 先于 RAS 有效的刷新方式 (CBR)

《种剧新方》使用机较m新主数器来提供用于刷新的行地过一局新寸。先使(A\有效、经过 必需的准备时间归再使 B\\有效。在这种礼新方式中、外部行地址可忽略。

### 隐藏刷新

这种重新方式基于CBR制新。在CBR制新方式中、CAS先于RAS有效、而在隐藏品新中、CAS有效的自用超过制作BAS保持时间。在CAS保持低电平时、给RAS端加上高电平、然下再次使RAS有数。自CAS有效 1、有效数据可以读出。因为这种职新发生在读制期中,可以称为隐藏刷新

各 233 是典型机新控制器的方框图、该控制器用于存储容量为、M× I的 DRAM 图中的数据选择器电路为 DRAM 提供行或处理址输入 原泉 ,号无及订 低电平),行或列地址的输入是由行 列使能信号、R/W、的电平高低控制的




图 12 33 刷新控制电路

模为 (024的计数器的输出就是行地址。只要刷新信号有效, 计数器输出的行地址经过数据选择器传送到 DRAM的行地址锁存器和译码器中 这样, 为存储矩阵提供了行使能信号, 从而刷新该行上的所有 1024 个存储单元。

# 12.3.7 伪静态 RAM

伪静态 RAM PSRAM) 也是 种 DRAM, 与 DRAM类似,它的存储单元内包含一个晶体管 PSRAM将 DRAM的低成本与 SRAM的简单性结合起来 换句话说,它的集成度高,并且与 DRAM 不同的是不需要外部刷新电路。因为 PSRAM是内部刷新,它的能量消耗很低,芯片操作与静态 RAM类似 图 12.34(a)和(b)所示是 PSRAM的方框图及逻辑符号,图示 PSRAM 是 32 个引脚、存储容量为 128 K × 8 的集成电路。




图 .2.34 128 K × 8 PSRAM

因为不采用多路转换的地址输入技术,图中的PSRAM芯片需要.7个地址引脚,尤其是集成度高的芯片、需要更多的外部引线、这是PSRAM的一个缺点。由于不采用多路转换的地址输入、PSRAM芯片上没有RAS和CAS控制端、除此之外、PSRAM的方框图。图 12 34(a) )与DRAM方框图(图 12 31(a ,相似 常见的PSRAM存储器的存储容量有 32 K × 8, 128 K × 8 和 512 K × 8 几种 PSRAM支持一种类型的刷新操作。地址刷新 自动刷新和自刷新

#### 地址周新

### 自动刷新

### 自刷新

# 1238 静电释放

可上价电互对。"导体(MOS存储设备易压故障 大多数的存储器都建 了保护电路、以避免 x种故障破坏、同时保证Ⅰ高操作的Ⅰ靠进行 不过。在实际的用中、还分未取下列防护措施。

- . 存储器设备要用与体材料体存和运差、以保证集成电路中所有引脚的,包住相同。如果需要 运输包含有存储设备的电路板、那么整个电路板都应应用导体材料封装起来。
- 2 如果在检查或将存储设备放置在电路板。时需要触模存储设备、那么操作与一定要注意良好的接地, 艾果与电源接触、为了避免电击、操作员与地间应串联 1 MΩ的电阻 不要在存储设备带电时将其插置在电路板上。
- 3 在处理静电敏感的存储设备对、操作员应选择棉质服装
- 4 焊接应在飞电压 12 V 或 24 V 下进行、烙铁要保证良好的接地

## 12.3 节复习题

- 1 RAM 是
- . 易久性的 2 非易失性的
- B 列华出一种主要类型的RAM
- (人) 外种类型的 RAM 集成度高:
  - (I SRAM
- 2 DRAM
- D 下列哪种类型的 RAM 需要刷新?
  - 1 SRAM
- (2) DRAM
- F 下列哪种类型的 RAM 使用行和列地址选通'
  - (i) SRAM
- (2) DRAM
- F DRAM 芯片使用多路转换地址输入的目的是什么:
- 6 使用 PSRAM 的好处是什么?
- H PSRAM 使用地址多路转换技术
  - 1 付 2 错

# 12.4 存储器编址

## 要点

- 1. 合定存储器的最低价或最同价地提以及存储容量、确定地。范围
- 2 根据地址美国计算星果绘制存储器的地址分配图
- 3. 根据再定的地址范围设。地址译的器电路

## 12.4.1 存储器地址

有储器地址 我居民由订算机 中的微处理器生成的。存储器地址是数码0 和 . 的不同组合、用于战中存储器 。 "及其中的指定字单元

在本章前面的RCM和RAM部分介绍了几个有天存储器编址的例子、这一节要详细讨论编加值。 「Jean 存储器的字单元「以由一个或多个存储单元构成 女果存储容量为1 K ××、 見 该在储器的 年 全子単元 18 全存储単元构成、能存放 8 い数据

为了便于理解,存储器地址使用土小进制数表示,有关。进制。上产进制之间的转换详元第2章 转换时, 产进制数 整数 的最低存时左,每4个 组,最后不正4 的 方面补 0,然后把 4位 进制数用相等的上示进作数据代替,即可转换为 生制数 如 。

1.111111...11100000。相上:FFO。这种表示方法既简单又容易一在储器的地址范围是指从地用的最小值至最大值之间的变比范围。

如果是存储容量为64 K×8的存储器、它需要16个地址位才能访问存储器内的全部65 536 1个字单元 通常、低位地址用于访问存储器芯片内的字单元、而高位地址用于选中指定的芯片 例如、对于存储容量为64 K×8的存储器、其地址的最小值是0000。、最高值是FFFF。、如图12 35 所示 十六进制数 FFFF = 65 535、闪地및 0000。对应的起是一个字单元、所以图示存储器的存储容量为64 k 65 536 40 0000。




图 12.35 64 K × 8 存储器的地址范围

五十一。广西春上九2K××气存储器、明、山肃安市根地扩线、对应的地址范制是:

- ふくしゃ1、16号 中的学単元35 、己対17年,地址是。

X000 0010 0.1 . 023, .

な 未某 ROM 有储器的有储容量是 48 K × 8、こ的末 最高) 地址是 FFFFF p. 怎样确定它 ら起始 最低 地址 吨

### 存储器的地址分配图

图 12 36 5 7 元存储器地址分配图的 个例子,该图是根据IBM 兼容机内部存储系统绘制的 冬 中的存储系统是由 16 页存储器构成的,每一页包含64 K 个字单元,所以该存储系统共由1 048 576 I M 一个字单元构成。要访问这一存储系统,需要 20 根地址线,每一页的地址范围如分配图所示

0 队到9 页 共 10 页 是 RAM区,为用户提供了640 K 的可用字间; A. D 和 E 页是预留区; C 页分为两部分,低 32 K 和高 16 K 是预留区,中间 16 K 作为硬盘 ROM。

将图中的C负放大观察, C负的起始地址是C0000。, 最高位C表示它在地址分配图中的位置。低 32 k 是预留区、用 J ROM的扩充, 这部分预留区的地址范围是C0000~C7FFF。。怎样计算这 32 k 的窗区 及该负其他部分的地址范围呢?计算过程如下所示。

<sup>」</sup> 字单元总数减

<sup>2</sup> 在储器的最高可寻见字单元是用字单元总数域上而得 这一点与计数器类似、计数器的最高计数值是模域 1。




图 .2 36 IBM 兼容机的存储器地址分配图

该例中的地址都是用土心进制数表示的。从土心进制的计算中可以看出,C页的页地址是COOO0~CFFFF4,可用的硬盘ROM的地址范围是C8000~CBFFF4。

怎样根据给定的条件绘制存储器的地址分配图呢'下面举例说明 根据图 12.36, F页是 ROM 区,它的起始地址是 F0000。 假设它的低 16 K 存储 X 是预留区,用于将来的扩充,余下的存储区由 6 片 8 k × 8 的 ROM 构成 因为每一片 ROM 的字单元数是 8 k、所以片内寻址需要 13 根地址线 2 = 8192 ) 而由图 12 36 可知,完成 引址 共需要 20 根地址线 该 ROM 电路在第 11 章已讨论过、为了便于说明,在图 12 37 中重新 国出




图 12.37 ROM地址译码器电路

因为该页存储器的低 16 K 是预留区,地址译码器的输出  $Y_1$  和  $Y_2$  没有与 ROM 相连。当译码器的输出  $Y_3$  为低电平时,ROM #1 被选中,该芯片的地址是:

| A, | A <sub>a</sub> | Α, | A₁ <sub>€</sub> | A <sub>15</sub> | $A_4$ | A <sub>13</sub> | A,2 | A., | $A_{10}$ | $A_{\theta}$ | $A_{\scriptscriptstyle \mathrm{B}}$ | A, | $A_6$ | $A_5$ | $A_4$ | $A_3$ | $A_2$ | Α, | $A_{\circ}$ |
|----|----------------|----|-----------------|-----------------|-------|-----------------|-----|-----|----------|--------------|-------------------------------------|----|-------|-------|-------|-------|-------|----|-------------|
|    |                |    |                 |                 |       | 0               |     |     |          |              |                                     |    |       |       |       |       |       |    |             |

ROM的页地址由  $A_0 \sim A_0$  选定、地址译码器的输出由  $A_1 \sim A_1$  决定,见图 12 37,余下的 13 位地址( $A_2 \sim A_0$ )用于确定 ROM 芯片内的字单元。芯片的地址范围是由最低和最高地址决定的。

那么怎样确定 ROM #1 的地址范围呢。将上面介绍的 ROM #1 地址中的所有 X 用 0 代替就是它的起始地址,用 1 代替就是它的最高地址,起始地址也常称为基地址

 ROM#1地址:
 1111 010X XXXX XXXX XXXX

 起始地址:
 1111 0100 0000 0000 0000 F4000.6

 最高地址:
 1111 0101 1111 1111 1111 F5FFF.6

6K 16 384

ì

16383 3FFF 6

指定的 ROM 存储地址 为 F0000。

起始地址 F0000。

计算结果总结如下:

预留区地址范书 10000 F3FFF, ROM#1地址范书 14000 F5FFF。

其余芯,的地址范围计算如下:

8 K - 8 192

1

8.91=11+1

最高地元-15FFF ROM#、

最低地址 - F6000 ROM #2

+1FFF 8 K-1

最高地址 - F7FFF ROM #2

+\_\_\_i

最低地址 - F8000 ROM #3

+1FFF

最高地址 F9FFF ROM#3

<u>+ ...\_l</u>

最低地址 = FA000 ROM #4

最高地址 FBFFF ROM #4

+ 1

最低地址 - FC000 ROM #5

+1FFF

最高地址 = FDFFF ROM #5

+ j

最低地址 FE000 ROM #6

<sup>1</sup> 利用 ROM 的最高地址

+.J.CE 最高地計 - FFFF ROM #6

可以该ROM系统的地址分配。图12-38 所示




图 12-38 ROW 存储器的地址分配图

### 12.4.2 地址译码

图 12 37 给马子 个基本的地址译码电路 从图中可以看出,存储器的页地址(在本例中选中的是F页)是由地址的高4亿决定的  $A_{5}\sim A_{5}$ 作为与非门的输入、得到的输出信号使相应的 ROMPC 信号有效,从而选中指定页;在指定页中,由地址译码器 74L8138 根据地址输入  $A_{5}\sim A_{5}$  的值,选中对应的 ROM 芯片;根据低 13 位地址位  $A_{5}\sim A_{5}$  对被选定芯片进行内部存储单元分址

怎样设计地址译码电路呢? 下面举例说明 图 12 36 中,有 块存储区是硬盘 ROM 区,它的基地址是 C8000。,存储容量是 16 K 根据存储容量可以确定需要 14 根地址线完成芯片内部访问,该存储区的地址分配表是:

高 4 仁地址  $A\sim A$ 。表明该存储区位于C 页、地址位  $A\sim A$ 4 的值确定了存储区的基地址是 C8000。、在基地址的基础上递增,直到该存储区的最高地址。低 14位地址  $A\sim A$ 6 用于控制存储区的内部地址。

将地址分配表中的 X 用 O 代替,得到的是存储区的最低地址、将 X 全部用 I 代替,得到其最高地址:

地址分化: .100 .011 X114 X111 X11X

基地1. 100 100 000 000 000 000 C8000。 最高地址: 1100 .011 11.1 H1. .111 CBFFF。

地耳译码可以利用与非门字现、地耳(/ 4 。、 1。和 4 。的逻辑值是 1、 而 4 。、 4 。和 4 。的逻辑值是 1、 而 4 。、 4 。和 4 。的逻辑值是 0、 8 12 39 就是所设计的地址译码器 10/M 读信号用于保证在存储考读制度时地址的可用性




图 12-39 - 硬盘 ROVI 地址译码器 (8000 CBFFF)。

### 12.4 节复习题

- A 为什么存储器地址用土土进制数表示:
- B 任 么是存储器的地址范围,
- C. 对存储容量为×K××的 ROM 芯片编址, 其地址共有多少位?
- D 如来复习题(中8K×8的 ROM 芯片的基地址是 FA000。, 那么它的最高地址是多少?
- E. 如果某 RAM 存储系统的存储容量是 1 M, 它的起始地址是 00000。, 由存储容量为 128 K × 8的RAM 芯片组成,用出该存储系统的地址分配图, 标出各芯片的最低和最高地址。
- F 根据某一存储容量为 32 k × l 的 RAM 的地址 分配表,设计一与非门地址译码器

# 阶段性小结(12.3节~12.4节)

随机存取存储器是易失性存储器、只要断开电源电压、其内部存储的信息就会丢失。

静态RAM利用触发器构成存储单元、每一存储单元内有6个晶体管。这种RAM的存取速度快、但集成度不高。

动态 RAM 使用一个晶体管和一个电容构成存储单元,这样就使得它的集成度很高。为了保持存储器中的存储内容, 需要定期对其中的电容充电,这个过程就是存储器的刷新。对存储矩阵中的行线进行访问就可以完成刷新,通常采用 DRAM 控制器来控制 DRAM 芯片的刷新操作。

为了减少芯片的外部引脚, DRAM的地址输入利用多路转换技术实现分时共享。行地址通过数据选择器送入行地址锁存器中、列地址也相广地送入列地址锁存器。一旦锁存的地址实现译码, DRAM 内的对应字单元就被选中

伪静态 RAM 是具有内部刷新控制电路的 DRAM 和 DRAM 一样,它也具有集成度高的特点,但不需要外部刷新电路

存储器的地址用,六进制数表示。存储器的地址节制是指从地址的最低值到最高值之间的变化范围。存储器芯片的内部地址范围是指从6年始、几日递增、一自约芯片的最高。个字单元。其最高地址中以这样来计算。设地址的60数为 X、将 X = 1 转换成十六分 制数层、得到的数据就是所求最高地址

有储器地址了配图用来确定有储系统或存储器。片的地址范围根据存储区或存储器芯片的地址分配表、可以计算出它们的最低地址和最高地址,两点其地址分配图 高位地址用来选中指定的存储器芯片、自低位地址实现芯片的片内寻址 将地址分配表中的X用0代替、得到的是芯片的最低地址、由用工代替得到的就是芯片的最高地址

译码电路根据高位地址来选中存储器芯片。如果某一是片的地址分配表如下所示。

$$A_9$$
  $A_8$   $A_{17}$   $A_6$   $A_{15}$   $A_{14}$   $A$   $A_{12}$   $A$   $A_0$   $A_8$   $A_8$   $A_8$   $A_7$   $A_6$   $A_7$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_9$   $A_$ 

该芯片的基地址和最高地址可计算如下:

10.0 TIXX XXXX XXXX XXXX<sub>2</sub>

1010 1100 0000 0000 0000 00002 = 40.0007, (基地址

1010 III. 111. 1..1 1111, AFFFF ( 最高地址 /

该例中的高位地址用于译码、4。、4、4、和4。的值为 1、直接和与非 1的输入端相连、而4、和4。的值为 0、所以经非门冉和与非门相连

# 阶段性练习 (12.3节~12.4节)

| 1  | 随机存取存储器      | 足                               |                     |                 |              |
|----|--------------|---------------------------------|---------------------|-----------------|--------------|
|    | a 易失性的       | b 非易大性的                         |                     |                 |              |
| 2. | 哪种类型的RAM     | 4使用触发器技术                        | <sup>尺</sup> 存储数据 / |                 |              |
|    | a DRAM       | b. SRAM                         | c. PSRAM            |                 |              |
| 3, | 哪种类型的存储      | 器使用晶体管和                         | 电容存储数据'             |                 |              |
|    | a DRAM       | b SRAM                          |                     |                 |              |
| 4. | 图 12.40 所示的  | 存储器的存储容量                        | <b>最是</b> .         |                 |              |
|    | a 128 K × 1  | b 128 K × 8                     | c 256 K × 1         | d 256           | $K \times 8$ |
| 5. | 图 12.40 所示的  | 是哪种类型的存储                        | 者器?                 |                 |              |
|    | a. ROM       | b. SRAM                         | c DRAM              | d PSI           | RAM          |
| 6. |              | · ·                             | WF=0时、存储器的          | _               |              |
|    | a. 逻辑值0      | b. 逻辑值 1                        | c. 高阻态              | d. 存作           | 诸器中存储的值      |
| 7  | 图 12.40 中、当。 | $D_{\infty}=1, \ C_{\infty}=0,$ | WE=0时,存储器的          | 輸出 $D_{\infty}$ | . 是          |
|    | a. 逻辑值0      | b. 逻辑值 l                        | c. 高阻态              | d. 存f           | 诸器中存储的值      |
| 8. | 图 12.40 中, 当 | $D_{\rm in}=1,\ \mathrm{CS}=0,$ | WE = 1 时,存储器的       | 输出 Do           | . 是          |
|    | a. 逻辑值0      | p. 逻辑值1                         | c. 高阻态              | d. 存f           | 诸器中存储的值      |
| 9. | 图 12.41 所示的印 | 付序图表示 SRAV                      | <b>(</b> 的          |                 |              |
|    | a 读          | b 写                             | c 擦除                | d 刷象            | Ħ            |
|    |              |                                 |                     |                 |              |




图 12 41

- 10. 下列哪种类型的存储器需要刷新?
  - a DRAM b SRAM
- c. EPROM
- d. E<sup>2</sup>PROM
- 11 下列哪种类型的存储器需要使用地址多路转换技术?
  - a. DRAM b. SRAM
- c. EPROM
- d E<sup>2</sup>PROM
- 12. 图 12.42 所示的是哪种类型的存储器?
  - a. DRAM b. SRAM
- c. EPROM
- d E'PROM

b. D9000 <sub>6</sub>





图 12.42



a. D7FFF ,

# 本章小结

斯利的計算机都是要存储器、为了使了計算机快速的点,所有的数据都必须保存在存储器中本意主要介绍了主存储器、即ROM和RAM

ROM 主要包括下列几种类型: 掩膜ROM MROM ) 可编程ROM PROM 可擦除可编程ROM (EPROM 利电可擦除,编程 ROM (EEPROM/E PROM

掩膜 ROM 是不可编程存储器。它的初始建立成本很高、形以只适用于大批量生了

可编程 ROM 可由用 "编程,但需要专门的 PROM 编程 人 是来完成编程操作。通过有选择地熔断熔丝 连接,实现为 PROM 的编程。但熔丝。且熔断就不可恢复, 所以 PROM 只能实现。次编程。

可擦除可编程 ROM 也可由 用户编程 与 PROM 相比较、EPROM 可实现多次编程 用紫外线 照射 EPROM 是产背面的石英窗 1约 20 分钟后、就可擦除当片内的全部数据 在 EPROM 也存在缺陷 言先,擦除时间长且芯片内所有内容都被擦掉;其次、执行擦除和再编程操作时、必须将芯片从电路中取出

也可擦除可编程ROM可由用口编程、并且可以有选择地在电路擦除;内数据 LEPROM 支持 读 写和擦除3种操作

随机存取存储器(RAM)是易失性的读/写存储器 利用RAM只能完成对数据的暂时存储。 旦去掉外部电源电压、数据就会全部丢失 个存储单元存储1行数据

如果某存储器芯片内有  $X^{\circ}$  产单元,实现对所有字单元访问所需的地址线数、n 可由下式计算: $n=\log X-\log 2$ 。存储器的存储容量是指存储器中所包含的存储单元的数量 个存储容量为  $64~\mathrm{K}\times8$  的存储器芯片,其内部的字单元数是 65~536,每个字单元由 8 个存储单元构成 要访问芯片内的所有字单元,需要 16 根地址线

静态 RAM(SRAM)使用触发器技术存储数据,不需要刷新、也不使用数据选择器技术寻址 SRAM 的存储单元面积比较大,所以与DRAM 相比,它的集成度较低。SRAM 的存储单元通常由4 个晶体管和2个电阻或6个晶体管组成

动态RAM(DRAM,存储器的存储单元由一个晶体管和一个电容构成。电容是存储单元的存储 装置,这种简单的存储单元结构使得DRAM的集成度非常高。但电容存在漏电现象,所以必须定期 对DRAM充电(刷新)。刷新是通过对行的访问而逐行实现的

DRAM的缺点主要有 : 点: (1 必须使用刷新电路来 高控刷新操作; (2) 刷新操作减少了存储器 读和写操作的可用时间, 从而降低了系统速度; (3) 存储器寻址必须采用多路转换技术。为了简化外部刷新电路, 通常可以使用 DRAM控制器。刷新是 DRAM 完整功能的 一个必不可少的组成部分, 制造商通过增加刷新时间和合并某些刷新电路来简化这个必需的过程

伪静态 RAM(RSRAM)实质上是带有内部刷新控制电路的高集成度 DRAM。 表 12.8 甲对上述:种 RAM 进行了比较

|        | 表 128 SHAM, DRA | M和PSHAM的对比         |          |
|--------|-----------------|--------------------|----------|
|        | SRAM            | DRAM               | PSRAM    |
| 集成段    | . M             | 4 V/ f             | 4 M 1    |
| 电流 肖耗  | 1   1   1       | .50 <sub>r</sub> A | 7C µA    |
| भी के  | 本家家             | 需要 外部控制。           | 需要 人部控制  |
| 数据保持电子 | 2 553           | 45 55 V            | 3 55 V   |
| 存储单心构成 | 6 个ी体管          | 个晶体管               | 个品体管     |
|        |                 | 1 个电容              | 个电容      |
| 地址技术   | 不使 #数据选择器       | 使用数据选择器            | 不使用数据选择器 |

存储器地址用于选出指定存储设备及其中的某一字单元、通常是用于八进制数表示的

存储器芯片的地址范围是指从地址最低值到最高值之间的变化范围 存储器地址分配图用来确 定存储系统中各存储区的地址范围,是在系统设计时建立的 选中存储设备的地址范围可以通过地 址 分配表确定, 其中的 X表示设备的内部地址,将所有 X用0代替即可得到该设备的基地址,所有 A用1代替即可得到该设备的最高地址

### 习题

### 12 1 节

- 1. 解释名应: 主存储器。
- 2 请举出主存储器的一个例子。
- 3 如果某计算机使用 20 位的地址总线和 8 位的数据总线,那么它的字长是多少?
- 4. 当 IO/M = 0 时出现的是什么类型的总线周期?
- 5. 计算机初始化时执行的引导程序通常存储在哪种类型的存储器中,
- 6 哪种类型的存储器是易失性的"
- 7 存储容量为8 K × 1 的 RAM 芯片内包含多少个字单元?
- 8. 存储容量为8K×1的存储器芯片需要多少根地址线?
- 9 存储容量为64 K × 8 的存储器芯片内包含多少个字单元?
- 10. 存储容量为64 K×8的存储器芯片内可以存储多少字节的数据?
- 11 解释名词: 存储单元。
- 12 解释名词: 非易失性存储器
- 13. 给出非易失性存储器的一个例子。
- 14. 对容量为2M×1的存储器芯片编址需要多少根地址线?

### 12.2 节

- 15. 图 12.43 所示的 ROM 芯片的容量是多少?
- 16. 计算机的引导程序通常存放在哪种类型的存储器中?
- 17. 可编程 ROM(PROM)可以实现再编程。
  - b. 错 a. 对
- 18. 可擦除可编程 ROM (EPROM) 允许对位、字节和所有数据的擦除。
  - a. 对 b错
- 19. 哪种类型的 ROM 使用紫外线擦除内部数据?

- 20 解释名词: ROM 的读取 引引 、、
- 21 图 12 44 、 当 (5 0 0) 0 日 4 1。 10 1、存储电路输出的数据是多少"






图 12 43



- 图 , 2 44
- 22. 图 12.44 中, 当C5 0, OE 1 H A A。 11 时, 存储电路输出的数据是多少,
- 23. 图 12.44 中、当CS-0、OE = 0且 A, A<sub>0</sub> = 01 时、存储电路输出的数据是多少<sup>9</sup>
- 24. 图 12.44 中, 当 CS = 1, OE 0 且 A A<sub>0</sub> 00 时,存储电路输出的数据是多少<sup>9</sup>
- CT 25. 怎样设计存储容量为 512 × 8 (4 096 位)的 PROM 的内部译码器和多路转换器<sup>9</sup> 画出电路的方框图(提示:利用存储矩阵可参考图 12.7 的有关讨论 ho
- CT 26. 存储容量为 2 k × 4 (8 192 位)的 PROM,存储矩阵是 64 × 128, 若要访问该存储器,需采用哪种类型的内部译码器和数据选择器?

### 123节

- 27 名印解释: 静态 RAM、SRAM
- 28 \*, 2 45 所示的是哪种类型的 RAM"
- 29 当12.45 国示存储器芯片的存储容量是多少。
- 30 在 & 12 45 m, 当(>=, H N E = 0 时, 存储器执行哪种类型的操作)
- 31 在 图 12 45 中、 当( > 0 .1 WE 1 封, 存储器执行哪种类型的操作。
- 32 在於 12 45 中、当( >= 0 丘 WE = 0 时, 存储器执行哪种类型的操作。



### 33. 图 12 46 所示的是哪种类型的存储器?





图 1246

- 34. 图 12.47 所示 SRAM 芯片的存储容量是多少°
- 35. 图 12.48 所示 DRAM 芯片的存储容量是多少?




## 124节


- 36. 存储容量为 132 K × 8 的存储器的基地址是 10000 。, 试计算其最高地址
- 37. 存储容量为1 M 的 DRAM 芯片的基地址是 00000 。, 试求其地址范围
- 38. 图 12.49 所示是某存储系统 B 页的地址分配图,基地址是 B0000,6, 凡每一部分的容量是 16 K、 试求出各部分的最低地址和最高地址




图 12.49

39 根据存储容量 5.64 K × 1 的 RAM 的地址 分配表, 列出其地址范围






- 图 12 50
- 41. 图 12.50 所示存储器每页的最低和最高地址分别是多少?
- 42. 根据下面的 RAM 地址分配表、确定其基地址和最高地址。



- CT 43. 为习题 42 中的 RAM 设计一个与非门地址译码器
- CT 45. 写出图 12.51 中地址译码器的译码地址范围



%, 25

# 第13章 可编程逻辑器件/阵列

# 重要术语

Antifuse 抗物層

Application Specific Integrater Circuit(ASI() 专用集成电路 Field Programmable Gate Array FPGA,现场引编程门区列

General Area Logic(GAI - 适用区列逻辑

Programmab e Array Logic (PAI - 可编程阵列逻辑

Programmable Logic Array(PLA - 可编程逻辑阵列

Programmab e Logic Device(PLD ) 可编程逻辑器件

Programmab : Logic Element(PLE 可编程逻辑单元

# 本章要点

解释与可编程逻辑相关的不语

- 2 识别可编程逻辑符号体系内的各种标准符号
- 3 全绍几类电编程逻辑器件、如PLF、PIA和PAL等
- 4 根据给定的 PLD 逻辑块或宏单元图、确定输出和反馈的类型
- 5 使用带有抗熔丝技术 FPGA 的主要优势

### 概述

可编程逻辑器件 PLD)是带有未开发逻辑阵列集成电路的统称。它是一种数字电路、可由用户编程,利用它可以解决不同的逻辑设计问题 PLD由基本逻辑门电路、触发器以及内部连接电路构成、可利用软件和硬件、编程器,对其编程,从而实现特定的逻辑功能

对PLD进行编程需要不同的软件和编程器、编程器通常与微机相连,而设计软件装入微机中将学自PLD插入编程器的插槽内,通过熔断内部的熔丝或规划设计器件内的抗熔丝,即可完成编程过程。用户可以根据布尔逻辑表达式、真值表、硬件说明、状态图、波形图或原理图来完成对PLD的逻辑设计。

使用 PLD 可以代替标准的 SSI 逻辑门电路,一片 PLD 可以实现许多逻辑功能。事实上,某些 PLD 内部等效为几千个逻辑门,因此许多 SSI/MSI 功能可由一片 PLD 实现,这样就减少了电路板上 的集成电路,从而节省了空间。

在微机的发展过程中,使系统微型化与提高执行速度以及存储容量之间曾经是一对矛盾。过去的订算机系统使用了大量的逻辑门电路和触发器来连接系统,因此此类集成电路被称为"胶水等

号'、山村子系统被主的大量公司。的使用PLD可以靠置公司、从的减少了能量消耗、提高了系统工作的可靠性及执行速度。

·擦除PID EPID 使用零小线 LV+擦除内部程序、引以实现重复编程 此类器件与EPROM 类似、利用有锗电荷,自不定熔丝 在接来控制内部联系。在TPLD 打装售片的背面开有一个小窗口, LV 通过该窗口擦除 PID 内部在或的程序。在不进行擦除操作时。一次用不透明标签覆盖该窗口,以免引起误模值

也了擦除PLD: EPPLD或EPLD 也可实现重复编程,只要在芯片的外引脚。施加一定的电灯即可完成编程和擦除操作。只EPROM类似,它也采用了浮置栅技术。

工期PLD的功能与编程和工编程具读存储器 PROM 类似,此类PLD有时也称为可编程逻辑单元。PLF 、用于设计逻辑功能

本章中主要介绍两种类型的PID: 可编程逻辑阵列 PLA, 可编程图列逻辑 PAP, 落件和 块场可编程门阵列 FPCA 器件

可编程逻辑阵列 PLA、日 Signetics 中发 和 J编程阵列逻辑 PAL )适合于可编程逻辑应用, 可PROM 用于存储器技术中 PAJ 是 Advanced Micro De new 有限公司的 F 册商标 PIF, PLA 和 PAJ 器件的输出力"积之和"自表达形式,有关这些器件的不同体系结构不久会讨论到 PJD 可使用 PTL 和 CMO S表示

# 13.1 可编程逻辑符号体系

### 要点

- 1. 定义可编程逻辑器件,介绍组成 PLD 电路的基本逻辑电路
- 2. 识别不同的 P(1) 逻辑符号、如完整的熔丝、已熔断熔丝和固定连接的表示方法

标准可编程逻辑器件通过熔断熔丝连接或保持熔丝连接的完整来进行编程,熔丝的熔断需要利。 用编程器才能完成。PID是带有未开发逻辑阵列的器件

图 13.1 所示是熔丝连接的标准表示方法。图 13.1 (a)中,上条熔丝连接都保持完整,所以该图中门电路实现的逻辑功能是  $A \cdot B \cdot C$ ,而图 13.1 (b)中,输入端 C上的熔丝已被熔断,所以该端悬空,电路实现的逻辑功能是  $4 \cdot B \cdot 1$ 、即  $4 \cdot B$ .

图 13.2 实现的是'积之和"(SOP)的功能,通过熔断选定的熔丝连接、可以对两个与门电路进行编程、该电路的输出表达式是 AB+BC

如果输入缓冲器既可以直熔丝输入原变量(A),也可以送入反变量(A),那么图 13.2 中的电路具有更大的灵活性。如图 13.3 所示。上面与门的输出是乘积项 ABC、下面与门的输出是 ABC,所以图示电路的输出是 ABC+ABC 基本 PLD 结构就是这种 SOP 配置

图 13 4 中, 将图 13.3 内的熔丝连接放置于行线和列线之间 如果熔丝连接保持完整, 列线 | 的输入数据就传递到与门的输入端; 而如果熔丝被熔断, 列和行之间就失去了连接, 对应该列的数据就不能到达逻辑"]




图 F3.1 PLD 熔丝存接




图 .32 刈 积之和 电路进行编程

有些PLD有20个或更多个输入引脚。如果按图13.3的方法绘出20个输入引脚的PLD、因为线和熔丝过多、会给作图带来困难。为了简化作图,有必要采用新的绘图约定。如图13.5所示是按照新的约定绘制的「输入与门、在与门的输入端具有一根线输入,这根线称为乘积线 输入项(4, B和C)分别由3根与乘积线垂直的竖线送入、可编程熔丝(熔丝连接)就位于乘积线与垂直线的交叉点上

垂直线与乘积线的交叉点有一种情况、参看图 13.5 "×"表示该点为电编程点 芯片出。时该点熔丝连接完整、对应的输入项和与门接通 用户可根据需要断开熔丝,此时需将"×"擦去; 黑点"·"表示该交叉点为固定连接点、变量 C 是与门的输入量,不可由用户编程;既无"·"又无"×"时、表示该交叉点是断开的、熔丝已熔断,其对应的输入项 B 不是与门的输入量 因此,图示与门的输出是 A C 图 13.6 再次强调了 P L D 的基本符号表示,图示符号是上业标准。需要注意的是图 13.6(a)中输入缓冲器的两种不同画法。

图 .37 所示是利用图 135 和图 136符号体系绘制的电路图,其中的可编程与门库列为 4 x 3 型、根据图中所示,上面两个与门的输出分别为 AB和 4B 注意最下部的与门符号内有一个 'x"号,这表示该与门所有输入点处的熔丝连接都保持完整,即电路的所有输入项都是该与了的输入变量,所以在与厂符号内标"x"和在乘积线上的每一个交叉点处标"x"是等效的,如图 138

市。 图 13.7 中最下部 5 月的 4 个输入分别为两个 0 和两个 1,所以输出为 0,对整个电路的输出 及有影响 0 输入使 5 月美雨,从画使输出恒为 0,而 0 输入使或门 (A+0 A 打开 因此,图 3 7 中电路的输出为 3 8 + 4 8 + 0 等同于 4 8 + 4 8,完成同或逻辑功能



图 13.3 对带有输入缓冲器的"积之和"电路进行编程




图 136 PLD 符号




图 137 PLD 基本体系结构




图 .38 乘积线: 所有熔丝都保持完整

在图 13.7 中,如果最下部与 ]输入点处的熔丝都被熔断,电路的输出表达式是什么<sup>2</sup>熔丝都被熔断相当于与门的输入端悬空,即输入全为 1,输出为 1,或门关闭,电路的输出是 AB + AB + 1 1,被锁定为逻辑 1。

### 13.1 节复习题

- A,解释名词:PLD
- B PLD 的基本逻辑电路配置是什么?
- C PLD 图中、乘积线上的"×"表示什么?
- D PLD 图中、乘积线上的"·"表示什么?
- E. PLD 图中, 乘积线上交叉点处既え"×"又无"·"、表示什么?

# 13.2 体系结构/软件

### 要点

- 1.PLD的 种分类
- 2. 氧类 PLD 中哪个阵列是可编程阵列
- 3. 女.何向 PLD 中输入数据
- 4. 给出 PLD 的零件号,确定它的类型 输入 输出数目和配置
- 5. ASIL 癿含义及仇缺点

目前使用的可编程逻辑器件有几种不同的体系结构、最基本的结构是与/或、SOP)阵列。根据与 或阵列呼查编程、即可划分 PLD 的类型

### 13.2.1 体系结构

如图 13.9(a)形示是可编程逻辑单元(P1F)的基本体系结构,它可可编程只读存储器的结构类似。P1F由两部分组成,输入译码器(由固定与门阵列组成)和输出端的可编程或门阵列




图 13.9 可编程器件的体系结构方框图

可编程逻辑阵列 (PLA)的体系结构如图 13 9(b)所示,它的与阵列和或阵列都可由用户编程图 13 9(c)是可编程阵列逻辑 (PAI)的基本体系结构,也由与/或阵列组成。与PLE 不同的是,PAI 的与阵列可由用户编程,而或阵列是固定的。PAL 的某些输出可作为 I/O 端口,从而可将 PAI 的输出反馈到与阵列。此外,PAL 系列中某些器件的输出端还装有触发器,可将这些器件配置为计数器或寄存器

通过以上分析可以得出结论、根据阵列的可编程性、可以将PLD分为下列几类:

- 1 PLE: 或阵列可编程, 与阵列固定;
- 2. PLA: 与阵列和或阵列都可由用户编程:
- 3. PAL:与阵列可编程、或阵列固定。

冬、3.9 助力是PLF、PLA 和PAL的方框图、根据基本PLD 符号体系空制的PLE、PLA 和PAL 内部组构详见图 (3.5 to)




图 13 10 可编程逻辑器件的逻辑图

不门厂家看PLD的命名方式不同、但大多数制造商都使用下面这种格式的零件号:

### NN ENN S

人士 NN 是输入端的数计

x是配置类型

NY 是输上隔的数据

例、下间是,in Texas Instruments 一口、公司生产的某种型号的P41

### 各部分的含义是:

- . 生 本厂家(Texas Instruments)
- 2.B: 双极型; C: CMOS
- 3. 器件类型
- 4. 阵列的输入数
- 5. 输」 重置

R: 奇疗器输出 触发器

RP: 寄存器输出 极性可编程)

L: 低电平有效(没有触发器)

1: 通用型输出(触发器可旁路)

X: 异或输出

RX、寄存器输出 异或

- 6 输出数
- 7 速度 (ns
- 8. 温度范围

C: 民用 0℃~75℃)

9 封装类型

其中, 4, 5, 6和7是大多数制造商都使用的基本格式。

### 13.2.2 软件

PLD编程软件使用联合电子器件工程协会(JEDEC)文件, JEDEC文件中给上了器件的内部熔丝连接图,编程器可以根据该文件施加信号,熔断相应位置上的熔丝连接

软件的设计分为几个层次。低级软件要求用户确定内部连接中哪些熔丝需熔断,哪些熔丝需保持完整,这种编程方法非常耗时且易于出错。不过,现在可以利用计算机软件,从而大大简化了编程过程。

更高级一些的 PLD 软件允许用户借助布尔表达式或真值表输入数据,可以完成与、或、非及 异或操作 某些程序会根据输入的表达式选择不同的器件,而有些程序则不能 对于低电平输出有 效的器件,相应布尔表达式中的输出变量也应以反变量形式出现。

设计软件的输入表达式部分也允许时钟控制操作、即允许带有寄存器配置的PLD实现寄存器输出。

原理图编辑软件允广在点控器 利用标准逻辑符号绘制逻辑电路 高集成度的PLD和FPGA需要使用订算机辅助设计。CAD 具编程、目前主场 有广多这样的软件产品出售

,图131.也示人(AD系统设),人工流程图 设计人口可以是原理图编辑 波形编辑器 硬件说明或是这一类内谷的结合 设计人工被编辑成布尔表达式,然同对逻辑式运行优化处理,优化的过程就是简化逻辑式;简化局的逻辑式经过变换,与PLD的逻辑类型匹配;根据逻辑式分配内部连接;或设计检过仍真和构错、最具形成一个配置文件并送到编辑器、从而完成对设备的编程




图 13 11 (AD 系统设计人口流程图

最高级的软件通常包括优化和对电路设计的最终验证 PID软件将布尔表达式 直值表或原理 图编译为 JEDEC 文件、供硬件编程器使用。

# 13.2.3 专用集成电路

本书在前面章节中已经详细介绍了 SSI 和 MSI 电路,利用标准 SSI 和 MSI 可以实现大规模集成电路的设计。但要完成超大规模集成电路的设计却要占用很大的电路板面积,功耗也会随之增加。

某些设计者利用半导体制造。艺将专用高集成度电路制作成一块集成电路、通常将这种电路称为专用集成电路(ASIC)。

ASIC 与 MROM 芯片 见 12.2 节 , 类似,价格昂贵且设计和生产时间长,只适于大批量生产但是它不是存储器,而是专用的组合逻辑电路和时序逻辑电路。

与标准SSI和MSI集成电路相比, ASIC的优越性非常明显: 占用的印刷版面积和能量消耗大大

减小;由于减少了连接线的数点,工作可靠性显著提高等。而PID和 BYA 的出现又克服了 ASIC的缺氧、用。与以设计自己的专用集成电路

### 132节复习题

- A 列出 种类型的 PLD
- B右PIA中、哪种类型的阵列可由用户编程
- C 在PAI 中,哪种类型的 车列可由用户编程
- D 列举出对 PLD 编程时已四种数据输入方去
- F 确定下列器件的输入/输出数目及输出配置
  - (L) PAL16R8
  - 21 PAT 20L8
  - 3, PAI 22V 10
- F 解释名词: ASIC
- ;列举 ASIC 的优缺点

### 阶段性小结(13.1节~132节)

可编程逻辑器件 PID 的出现是数字电路设计的一次革命,使用SSI"胶水芯片"的目子去不复返了。技术的发展克服了星期 PLD 的缺点,使得 PLD 成为大多数设计者的首选产品

PLD 技术与 ROM 技术类似、可实现一次编程或重复编程 EPLD 和 FPLD 分别与 EPROM 及 EPROM 的擦除技术相同 PLD 集成度高、且使用灵活、这是它应用广泛的主要原因

图 13.6 所示是 PLD的 L业标准符号体系、根据阵列的可编程性可将 PLD 分为三类: (1 PLF、与阵列固定 加或阵列可由用户编程; (2) Pf A, 与阵列和或阵列都具可编程性; (3) PAI, 或阵列固定而与阵列可由用户编程


目前,市场上有许多软件都可实现对PLD的编程。一旦设计人口完成、编程过程的其他部分对用户就是透明的

# 阶段性练习(13.1节~13.2节)

- 1. PLD 的基本体系结构是
  - a. 和之和
- c. 和之积
- b. 积之和
- d. 积之积
- 2 图 13.12 中乘积线 与 A 输入项线交叉点处的"×"表示什么?
  - a. 熔丝已熔断
- c. 输入悬空
- b. 熔丝完整
- d. 固定连接
- 3 图 1312 中乘积线与 C 输入项线交叉点处的"·"表示什么?
  - a. 熔丝已熔断
    - c. 输入悬空
  - b. 熔丝完整
- d. 固定连接
- 4. 可编程阵列逻辑(PAL)包含
  - a. 固定与门阵列和可编程或门阵列
  - b. 固定或门阵列和可编程与门阵列
  - c. 可编程与门阵列和可编程或门阵列



- 5 门编程逻辑符列 PLA 包含
  - a 违定与 J阵 妈相可编程或 J阵列
  - 五 固定或日阵列和可编程与日阵列
  - 可编程与门阵列和可编程或门阵列
- 6 图 313 1 式的凹口是。
  - a PAL b PLA C PLL



- 7 图 13.13 中, #3 与门的输出是什么?
- ь. 1
- aAB
- 8 图 13 13 中, #1 与门的输出何时为 1?
  - $\mathbf{a}.~AB$
- b. *AB*
- c. AB
- d. *AB*
- 9 图 13.13 中, PLD 的输出是什么?
- b.1
- c AB + AB
- dAB + AB
- 10 图 13 13 中,如果#3 与门乘积线上的所有熔丝都熔断,则 PLD 的输出是 \_\_\_\_
  - a. 0
- b.1
- $e^{-}AB + AB$
- dAB + AB
- 11 图 13.14 中、PAL 器件的输出是 \_\_\_\_\_\_。
  - a. 0
- b.1
- c. ABC + ABC + ABC = dABC + ABC + ABC

# 年11章 可编程逻辑器件 阵列 .2 图 .3 5 P. PA 海什 ,属生表达式是 a - AB + AB = -6 - ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC + ABC图1314

图1315

# 13.3 可编程逻辑器件

### 要点

- L.标据给定记 PID 方框图 确定器件的输入 输出数寸及其配置
- 2. 根据检测的输出逻辑宏等。或1/0体系结构产的重元的简化逻辑图,确定反馈和输出的类型
- 3. 确定12mae 公司 4. "的四10 中各主要部分的作用
- 4 根据 Lattice 1000 系列 PLO 的逻辑方框图、确定不可输入组合时得到的输出 O

### 13.3.1 可编程逻辑阵列

可编程逻辑性对 PLA 器有内的与阵列和或阵列都可由用户编程 PLA实现的是线逻辑关系人士"线与"的概念在第11章中已介绍过,这个概念也可扩展到或阵列中 根据 A+B AB J为,己成同样的逻辑功能可以利用不同的阵列结构 例如,可以利用与非门阵列,将阵列的输出再反馈到车列的输入漏来实现。PLA 表达式功能 这种类型器任实现的是合并逻辑关系 如图 13 16 所示,这是PLA 的逻辑图,多十没有画出所有的输入和乘积线




图 13 16 可编程逻辑阵列 (PIA 逻辑图

早期的PLA 因为存在显著的传输延迟现象,所以操作速度很慢,再加上生产成本高、因而生产商开发和设计了新一代的可编程阵列逻辑(PAL)器件。PAL 价格相对便宜、且输入到输出的传输延时很短、只有5 ns。不过,目前随着技术的发展提高,尤其是对多输入或目的需求,使得对PLA的应用又逐渐广泛起来。

本节介绍了如何利用不同的器件实现不同的逻辑关系;如何在基本 SOP 可编程器件中添加触发器,从而使其具有时序逻辑功能 通过本节的学习可以帮助设计者顺利完成利用PID实现某些复杂电路的设计

这一节介绍有关PLD的内容主要是为了帮助读者更好地理解设备的操作,如阵列熔丝的熔断、控制位的置位、利用硬件编程器对抗熔丝编程等等,这些都需要软件的控制才能实现、电路的实现对设计者。用户是透明的

### 13.3.2 可编程阵列逻辑

餐13.7所示是PAL的逻辑图 多输入与门阵列,可由用户编程、"行"游列的输上端送到或门阵列的输入端、或门阵列是固定的、不具有可编程性 图 3.3.18 可示是寄存器输。ELPAL 大多数PAL器件的输出基还带有 念 1、这种 PLD结构又称 为"逻辑型"、内部逻辑门的定例正高于触及卷




图 1317 可编程阵列逻辑(PAT 逻辑图




图 13 18 寄存器输出可编程阵列逻辑(PAI 逻辑图

### TIBPAL16L8

图 13 19足 Texas Instrument公司生产的TIBPAL16L8型 PAL的方框图。TIBPAL.6L8是双极型、16 个输入 8 个输出的 PAL 器件 PAL的输出端接有 态反相器,所以输出低电平有效 PAL16L8的整体布局是"与 或 非"。有关 PAL的可编程性和 态输出,详见图 13.20 的逻辑图

PAL16L8 有 10 根 专 円输入线和 6 个 I/O 端,I/O 端 可 作 为输入引脚,也 可 作 为 反 馈端,将输出信号反馈回 与 门阵列 输入信号经过输入缓冲器送到与 门阵列的输入端,如图 13.19 中符号""所示从图中还可看出,与 门阵列(32 × 64)有 32 根输入线(16 根 为原变量输入,16 根 为 反变量输入,由 互 补输入缓冲器生成)和 64 根乘积线、这说明每个与 门有 32 个输入 乘积项是通过熔断熔丝连接或使用某些类似技术实现的 图中每个或 门块的顶端有一根输入线 (EN)、绕过或 门,用 于控制 PLD 的 态输出。如果 EN 输入为高电平、输出缓冲器 才 可以 工作。或 门的其余 7 根输入线是乘积项输入。




图 349 TIBPALI618 A 标图




图 13.20 TIBPAL.6L8 逻辑图

在 PAL的逻辑,图 图 .3.20 中、对熔断或完整熔丝的圆点,与前面所介绍的有所不同,被有用 "×"表示完整的熔丝,这样便上设计者在图。标言品熔断或置保持完整的熔丝。

女来乘积线01的所有熔丝都保持完整、则参与门输出为0、使一态反相器处于禁止查、引脚 9 內输出量高阻念。问理、如果乘积线8、16、24、32、40、48 和 56 的熔丝都保持完整、则其 世PAL的输出已为高阻合。因为会使缓冲器输出保持为高阻念、所以所有这些熔丝保持完整是不希望上现的状态、但是有种情况例外。如果1/0 归脚13 18作为输入引脚、则上态缓冲器的输出必须 为高阳合。即使把1/0 端作为输出了,脚、输出信号之要反馈送回到与门两列中。如果通过编程使输出支援可由的。这种广法称为今开逻辑

### 深入分析操作过程

下面以PALIGIX 为例说明PII)的设计过程,以布尔表达式力輸入工具 软件安装完成后设计数据调过微机键盘输入 典型的设计入口由下列几部分组成:

- 1 文本部分:包含标题 设计者姓名及日期等
- 2 说明部分: 该部分从关键字 "chip"(芯片)开始,包含芯片的名字及PLI)的类型 芯片的名字中应说明电路或设计的类型,或提供指定PLI)应用的信息; PLI)的类型是指PLI)的标志号或零件号,如,

thip FXP 1 PAI 16L8

说明部分的最后一项要包含引脚列表 有支 TIBPAI 1618的引脚号如图 13 21 所示




图 13 21 TIBPAI 16L8 外引脚图

PLD 要实现的逻辑功能见图 13 22、其中输出变量使用反变量形式

引脚必须按引脚弓排列,即,第一项是引脚1,第二项是引脚2,以此类推 在引脚列表中说明了实际的PLD引脚数目,通常称其为迁释 注释以分号开始,一直到物理行的未尾,可以用在输入文件的任何地方 其中的字母 A., Bo, C1 等都是任意的,"1"表示输入,而"o"表示输出,如:

| • • | 2  | 3   | 4              | _   | 6  | 7  | გ  | 9  | 10  |  |
|-----|----|-----|----------------|-----|----|----|----|----|-----|--|
| A.  | Cı | Di. | F.             | G1  | li | J  | K  | Мı | GND |  |
| 11  | 12 | 13  | 14             | 15  | 16 | 17 | 18 | 19 | 21  |  |
| Nı  | R, | ₽,  | O <sub>2</sub> | Oo. | Lo | Но | ro | Br | VCC |  |

如果在PID的设计过程中有些子表达式经常出现,可采用一种简化方式、格式如下:

@detine LABL\_ Z表达式"




图 13-22 逻辑功能,反变量输出表达式

下面举一个例子:

adef he Tl "AB + C"

利用标志 "T1" 来表示引号内的表达式 "AB+C"

3 表达式部分: 该部分由关键字 "equation" (表达式)开始, PLD 电路中需要的布尔表达式 在这里输入 采用表 131 中的逻辑符号来表示各种逻辑关系

布尔表达式的格式如下所示 注意,如果使用PAL16L8,输出变量要采用反变量形式 信号名称 分配算子 逻辑表达式

其中的信号名称就是引脚列表中的标识符(如Ai和Bo等、分配算子必须是""或".-"表示无时钟操作,主要用于组合逻辑电路,而"表示时钟操作,主要用于寄存器输出逻辑表达式是标识符和逻辑算子的SOP结合式

| 符号 | 运算 | 应用例子  | 优先级   |
|----|----|-------|-------|
|    | #  | A     | 4、最高) |
| *  | 片  | A*B   | 3     |
| +  | 或  | A + B | 2     |
| +  | 异或 | A + B | 1 最低  |

表 13.1 设计软件的逻辑算子

下面利用 PAI 16L8 实现图 13 22 中的逻辑功能,用于编程的输入文件如下所示

| 111                               |                   | $\mathbf{P}_{\mathbf{r}}$ | Apenine    | ı      |        |       |      |     |                |
|-----------------------------------|-------------------|---------------------------|------------|--------|--------|-------|------|-----|----------------|
| 4 [+O]                            | ŧ                 | Fg TI                     | n en       |        |        |       |      |     |                |
| DATE                              |                   | 1 1                       | იი         |        |        |       |      |     |                |
| 664                               |                   | ŁXJ                       | F PA       | , 618  |        |       |      |     |                |
| 1                                 | 2                 | 3                         | 4          | 5      | 6      | 7     | ×    | ,   | n              |
| 1                                 | t                 | .)1                       | ٢          | 1      |        |       | Kı   | ¥L: | $t_i \nabla x$ |
|                                   | 12                | 3                         | 14         | 5      | 6      | 7     | *    |     | 20             |
| `                                 | t +               | P                         | įλ         | O      | •      |       | ٠,,ε | Зc  | Ver            |
| (edefire                          | Т                 | Р *                       | φ          | F -    | OLLET  | 18 hM |      |     |                |
| $w_{\mathbf{Get.n}_{\mathbf{f}}}$ | 15                | P *                       | Q"         | 1      | (O) T  | FRM   |      |     |                |
| equations                         |                   |                           |            |        |        |       |      |     |                |
| Bo - A                            |                   | IN                        | FRIFK      |        |        |       |      |     |                |
| $/E_0 = /C_1$                     | + /D <sub>1</sub> | AND                       | CAIF       |        |        |       |      |     |                |
| Ho An                             | */{,              | Okt                       | , 4 TF     |        |        |       |      |     |                |
| 1] *                              | J * K.            | MAN                       | $O(GAT_1)$ | 1RODI  | CITER  | N1    |      |     |                |
| /O , M                            | + 1/4             | , NO                      | GATES      | (MOF)  | N i~   |       |      |     |                |
| R <sub>2</sub> T <sub>1</sub>     | + 2               | $\lambda$ o               | R.SLM      | CE PhO | IJ CTS |       |      |     |                |
| I VI                              | DOF N             | PULL                      | F FXP      |        |        |       |      |     |                |

设计软件应该生成两个输出文件·XXXXID()(和XXXXJEI) I)()(又件用于说明器件的输出引脚及每个引脚的指定名称,而JED 文件用"硬件编程器"炫固"芯片

控制PAL16L8的「态輸出必须使用功能表达式、輸入功能表达式的格式如下.

吉马名称 功能 - 逻辑表达过

其中,信号名称就是名称列表中的标识符;逻辑表达式同前;"功能"有几种不同的使习方式以"态控制为例、该功能的关键字是"trst"例如,

OUT1.trst Pir1 \* Pir2

下面是PID输入叉件的叉一个例子、该例子与前面的类似、不同的是输出为二态输出 Eo, Ho, Io和Oo由功能表达式定义和控制

| THLE      |            | PLD    | Experime | nt 2    |          |     |               |                 |     |
|-----------|------------|--------|----------|---------|----------|-----|---------------|-----------------|-----|
| AUTHOR    | ł          | B. Tho | mpson    |         |          |     |               |                 |     |
| DATE      |            | 1 11/0 | 96       |         |          |     |               |                 |     |
| chip      |            | FXP 2  | PA       | 8.161.1 |          |     |               |                 |     |
| , 1       | 2          | 3      | 4        | 5       | 6        | 7   | 8             | ý.              | 10  |
| OF        | Li .       | )1     | ŀ        | G       | h        | J.  | K             | Vf <sub>1</sub> | GND |
|           | 2          | 13     | 14       | 15      | 16       | 17  | 18            | 9               | 20  |
| N.        | Ro         | P;     | Qı       | 00      | Lo       | Ho  | $\mathbf{Fo}$ | Bo              | VCC |
| @c.ef.ne  | <b>T</b> 1 | "Pı *  | Q:"      | , PRC   | DUCTE    | FRM |               |                 |     |
| @define   | 12         | "/Pt * | /Q."     | , PRC   | DI CT T  | ERM |               |                 |     |
| equations |            |        |          |         |          |     |               |                 |     |
| /Bo OF    |            | , OF 1 | S OU TPI | TENAR   | H.       |     |               |                 |     |
|           |            | Во 18  | S ALW A  | YS ACTI | VF(H1 or | LO  |               |                 |     |

[ , t , j) ANDGVA Fourst D. DOTP CENABLE ACTIVE OW the F \* Gr ORIALE He tr- OL OF THE EXABLE ACTIVITION ta \* \* Kr NAMEGATE PRODUCT TERM Circl Of OUTPUT ENABLEME TVE TOW Oc. Mix N. NOR CATE SUM OF INPUTS Goarst OF OUTPLE ENABLE & CIVITON 3 [] + [. X ORISUM OF PRODUCTS HE IN ALT AT YEAR OF YOUR

FNOOF NATED FAR2

### TIBPAL16R4

因为PALI6IX内不含触发器。所以它是一种组合逻辑PLD 图 13.23 所示的是 等存器输出 PAL 的 方框图 因为PALI6R4内有触发器。而用于传递或存储数据的触发器集合称为寄存器、所以此类输出称为寄存器输出。TIBPALI6R4是一种双极型 PAL器件、它有 16 根输入线、4 个 D 触发器构成的寄存器输出端、从其零件号(16R4 中可以看出这些特点




图 13.23 TIBPAL.6R4 的方框图

TIBPAL16R4有8个专用输入口,4个10端,输出Q中反馈回与门阵列。与门阵列由32根输入线和64根乘积线构成。该PLD的或门阵列由4个或门块组成、每个块上有一个输入允许端、用以控制1/0端的一态输出;此外、TIBPAI16R4还有一个输出使能(OE)控制输入端,只有该端输入信号有效,Q端才会有输出信号;CLK为外部时钟输入端,用于4个D触发器的时钟控制,从图中可看出OE和CLK都是D触发器的控制端。图中,1-0是通用限定符、表示触发器加电复位。因为外部时钟控制同时加到4个触发器上,所以PLD的输出是同步的。图1324所示的是TIBPAL16R4的逻辑图,4个触发器的D输入是由或门阵列的4个或门块提供的




图 13 24 TiBPAL16R4 的逻辑图

图 13.25 是 PAL16R4 的 部分、其顶端的与门用以控制 Q 输出端的一态反相器。与 PAL16L8 类似,因为输出端有三态反相器、所以输出是低电平有效 触发器的输出 Q 经过互补缓冲器反馈回与阵列 利用这种合并逻辑可以实现如计数器 寄存器等时序逻辑电路功能,而对没有触发器的 PLD 来说,要想实现这种时序逻辑功能是不可能的。

由于要考虑到时序和存储问题、时序电路的编程比组合逻辑电路更复杂、常利用状态表进行设计。状态表内显示电路的原态、时钟脉冲到来前的状态,通常用 Q"表示 )、次态(时钟脉冲到来后电路的输出状态,通常用 Q""表示 )及各输入端(D或 J和 K端)的状态(实现次态转换所需要的输入状态)。根据状态表可以确定电路的逻辑表达式 经过简化后、由简化的表达式确定构成时序电路所需要的基本门电路类型。

许多制造商还提供 16R8 型号,它与16R4类似,使用熔丝技术,有8个专用输入口和8个专用输出LL。




图 13 25 TIBPAL16R4 逻辑图的 部分

### TIBPAL22V10

此类PLD的基本结构也是与 或阵列,有多达22个的输入口和10个输出口 此外,还包含个可编程输出逻辑宏单元 OLM),这就使得PAL22V10具有对每一个输出结构进行独立定义和编程的能力 它的输出由独立的乘积项使能,可以实现寄存器输出或非寄存器输出;输出既可以是原变量形式,也可以是反变量形式。在关OLM的结构如图13.26所示,图中的OLM是由Texas Instrument公司设计的,不同制造商生产的OLM结构不同,但结果类似。

通过对OLM进行编程,可以实现寄存器输出或I/O反馈,也可以实现时序逻辑输出或组合逻辑输出。L态输出既可以是原变量形式、高电平有效),也可以是反变量形式(低电平有效)。借助编程可选择时钟的极性,所以可使用输入时钟信号的NGT或PGT对触发器进行时钟控制。此外,借助编程,与阵列乘积项可实现对触发器的同步置位(SS)或异步复位(AR)。

对图 13 26 中的 OLM 逻辑图进行简化,即可得到图 13.27。从图中可以看出,通过  $S_1$  和  $S_0$  的不同取值(内部熔丝是否熔断)可得到4 种不同的输出配置。表 13.2 列出了4 种不同输出配置得到的反馈及输出类型。

| 熔丝选择 |    | 数据选   | 数据选择    |       | <b>始</b> 出 |      |
|------|----|-------|---------|-------|------------|------|
|      | -5 | MUX#1 | Mt X #2 | 要型    | 类型         | 有效セダ |
| 4    | 0  | 0     | 0       | 寄存器反馈 | 寄存器输出      | 低    |
| G.   |    | 1     | n       | 寄有器反馈 | 寄存器输出      | 劃    |
| i    | 1  | 2     |         | 10 反傳 | 组合逻辑输入     | ff,  |
|      | 1  | 3     |         | が反馈   | 组合逻辑输出     | 髙    |

表 13.2 输出逻辑宏单元功能表




图 13.26 输出逻辑宏单元 ()[M


在图示的宏单元中,有两根可编程熔丝(5<sub>0</sub>和5<sub>1</sub>),用于控制PLD的支债及输出类型 如果熔丝未熔断,对应的逻辑值为0,反之,熔丝熔断后的值为1 通过使用多路转换器选择不同的数据组合、可以实现4种不同配置,而OLM 多路转换器的数据选择是由可编程熔丝控制的。下面详细讨论5 和5 的控制作用

$$S_0 = 0$$
,  $S_1 = 0$ 


这种输入组合可以实现寄存器反馈及低电平有效的寄存器输出,如图 13 27(a)所示。通过编程保持两根熔丝的完整,即可实现这种配置。

或阵列的输出直接送到触发器的数据输入端, 触发器的输出 Q送至,MUX #1的0端(注意, MUX #1是41线多路转换器)。MUX #1的1、2、3端同样有数据输入, 如图 1326 所示。在图 1327(a)中, 因为这些输入与输出配置无关、所以未属出。

当S = 0且 $S_0 = 0$ 时,MLX #1 的0端输入数据被送至MUX的输出端,经过一态反相器后输出反相器的输出允许由与阵列的一个乘积项控制 由于输出端有二态反相器、所以 PLD 的输出低电平有效;输出取自 D 触发器,故为寄存器输出。



a 5 - 0.5 - 0 寄存器反馈与寄存器 反相 低电平有数 输出



由 5 0.5 · . · 奇有器反馈 j寄存器非反相 高电平有效 输出




图 13 27 OLM 编程的简化逻辑图




图13.27 续 / OLM编程的简化逻辑图

D触发器的反相输出端 (),接至 MIX #2 N O 输入端 MIX #2 是 2-1 线 多路转换器、因为 S = 0、故 O 端输入数据被选中并传递到 MIX 的输出端 同样、为了简化 LL 图, MIX #2 N 1 端输入没有回出 反馈信号取自触发器、经 与补缓冲器 送回与阵列,因此这种反馈属于寄存器反馈

## $S_1 = 0$ , $S_0 = 1$

这种输入组合如图13 27(b)所示,可以实现寄存器反馈及高电平有效的寄存器输出 由于在编程时令 5 熔断, 5 保持完整, 所以配置上的惟一不同是 MUX #1 选择 1 端输入、将触发器的输出 Q 传递全 MUX 的输出端。在上例中、触发器的输出 Q 被选中、而本例中触发器的输出 Q 被选中、经过一态反相器的反相、输出信号为原变量形式 Q (高电平有效) 反馈形式为寄存器 录赏、与上例相同

$$S_1 = 0$$
,  $S_2 = 1$ 

在PID的编程过程中、熔断熔丝 S, 而保持 S<sub>n</sub>完整, 就可得到这种输入组合。电路配置如图 13 27(e) 所示、可实现 I/O 反馈和低电平有效的组合逻辑输出。因为没有使用宏单元触发器、所以输出是非寄存器型的。

如图 13.27(e)所示,或阵列的输出送至MUX #1的引脚2,经过反相后送至引脚3 图中未四出, 可参考图 13.26 、触发器被旁路。由于 态反相器的作用,使组合逻辑输出为低电平有效。


由于5,被熔断、MUX #2的引脚1为指定数据输入端,这就使得I/O 端有两种选择: 当一态反相器处于1 作状态时, I/O 端将输出数据反馈回与阵列,实现合并逻辑; 而当二态反相器为高阻态时,IO 端可作为输入引脚。

$$S_1 = 0$$
,  $S_0 = 1$ 

当 5 和 5 都被熔断后得到这种组合结果。电路配置如图 13.27(d)所示,可实现 I/O 反馈和高电平有效的组合逻辑输出。MI X #1 的 3 端为选定的数据输入端,或阵列的输出反相后关至该输入端,经 MUX 输出后由上态反相器再次反相,从而输出为原变量形式(高电平有效)

MUX #2 的操作同上, 使 I O 端既可作为输入端, 也可作为反馈端

图 13 28 所示是 FIBPAL22V10 的方框图, 其逻辑图见图 13.29。将 22V10 的方框图与 16R4 (图 13 23 )比较一下,可以发现这两类PLD很相似,主要的不同是22V10有输出逻辑宏单元 OLM )、而 16R4 没有。不同的厂家都生产 PAL22V10、既有一次可编程类型,也有可重复编程类型



查 13 28 TIBPAT 22V10 方框 图




图 13.29 TIBPAL22V10 逻辑图




图 13 29 续 ) TIBPAL 22 V 10 逻辑图

某些22V10器件的宏单元如图1330所示,其中多路转换器的画法与前面不同。这种画法一般用于PLD和FPGAMUX。由于选择输入都在程序控制下,所以在许多图中都未画出。




图 13 30 输出逻辑宏单元

如图13-30所示,或一阵列的输出是宏单元的输入,经过异或门后既可以原变量形式存在,也可以反变量形式存在。第5章中已讨论过异或门实现的逻辑功能。只有当两个输入量不同时输上才为 1, 否则为 0 所以,与MUX输出为高电平时,异或门的输出与另一输入反相、如图 13-3.(a)所示:而与MUX输出为低电平时,异或门的输出与另一输入同相,如图 2-3-3.(b)所示




图 13 11 宏单元的极性控制

### 安全位

通常 PI D 内都有可编程设计安全位,以防上随意复制或检验器件中存储的数据。当安全熔丝被熔断几,便不能再复制器作内存储的内容,同时验证线路也不能工作。

#### EP630 系列 PLD

EP630系列是 lexas instrumer ts 公司生产的一次可编程 PID, 内部有 16 个宏单元。在 SOP 配置中, 此类器件能够实现 600 多个等效逻辑门的功能, 同时可实现时序操作

此类 PLD 的特性是能够通过编程, 使宏单元内的触发器分别实现 D、J K、S-R或T触发器功能 触发器的时钟输入可以来自与阵列中的任意输入或反馈通道

EP630 系列PLD 有4个专用输入引脚和16个10号脚、如图1332的方框图所示。其与门阵列最多可有40个输入。当输入量的京变量和反变量形式同时作为与阵列的输入时、与阵列的输出呈逻辑错误状态;当通过编程使乘积项的所有输入都断开时,与阵列的输出呈逻辑正确状态

从图 13.32 中凡以看出,该器件有两个专用时钟信号输入端,CLK1 和 CI K2 每个时钟输入端控制 组触发器的时钟输入, 组触发器由 8 个触发器组成 图 13.33 所示的是 EP63) 系列 PI D 的 OE/CLK 多路转换器,转换升关的通断通过编程控制。

模式 0 操作 如图 13 33(a)所示,这种模式下只能由指定的时钟输入(CIK1或 CLK2)完成触发器的时钟控制。该指定时钟信号是 组宏单元共用的,在其控制下,8个宏单元实现同步操作。图中三态输出缓冲器的状态由与阵列的一个乘积项控制

模式1操作 如图 13.33(b)形示,触发器的时钟信号由与阵列的乘积项实现。因为与阵列既可提供原变量信号,也可提供反变量信号,所以宏单元内触发器的时钟控制可在信号的 PG I 或 NGT 完成 模式 I 操作下,输出缓冲器的输入使能端直接 为  $V_{cc}$  相连,所以一态缓冲器总是处于工作状态。




图 13 32 EP630 系列 PLD 方框图


图 13 34 所示的是 FP630 系列 PLD的 5 种 LO配置 对器件进行编程时,可以付每一个宏单元进行独立配置 图 13.34(a)是基本 LO配置,实现组合逻辑输出。因为是组合逻辑输出,所以图中未 画出触发器 图中的 I/O 选择表说明了 I/O 端组合逻辑信号的极性,是原变量输出(高电平有效)还是反变量输出 低电平有效 ) 当 OE = 0 时,因为一态缓冲器的输出为不定态,所以 I/O 引脚可作为输入端,此时,I/O 反馈选择开关必须闭合

D触发器配置 如图 13.34(b)所示,触发器为异步复位,复位信号来自与门阵列的指定乘积项加电时,FP630内的所有触发器清零、异或门的输出信号送至触发器的输入端 这种方式下,既可以选择反馈,也可以不使用反馈,反馈信号可以取自触发器的 Q输出端,也可以取自输出缓冲器。通过反馈选择 MOSFET 的控制,输出引脚可作为输入端

**T触发器配置** T触发器操作相对简单,见图 13 34(c) 根据功能表,在时钟脉冲的上升沿,当输入端T=0时,输出  $Q_0$ 保持原态,电路处于锁定模式 功能表的第3行、时钟脉冲为低电平,所以电路也处于锁定态 从功能表中也可看出,当时钟信号有效且 T=1 时,触发器的输出来回切换,即输出与原态相反。将 J=K 触发器的两个输入端 J 和 K 连在一起形成一个输入端,就可以构成 T 触发器

模式 0 OF 乗积项控制 (LK 馬步

#### 何步时钟




田 电 5-1钟信号控制者存器的时钟输入,输出是由乘积项控制的

#### ar 模式()操作

模式 1 Ot - 使能 CLk - 异步

问生时钟



由乘积项控制寄存器的时钟输入、输出始终是允许的 (b) 模式, 操作

图 13 33 FP630 系列 PLD 的 OE/CLk 选择转换器

J-K触发器配置 如图 13.34(d)所示,8个乘积项分为两个或门的输入。功能表内每行所示触发器的工作状态分别为锁定、清零、置位、翻转、锁定(时钟脉冲为低电平)和异步清零。利用反相选择 EPROM 位来设置输出的极性、利用反馈选择 MUX 来选定电路中是否有反馈

S-R触发器配置 如图 13.34(e)所示,电路的操作与J-K配置类似。但有一点主要区别(详见第6章),由于图中S-R触发器为高电平输入有效、所以当S和R两个输入同为高电平时、电路的输出不定(无效)。

### 通用阵列逻辑

通用阵列逻辑(GAL)器件将 E<sup>2</sup>CMOS 技术与 PLD 技术相结合,是由 Lattice Semiconductor 公司开发的 GAL 是 Lattice Semiconductor 公司的注册商标。




图 13.34 EP630 系列 PLD 的 I/O 配置




图 13 34 (续) EP630 系列 PLD 的 I/O 配置

与标准 PLD 相比, GAL 器件有着显著的优越性:

- 1 GAL的集成度很高,一块集成电路内可含 14 000 个门电路;
- 2. 存储内容不易丢失,具有系统可编程性;
- 3. 擦除和再编程速度快;
- 4. t<sub>p,</sub> 只有 5 ns(200 MHz)。

#### **GAL16V8**

图 13.35 所示是 Lattice 公司生产的 GAL16V8 的 方框图和外引脚排列,器件内部包含一个可编程与阵列(64 × 32),以生成标准 PLD SOP 逻辑。




图 13.35 GAL16V8 PLD

GAL16V8采用EP浮置栅单元技术,从而可以实现重复编程。擦除时间很短,典型值不超过100 ms。此类PLD有8个输出逻辑宏单元(OLMC),如图13.35(a)所示。其外引脚排列和PLCC封装可参考图13.35(b)。

GAL16V8的输出逻辑宏单元可以实现3种模式的操作: 简单模式、复杂模式和寄存器模式。操作模式是由共用位 SYN 和 AC 控制的。

简单模式操作。在这种操作模式下,利用 OLMC 实现组合逻辑输出,或每 OLMC 作为专用输入端。图 .3 36 是 3 种不同的简单模式操作。图 .3.36 ta 是带有反馈的组合逻辑输出,利用异或 ]的控制位决定输出的极性。简单模式的输出最多可以由 8 个乘积项组成。图 .13 36 tb)是不带反馈的组合逻辑输出、图 3.36 tc)将 LO 引脚作为专用输入端。其中的一态缓冲器处于禁止态。OLMC 的模式配置由软件控制,通过软件对相应的控制位进行赋值来实现 OLMC 的模式选择




图 13 36 GAL:6V8 PLD OLMC 的简单模式


**复杂模式操作** 该模式下利用 OLMC 实现 I/O 功能或惟输出功能 图 13 37 所示是该模式下的 两种不同的操作 在这种模式下、宏单元 12 和 19 不能作为输入端,因此只可对 6 个 I/O 端进行配置。要想实现 8 个 I/O 端、必须使用寄存器模式操作

寄存器模式操作 这种模式下、OLMC 作为专用寄存器输出或实现 I/O 功能,详见图 13.38(a) 和(b)所示。所有 OLMC 共用时钟和输出使能 (OE) 信号。该模式下、最多可实现 8 个 I/O 端或 8 个寄存器输出 该模式下可实现 D, T或 J K 寄存器输出。

### pLSI<sup>®</sup>和 ispLSI<sup>™</sup>

Lattice Semiconductor公司生产的可编程大规模集成电路(pLSI)和在系统可编程大规模集成电路(ispLSI)系列将PLD的性能、简易性与现场可编程门阵列(FPGA)的高集成度、寄存器型的性能结合起来。

图 13-37 GM 16 V8 PLO OLMC 的复杂模式



(b) 组合配置

图 13 38 GAL16V8 PLD OI MC 的寄存器模式

Lattice 公司提供了3种系列的pLSI和ispLSI器件: 1000系列 2000系列和3000系列。不同系列器件的集成度(逻辑容量)和速度不同,1000系列系统执行频率为110 MHz、最多可包含8000个PLD门电路;2000系列系统执行频率为135 MHz,可包含1000~4000个PLD门;3000系列系统执行频率为110 MHz、最多可包含14000个PLD电路门

图 13 39 所示是 Lattice 公司 pLSI 1032 的方框图,详细内容在下面订论 尤其需要注意的是它具有通用逻辑块(GLB)、输出布线组合(ORP)和全局布线组合(GRP)功能




图 13.39 pLSI 1032 PLD 方框图

### 通用逻辑块(GLB)

如图 13.40 所示是 1000 系列 PLD GLB。GLB 由与门阵列组成、与门阵列包含 18 个输入,其中 16 个来自全局布线组合(GRP)、可以是由 GLB 得到的反馈信号,也可以来自 I/O 单元;另外两个(16 和 17)是专用输入端。与门阵列可以产生 20 个乘积项(PT),可生成任意 GLB 输入的逻辑和。


GLB的乘积项共享阵列(PTSA)将20个乘积项传递到GLB的4个输出端,图13.40所示是PTSA的几种不同配置。PTSA顶端的或门阵列有三个输入,取自与阵列的乘积项;第三个或门有4个乘积项输入,这两个或门的输出送到异或门的输入端,异或门的另一个输入是乘积项0。该异或门可用于实现逻辑功能或D触发器的转换,将D触发器转换为J-K触发器或T触发器。PTSA中的第二个或门被旁路,其输出直接送至触发器和MUX的输入端,所以速度相应提高。底部的或门有7个乘积项输入,其输出与第三个或门的输出共享。

图13.40中的D触发器可以重新配置, 当需要组合逻辑输出时, 可通过编程将这些触发器旁路。 触发器的时钟输入是由控制功能块实现的, 利用 MUX 在 4 个时钟输入中选择 1 个来作为触发器的时钟控制信号。其中的 PT Clock 是由 GLB 中的乘积项生成的。 当控制块中的 PT Reset = 1 或 Global RESET = 0 时, 所有的触发器被复位。

#### 5型块

如图 13.41 所示是 Lattice 公司生产的器件巨型块。1000 系列巨型块由全局布线组合(GRP)、8个 GLB 块、输出布线组合(ORP)和 16 个 I/O 单元组成。1000 系列 pLSI 和 ispLSI PLD 内部最多可以包含 6 个此类巨型块。

П



移 .3 4c 000 系列P. ) 通用逻辑块方框图

一 70 单元的输入信号被直接传递到GRP, 如图 341所示 这样。器件内的医有GIB都可以访问每一个40 单元 IN0 和IN1 是两个专用输入端、与广型块内的所有 8 1 GIB 都相接




图 134. 1000 系列巨型块方框图

输出布线组合 (ORP) 将 GLB 的输出信号传递到 I/O 单元、ORP 内的信号传递是自动实现的通过编程控制、1 O 单元可以实现输入、输出一、态输出或作为双向 I/O 号 脚 I/O 单元内的 D 触发器可以配置成电平敏感锁存器或边沿触发器来存储输入数据。

全局布线组合(GRP)用于维护器件内的所有内部连接 I/O 单元的输入或 GLB 的输出可以传递到任意 GLB 的输入端、同样、GLB 的输出也可以调回到所有其他 GIB 的输入端

### 交互编程

GAL 16V8 和 GAL 20V8 PLD 了以取代大多数标准 20号 脚和 24号 脚的 PAL 器件。由于 GAL 和 PAL 器件的内部结构不同,所以两者的编程方法也不同 Lattice Semiconductor公司提供了一种软件实用程序,它可以把 PAL 器件的 JFDFC 文件转换成 GAL JEDEC 文件,这种软件就是 PALtoGAL

### 13.3 节复习题

A PAL器件既可以实现寄存器输出,也可以实现组合逻辑输出

(. X)

2 辑

B PAL Z

型器件

□. 逻辑


2 寄存器

C. TIBPAL 22V 10 内的输出逻辑宏单元(OLM 可以独立编程

1) 好


(2) 错

- D 在零值号TiBPALI6R4中、R 的含意是什么?
- F 图 13.42 中的宏单元配置工以产生。
  - (1)10 反馈和组合 反相输出;
  - (2) LO 反馈和组合 非反相输出;
  - (3) 寄存器反馈和寄存器/反相输出;
  - (4) 寄存器反馈和寄存器 非反相输出。




F. 图 13 43 中,如果用于控制异或门的MUX的指定输入端(S)为低电平,则送入宏单元的或[1输出为\_\_\_\_\_\_

(1, 反相輸出 (2) 非反相輸出



- G 在 PLD 中、设计 引编程安全位的目的是什么?
- H 图 13.44 中, EP630 系列 PLD 1/0 配置允许 \_\_\_\_\_。
  - (1) J-K 触发器操作;
  - (2) D 触发器操作;
  - (3) T 触发器操作;
  - (4) 组合逻辑输出



| I/O 选择                    |                                |  |  |  |
|---------------------------|--------------------------------|--|--|--|
| 输出/极性                     | 反馈                             |  |  |  |
| JK 触发器/高<br>JK 触发器/低<br>无 | JK 触发器、尤<br>JK 触发器、尤<br>JK 触发器 |  |  |  |

| 巧能表 |          |    |   |                  |  |
|-----|----------|----|---|------------------|--|
| 输入  |          | 輸山 |   |                  |  |
| CLR | CLK      | .1 | К | Q                |  |
| L   | <u>+</u> | L  | 1 | Q <sub>o</sub>   |  |
| Ι   | +        | L  | H | 1                |  |
| L   | +        | Ħ  | I | H                |  |
| I   | +        | Н  | H | $Q_{\mathbf{o}}$ |  |
| Ŀ   | Ł        | Х  | Х | Н<br>До<br>До    |  |
| H   | Х        | X  | X | ľ                |  |


图 13 44

14

I 新13 45 № / 乃元 Lattice 系 / [11] "同用逻辑址 + (AB 、最下方触发器的输入是 上乘机 U

+ 1 4 7 + 4

上知何无格 13.45年 8 肺发益 \* 零



- K 图 .3.46 中的方框图表示 1000 系列 pl Sl 或 ispl Sl Pl D 中 6 个 \_\_\_\_\_ 中之
- 1. 图 13 46 中輸出布线组合 (ORP) 的功能是将 GLB 的生成信号传递给 LO 单元 (1) 对 2) 错




图 1346

# 13.4 现场可编程门阵列

## 要点

- . 使用 FPGA 的主要优势
- 2 根据给定 Actel FPGA 逻辑模块的逻辑图、确定该模块实现的功能

现场可编程门阵列(FPGA)器件可以实现多于100 000个门电路的逻辑功能。使用FPGA的主要优势是其高集成度 片 FPGA可以替代数以自计的TTL集成电路 此外、FPGA内存储的内容不易丢失、可实现用户编程、工作速度快、并且频率可达 250 MHz~350 MHz

与前面所讨论的"逻辑型"PLD相比,现场可编程逻辑门阵列是"寄存器型"器件,从而减小了空间需求和能量消耗。

Actel Corporation 是美国生产FPCA 器件的最主要厂家,其最新的FPGA 系列的主要特点是高容量和高速度。

### 13.4.1 54SX 系列 FPGA

Actel 54SX 系列 FPGA 采用了新式的体系结构模块,使得其器件性能和集成化程度超过了目前其他的 FPGA 器件。54SX 系列 FPGA 的门电路容量达到了72 000、而 SX-A 系列的门电路容量超过了 100 000。此外,它最多能提供360个用户可编程输入/输出(I/O)端,每个I/O可配置成输入、输出、:态输出或双向引脚。

SX 系列的互连布线源位于第2层金属(M2)和第3层金属(M3)之间,如图13.47所示。这种布线方法效率很高,它不使用老式 FPGA 技术的通道阵列结构,消除了逻辑模块间的布线通道和互连元(见图1348)。同时,SX 系列的逻辑模块为连续的网格结构,所以 FPGA 器件的整个基底都可以跨越。




图 13 47 Actel SX 系列互连元

逻辑模块之间的连接是通过使用金属与金属间的抗熔丝连接元完成的,这是Actel公司的专利。 抗熔丝是连接在 M2 和 M3 层之间的(图 13.47),它具有一次可编程性、非易失性等特点。在许多 FPGA 内用为两个终端器件的连接开关。该连接开关通常是断开的,编程后呈现固定的低阻连接。 与PROM器件使用的熔丝技术相比,这种连接有许多优点,很显著的一点是难以辨别已编程或未编程的抗熔丝,从而使逆向上程或设计偷窃行为无法实现




图 13.48 通道阵列和新型结构模块

### 逻辑模块

54SX 系列 FPGA 提供了 6 036 个逻辑模块, 分为两类, 即寄存器单元和组合单元。某些 54SX 系列器件内有2 000 多个寄存器单元(R单元), 而有的器件内有4 000 多个组合单元(C单元)。FPGA 逻辑设计的体系结构是由软件控制的, 对用户透明。

# 13.4.2 MX 系列 FPGA


Actel 公司的 40MX 和 42MX 系列 FPGA 为用户提供了一种高性能、划算的 ASIC 选择。MX 系列 FPGA 的门电路容量可高达 36 000 个,且有多达 202 个的用户可编程 I/O 端。

MX 体系结构使用垂直和水平的布线轨道,将不同的逻辑和 I/O 模块连接起来,轨道是金属互连的,称为段。不同的段长允许两个抗熔丝连接之间多于90%设计轨道的互连。有关轨道的布线结构如图 13.49 所示。

#### 40MX 逻辑模块

40MX 逻辑模块如图 13.50 所示。该模块是 8 输入,单输出的逻辑电路,通过有效利用互连布线源可以实现很多逻辑功能。

图 13.50 中基于 MUX 的逻辑模块可用于实现与、或、与非、或非、异或及 D 锁存等逻辑功能。锁存器和触发器功能的实现与第 6 章中介绍的方法一样。42MX 系列的 FPGA 内包含触发器,从而大大简化了时序电路的设计。



A 349 Acrel > JAIX 系列比在线结构




图 350 Actel 公司 40MX 系列逻辑模块

图 13.51 所示是利用40MX逻辑模块实现的三输入与门 当 $S_A=0$ 时、输入 $A_0$ 被选中、 $\Pi S_1=1$ 、相应选中 A ; 若  $S_B=0$ 则选中 B 。 若  $S_B=1$  则选中 B 。  $S_1S_2$  输入端用于控制逻辑模块输出 MUX 的数据选择。只有当输入 A ,B ,( 一者都为高电平时,输出 Y 的逻辑值才为 1

图 13 52 所示是基于 MUX 的其他逻辑功能电路 或门和或非门的实现很简单,这里不再多说注意图 13 52(c)和(d)中异或功能的实现,输入 A 是同时作用于两个输入 MUX 的选择输入端的 不同逻辑功能的实现是由软件控制的,而上述例子有助于理解 FPGA 基本功能的实现

用户通常由根据硬件宏程序库来建立原理图入手开始FPGA设计,目前有商用的原理图编辑程序可以实现该功能。硬件宏功能与前面章节中介绍的基本SSI组件类似、将几个硬件宏功能结合起来,就可以实现软件宏功能。而软件宏功能可用于计数器、加法器和译码器的实现。所有的Actel FPGA都有相应的设计开发工具支持




图 13 51 Acte. 公司 40MX 系列逻辑模块: . 输入与门的实现




图 13 52 Actel 公司 40MX 系列逻辑模块




图 13.52 (续 Actel 公司 40MX 系列逻辑模块




图 13 12 读 Actel 公司 40MX 系列 逻辑模块

### 42MX 逻辑模块

42MA 器件内包含 类逻辑模块、组合逻辑模块、时序逻辑模块和译码逻辑模块


图 13.53 所示是 42MX 系列的组合逻辑模块 (模块 ,某些 42MX 器件可以提供多达 1 184 个 此类模块 图中的 C 模块内包括 个 4 1 线 MU X,输入端  $S_{s}=A_{o}B_{o}$ 、 $S_{t}=A_{t}+B_{t}$ ,而 C 模块的输出是  $Y=D_{oo}S$   $S_{o}+D_{oo}S$   

图 13 53 Actel 公司 42MX 组合逻辑模块

图 13.54 是 42MX 系列时序逻辑模块 S模块) 某些 42MX 器件内最多可包含 1 230 个此类模块 图示的S模块用于实现高速时序功能 利用一个C模块和 个时序单元(锁存器或触发器),即

面构成一个 5模块、实现图 13 53 中 6模块的功能、但有一点不同, $5 = A_1$ ,自输入端 B 专用于对 触发器清零。时序模块有 4 种 不同的配置,详见图 13 54




图 13 54 Actel 公司 42MX 盯序逻辑模块

某些42MX器件內还包含译码逻辑模块(D模块),如图 13 55 所示。此类模块内含多输入译码电路,速度快并且可以实现多输入与门功能。根据异或门可编程输入端的不同逻辑值,可以实现原变量或反变量输出。





图 13.55 Actel 公司的 42WX 译码逻辑模块

# 13.4 节复习题

A. 与 PLD 相比, FPGA 是 \_\_\_\_\_\_\_型器件。 (1) 逻辑 (2) 寄存器

- B Actel 公司的逻辑模块是基于编码器技术的 五对 (2) 锭
- ← 辦別图 13.55 中逻辑模块的类型
- D 图 13 56 所示的 40MX 逻辑模块可以实现

功能



# П

阶段性小结(13.3节~13.4节)

可编程阵列逻辑(PAL<sup>a</sup>)由可编程与阵列和固定或阵列组成,由于逻辑门的数目远大子触发器,所以属于逻辑形器件

PAL16L8 器件实现组合逻辑输出 PAL16R8 器件实现寄存器输出。PAL22V10内含OLM,可由用户分别控制各输出类型,既可以实现寄存器或非寄存器输出,也可以改变输出极性 这种通用器件还能实现反馈,既可以是寄存器反馈也可以是输入,输出反馈,而器件的功能配置是通过编程实现的。由于有安全位,可以防止PLD中的编程数据被破坏。Texas Instrument公司的EP630系列PLD可以很容易实现 D、JK、S-R或T触发器功能。


Lattice Semiconductor 公司生产的通用阵列逻辑(GAL)器件使用了E<sup>2</sup>CMOS技术,可以实现快速擦除。这种高集成度 PLD 最多可以包含 14 000 个门电路,通过进行不同的配置,能够实现组合或寄存器输出 pLSI<sup>™</sup> 器件内含有通用逻辑块,这些逻辑块带有乘积项共享阵列,使用 灵活 其中的输出和全局布线组合可以实现器件内的自动高速互连

与逻辑型PLD相比、现场可编程门阵列(FPGA)属于寄存器型器件 Actel公司生产的FPGA 系列是基于多路转换器、使用抗熔丝技术的器件。抗熔丝技术的应用使得FPCA内的布线和互连非常灵活。由真值表得到SOP逻辑表达式、利用多路转换器可以得到所需的FPGA输出逻辑表达式


# 阶段性练习 (13.3节~13.4节)

- 1. 输出端包含触发器的 PM 器件属于 类配置

  - a 寄存器 b. 低电平有效 c. 高电平有效
- 2. 利用输出逻辑宏单元 (OLM/OLMC) 可以实现寄存器输出或非寄存器输出,也可以实现原 变量或反变量输出、
  - a Aİ
- b. 错
- 3. 图 13 57 中的 ()LM 可以产生 \_\_\_\_\_
  - a 1/0 反馈和组合 反相输出
  - b I/O 反馈和组合 非反相输出
  - c 寄存器 文馈和寄存器 反相输出
  - d. 寄存器反馈和寄存器 非反相输出



- 4. 图 13.58 中 EP630 系列 PLD 的 I/O 配置可以实现 \_\_\_\_\_。
  - a J-K 触发器操作
  - b. D 触发器操作
  - c.T触发器操作
  - d. 组合逻辑输出



- 5 图 3 59 中 EP630 系列P 11的 10 配置可以实现
  - aょk触发器操作
  - b D 触反器操作
  - 工舱发器操作
  - 1 祖今を舞輸し




图 1359

- 6 将 PAL、EDEC 文件用于 GAL 器件编程时需要进行交互编程
  - a 对 b 错
- 7 FPGA 不具有高集成度。
  - a 对 b 错

- 8 FPCA属于寄存器型器件
  - a 付 n 错
- 9 在編春状态时、抗婚丝的电阻值很高
  - a 付 的错
- 0 在 FPGA 中可使用多路转换器生支逻辑表大式
  - a 对 占备

# 本章小结

可编程逻辑器件 P.D 是带有未开友逻辑阵列的集成电路的统称、可实现由产编程、可SN/MSI集成电路比较、具有集页肢心 能量消耗低和可靠性高等特点。

,前PIP都具可重复编程性, 既可以利用UV擦除其中内容, 也可以实现电擦除。它们的输出是 NCP表达式。其原理图采用标准回法, "×"表示熔丝保持完整;"· 表示固定联接点;既无"×"、又无"·"则表示该处签丝已熔断。

根据器件的内部结构不同工以把PID分为一类:与阵列固定而或阵列可编程的PLD称为PLE;与阵列和或阵列都可编程的称为PLA;而与阵列可编程,或阵列固定的称为PAL 如果PLA内有输工寄存器、则时序逻辑电路的设计会社对简单

PID是逻辑型器件。每FPCA是考存器型器件。根据PID的零件号可以识别器件的配置及输入输出数目

对PID进行的编程包括熔断配置熔丝和设置器件的操作类型。通过进行不同的配置可以实现寄存器或I/O 反馈。也可以实现寄存器或组合逻辑输出。这种配置通过设置器件内的输出逻辑宏单元实现。某起PLD、如EP630系列可以将内部触发器设置为D锁存器、T触发器。JK触发器或SR触发器

由 Lattice Semiconductor 公司生产的通用阵列逻辑 GAL, 器件使用灵活, 具有不易失的在系统可编程性和高集成度 对此类器件进行编程时, 需要利用软件实用程序将 PAI 器件的 JEDEC 文件转换为可用于 GAL 器件的文件

现场可编程门的 9. FPGA 是寄存器型高集成度器件,在数字领域和新型电路设计中,它们已愈来愈多地取代 TTL集成电路 PLD 和 ASIC。在人多数 FPGA 中都使用了抗熔丝技术 抗熔丝是 FPGA 中的可编程单元

Actel公司的FPGA逻辑模块是基于MUX的器件、使用不同的程序控制可以实现快速组合逻辑功能或时序逻辑功能

# 习题

#### 13.1 节

- 1 什么是可编程逻辑器件(PLD),
- 2 请写出图 13.60 中电路输出的布尔表达式
- 3 图 13.61 中, 乘积线上的"×"代表什么?
- 4. 图 13 61 中, 乘积线与输入线 4 交叉点处的"·"代表什么?
- 5 图 13 61 中, 乘积线与输入线 C 的交叉点处既无 "×", 也 无 "·", 这说明什么?
- 6 图 13.61 中与门输出的布尔表达式是什么?







图 13 60



# 7 写出图 13.62 中 PLD 的输出布尔表达式



### 8. 写正图 B.63 中 PLD 的输出布尔表达式



#### 132节

- 9 列出 PLD 的 1种类型
- 10. 哪种类型 PLD 中的与阵列和或阵列都可由用户编程,
- 11 在可编程阵列逻辑器件中哪种门阵列可由用户编程?
- 12. PAL22V10 有多少个输入和输出?
- 13. 与 SSI 和 MSI 集成电路比较,使用专用集成电路(ASIC)有哪些优点?

#### 13.3 节

- 14 零件号 PAL16R4 为用户提供了哪些信息:
- 16 图 13 64 中可编程阵列逻辑器件的 OE 输入端有什么作用?
- 17. 图 13.64 中可编程阵列逻辑器件的哪种门阵列可由用户编程?
- 18 图 13.64 中,为什么某些或门块需要使能端(EN?)
- 19. 对于图 13.65 中的输出逻辑宏单元, 当异或门的控制 MU X 输出为高电平时, 该异或门的功能是什么。

#### 13.4 节

- 20. FPGA 的含义是什么?
- 21. 与PLD 相比、使用 FPGA 器件的优势是什么?
- CT 22. 写出图 13.66 所示的 40MX 逻辑模块能够实现的逻辑功能。
- CF 23 写出图 13.67 中组合逻辑模块的输出逻辑表达式




图 13.65




图 13 66




图 1367

# 附录 A 逻辑电路技术

晶体管 - 晶体管逻辑、FIL)电路和金属氧化物 + 导体 MOS)电路是常用的数字逻辑电路。 其中、MOS 系列又可分为 N 沟道 MOS、NMOS)、P 為道 MOS(PMOS 和互补 MOS(CMOS) 类 在介绍 ITL 和 MOS 器件之前、需掌握有关双极结型晶体管和增强型 E / MOSFET 的有关知识

# A.1 TTL标准二输入与非门

图 A.1 所示的是 7400 标准与非门的原理图 其中,D 和  $D_2$  为保护 「极管,用于限制输入端出现的负极性于扰信号,以保护输入端的一极管  $Q_2$  当输入信号出现振荡时可能会产生负极性信号




图 A.1 标准 TTL 与非门原理图

输入三极管  $Q_1$  是多发射极三极管,图 A.2 是它的二极管等效电路 左边的两个 极管表示双射极三极管的发射结,右边的二极管表示三极管的集电结。

从图 A.1 中可以看出、利用三极管  $Q_1$  控制着  $Q_2$  的 L 作状态,而  $Q_2$  的截止或导通决定着推拉输出 L 极管(totem-pole transistor)  $Q_1$  和  $Q_4$  的输出。根据图 A 3(a) 中的 L 极管等效电路可以讨论输入 L 极管  $Q_1$  的 L 作原理




图 A 2 多发射极 . 极管 Q ) 的 极管等效电路

### A.1.1 逻辑 0 输入

图 A.3(a)中、当输入 A 和 B 都 为逻辑  $O(V_L)$  时,两个发射结都 E 句偏置,从而使电流  $I_L$  由  $Q_L$  的发射极输入端流出,电流的大小是由电源电压  $V_L$  和  $R_L$  图 中 为 4  $\kappa\Omega$  决定的 为 I 使集电结 I (BC) 上向偏置, $Q_L$  的基极电位必须大于 I I +2.1 V ;但由于发射结(I I EB) 正偏,使得基极电位只有 I +1.0 V 左右,因此集电结反偏,不能形成 I 的基极电流,一极管 I 。

上述讨论同样也适用于与非门的两个输入分别为逻辑 0 和逻辑 1 的情况。有一个输入为 0, 则 1极管的一个发射结正偏,将基极电位箝制在 1.0 V 左右,从而使 0,截止


由于 $Q_2$ 截止,其集电极输出为高电平、见图 A.3(b)。 $Q_2$ 集电极的高电平输出使 .极管  $Q_3$ 饱和导通,这样在  $V_{CC}$  和电路输出之间形成了一个低阻通道,所以电路输出为高电平( $V_{CB}$ ),标准 TTL 与非 \ \ J电路  $V_{CB}$  的典型值为 +3 4 V,也可以低至 +2.4 V。此外,由于 $Q_3$  截止,其发射极电位和 $Q_4$  的基极电位为零,从而使  $Q_4$  也截止。

# A.1.2 逻辑 1 输入

图 A.4(a)是当与非门的两个输入都为逻辑 1 时,两个发射结 (EB) 见 极管都反偏时的情况。该条件使集电结 几极管的阳极有一个正的高电位、从而使 BC 正偏,因此  $Q_2$  饱和导通。

图 A.4(b)是当输入都为逻辑 1 时的与非门电路 由于  $Q_2$  饱和导通,在电阻  $R_1$ 上产生压降,从而使  $Q_4$  的发射结正偏,  $Q_4$  饱和导通,输出 Y为低电平 (  $V_{01}$  )

如图 A.4(b)所示, $Q_2$  的基极电位为 +1.4 V 左右,这就要求  $Q_1$  的基极电位必须大于 +2.1 V,以保证其集电结正偏。从图中还可以看出,当  $Q_2$  饱和导通时, $Q_3$  的基极电位为 +0.9 V。如果没有极管  $D_3$ ,该电位可以保证  $Q_3$  导通;因为电路中  $D_3$  的存在, $Q_4$  导通时保证  $Q_3$  同时导通的基极电位至少为 +1.6 V,所以电路中引入  $D_3$  的目的是保证  $Q_3$  和  $Q_4$  不会同时导通






图 A 3 标准 TTI 与非门电路、逻辑 0 输入




图 A.4 标准 TTL 与非门电路、逻辑 1 输入




图 4.4 续 / 标准 TTI 与非门电路, 逻辑 1 输入

# A.2 TTL 反相器

图 A.5 所示是TTL 非门电路的原理图 该电路结构和与非门电路类似,不同的是该电路只有一个输入,这样就允许输入晶体管为单射极 极管 TTL 非门电路的原理和与非门电路的原理相同。有关其他类型 TTL 逻辑门电路的原理图可查看相关 TTL 手册。




图 A 5 标准 TTL 非门电路原理图

# A.3 TTL集电极开路门

前面两小节介绍的TTI 与非门和非门都是推拉输出电路 根据输出电路的不同,为了实现同样的逻辑功能,还可以使用集电极开路输出 open collector output )门 几个集电极开路门的输出可以连接在一起,实现"线。"的功能 这里重点介绍集电极开路门的电路原理图以及如何计算外部上拉电阻(pull ap resistor)的阻值

图 A 6 是带有集电极开路输出的标准 TTI 非门的原理图 将其与图 A.5 的反相器进行比较即可发现,集电极开路门中没有  $Q_1$ 、 $D_2$   $D_3$   $D_4$   $D_4$   $D_5$   $D_5$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$   $D_6$ 




图 A 6 带有集电极开路输出的标准 LTL 非门电路原理图

利用集电极开路门实现"线与"逻辑关系时,各门电路的输出端连接起来,连在一起的输出端与电源电压  $V_{\rm cc}$  间必须加一上拉电阻( $R_{\rm Pl}$ ),如图 A.7 所示

以带有集电极开路输出的 1输入与非门74LS03为例,上拉电阻阻值的计算过程如下、使用LS系列负载门电路):

$$R_{\rm p, Max} = \frac{V_{\rm comm.x} - V_{\rm ni}}{I_{\rm oi} - N_{\rm 2000} \times 1.6 \text{ mA}}$$

其中, N, 为被驱动的输入单元负载(UL)数目

被驱动的输入单元负载数目的计算方法为: 低电平输入时, 1UL-16 mA; 高电平输入时, 1UL-40 μA

输入低负载系数 = I<sub>II</sub> / UI = 0.4 mA / 1.6 mA = **0.25 UL/门** 因为有 4 个 LS 负载门、N<sub>N M = 4</sub> × 0.25 UL = 1 UL

$$R_{\text{PCOMPA}} = \frac{5.25 \text{ V} \cdot 0.5 \text{ V}}{8 \text{ mA} - 1 \times 1.6 \text{ mA}} - \frac{4.75}{6.4 \text{ mA}} - 742 \Omega$$

$$R_{\text{PCOMPA}} = \frac{V_{\text{CCMBN}} - V_{\text{Ob}}}{\times I_{\text{eff}} + N_{\text{2000GB}} \times 40 \text{ } \mu\text{A}}$$

输入高负载系数 =  $I_{\rm tr}/UL$  20  $\mu$ A 40  $\mu$ A = 0.5 UL/II 因为有 4 个 LS 负载II 、  $A_{\rm MH-H}=4 \times 0.5$  UL=2 UL

$$R_{\text{MIMIN}} = \frac{4.75 \text{ V} - 2.4 \text{ V}}{4 \times 100 \text{ } \mu\text{A} + 2 \times 40 \text{ } \mu\text{A}} = \frac{2.35 \text{ V}}{480 \text{ } \mu\text{A}} = 4.89 \text{ k}\Omega$$

因此,该例中上扩电阻的阻值为742Ω~49kΩ





图 A 7 "线与"电路逻辑图

# A.4 TTL 三态输出门

查输上电路在1.3节中介绍过、第二种状态、即高阻态 H 7)是如何实现的呢?比较 冬 1.8α 和 b J 1得到答案






图 A.8 非门电路

图 A.8(b)是带有一念输出的止 ] 除了 4端夕,该电路还有一个输入端 6、6端是使能端、控制者电路的工作状态。当 6端输入高电平时,电路实现标准反相器的功能、而当 6端输入低电平时,电路处于禁止态,Q和  $Q_4$ 都载 1、输出显置阻态。在这种情况下,输入 1对输出没有作用,电路只负载断力

A=1, G=1: 此时 Q 集之公 E偏、Q。导通: + kΩ 电阻上的压降使  $Q_4$  导通、输出为低电平使能端 + G + 与的高电平对 + 及有影响

A=0, G=1 A 端所加为低电平、所以使 Q 的发射结工偏而集电结反偏、因此 Q, 截止、Q, 集电极的高电位使 Q。导通,由于 Q 截止、1 k Q 电阻上没有电流通过,所以 Q 截止,输出为高电平

G=0: 当心端输入为低电平时,1端的输入对输出没有影响 G=0时, $Q_1$ 截止,因此导致 Q 截一,同时, $D_2$ 于向导通引起  $Q_2$ 基极电位降低,使  $Q_2$ 截止;由于  $Q_3$ 和  $Q_4$ 同时截止,电路量高阻态。此时自电路的输出端为用路状态

# A.5 TTL的未用输入端

在第3章中曾经简单介绍过逻辑门中的未用输入端,未用输入端不可以要空。对于一个一输入门电路,如果只需要使用其中的两个输入端,可以将未用端跨接到一个使用端上。但在计算门电路的扇出时,两个相连的输入厂程为两个单元负载代入计算

对于LS和FAST系列、如果将未用端连接到使用输入端、会影响集成电路的抗噪容限、因此、这类电路的未用端应连接到电路的使能端(即、与门/与非门的)。端、或门,或非门的"地"端。

# A.6 TTL产品系列

标准的 74 系列 TTL 器件 「作速度较高且能量损耗较低」如果用户希望拥有更低的能量损耗和 更高的 I 作速度、就要使用另外两种系列、即低能耗器件和高速器件

20 世纪 60 年代后期、对标准 FTL 系列集成电路进行了改进、大大提高了其性能、形成了两种改进型产品、即低能耗门电路和高速门电路 74I 系列是低能耗TTL产品、其中的与非门 (74L00 结构与图 A.1 类似、但有一点不同、即其中电阻的阻值普遍提高、从而降低了能量损耗。

74H系列是高速产品,它的与非门(74H00)基本结构也与图 A 1 类似,但有两点例外。首先, 电阻的阻值普遍降低;其次、图中的推拉输出。极管 Q,由达林顿(Darlington)管替代。虽然该系列提高了操作速度,但减小电阻阻值却增加了电路的能量损耗。

后来,在74L和74H系列的基础上又开发出一系列TTL产品,有关这些产品的性能参数见表A.1.

|                    | 标准 74 | 74L | 74H | 748   | 74LS | 74ALS |
|--------------------|-------|-----|-----|-------|------|-------|
| t <sub>PD</sub> ⊓s | 9     | 33  | 6   | 3     | 9.5  | 4     |
| 每个 ]的能量损耗 (mW      | 10    | 1   | 23  | 18 75 | 2    | 1.2   |
| 最大时钟频率 MHz         | 35    | 3   | 50  | 125   | 45   | 70    |

表 A.1 TTL 系列产品性能参数

745 系列是 ITL 的肖特基 (Schottky) 系列 如图 A.9(a)所示,在该系列门电路中,每一个晶体管的基极和集电极之间接有肖特基、极管,可以提高速度

肖特基 极管是由仓属和N型半导体粘合而形成的 与普通 极管相比,这种 极管频率高、转换速度供目上向压降小。肖特基 极管内部没有少数载流子,因此其内部没有存储电荷 图A. 9(a)中,从基极注入的过驱动电流经过肖特基 极管流出、使基极电流不再增加,从而有效地制止了 极管进入深度饱和状态 由于 极管和肖特基 极管内几乎没有存储电荷,因此存储时间极短日三极管的开关时间也显著降低。

带有肖特基 极管的 极管称为肖特基 极管, 其表示符号如图 4.9(b)所示。

图 1.9(c) 是肖特基与非门(1.74800)的电路图 与前面的电路相比,引入了上极管  $Q_3$ , $Q_5$  及其相连电阻,目的是通过加强对称开关转换特性而提高电路的 L作件能 1.7488 列TTL 电路的每门平均功耗为 1.875 mW,典型传输延迟时间为 3 ns。与标准系列TTL 门电路比较(每门平均功耗为 1.0 mW,传输延迟时间为 9 ns 1,功耗增加了,而 L作速度也提高了。






图 A.9 肖特基 极管

74Ls 系列是低功耗肖特基系列。它的功耗比745系列低,但工作速度却降低了。其典型传输到迟时间为95 ns、而每门功耗只有2 mW

74、系列和741.8 系列的后继"品是高级肖特基(744S)系列和高级低功耗肖特基(744LS)系 4.、它们在进行速度和功耗上都有所改进

# A.7 标准TTL数据表

冬 A 10 所 1、的是标准 ITI 与作门的数据表 主意、除标准 7400 门电路外、肖特基 (748) 系 9.、低功利肖特基、74LS 系列 高级肖特基 (7448) 系列及高级低功利肖特基 74ALS 系列的 5.非门的数据表参见附录 B 图 A 10 中,7400 系列的数据表可分为 部分·(1)推荐工作条件;(2)电特性;(3)开关转换特性

### A.71 推荐工作条件

这一节列出了器件的电源电压范围及所需的输入电压和电流值。SN5400 系列是军用品,其电源电压为 $V_{\rm r}=5$  V + 10% 45~5 5 V ; SN7400 系列是民用品,其电源电压为 $V_{\rm r}=5$  V + 5% 475 5 25 V

由于逻辑门电路的内阻和负载的大小会影响到逻辑门的输出电压和电流,所以与逻辑0或1相对应的只能是一段电压范围,而不是一个确定的值。在数据表中列出的高电平输入电压和低电平输入电压分别为2V V<sub>AMEN</sub>,和0.8 V(V<sub>AMEN</sub>),并且还列出了高、低电平输出电流、 $I_{\rm HI}$ 和 $I_{\rm O}$ )

# A.7.2 电特性

 $V_{\rm rs}(-1.5\ V_{\rm max})$  是输入箝位 工极管电压,它的典型值是 $-0.65\sim0.7\ V$  最小输出高电平电压( $V_{\rm OH}$ )的下限是 2.4 V,而输入高电平的下限是 2.0 V,一者之间相差 0.4 V,这样可保证  $V_{\rm OH}$  不在未定义的逻辑范围( $0.8\sim2.0$  V)内。可样,输出低电平电压( $V_{\rm OI}$ )的主限是 0.4 V,输入低电平的下限是 0.8 V, 者之间也相差 0.4 V,


在图 A .0 的数据 表中,I ,和  $I_{crt}$  是电源输出电流,它们分别表示当输出为高电平(逻辑 1  $I_{crt}$  )及低电平(逻辑 0  $-I_{crt}$  )时的电源输出电流。电源平均输出电流 与  $V_{crt}$  的乘积就是电路的平均功耗,输入高电平电流及输入低电平电流分别用  $I_{trt}$  和  $I_{trt}$  表示,表中  $I_{trt}$  = 1.6 mA,其中的""表示电流由引脚流出。短路输出电流( $I_{0s}$ )是指当输出端短接时输出引脚上的输出电流。

# A.7.3 开关转换特性

在数据表中列出了两个开关转换时间 fptt 和 fptt, fptt 是输出电压由高电平跳变为低电平时的传输延迟时间, fptt 是输出电压由低电平跳变为高电平时的传输延迟时间, 而二者的数字平均值就是平均传输延迟时间 fpt

### SN5400, SN54LSOO, SN54SOO. SN7400, SN74LS00, SN74S00

### 四 - 二输入正逻辑与非门 1981 12月 1988年修订



功能表、每门


| • | n A | 输   |
|---|-----|-----|
| Α | 8   | _ γ |
| н | н   | Ĺ   |
| L | X   | н   |
| × | L   | н   |

та⊈Г **∪**14**)** 4Υ 13 48 12 4A 18 🗗 2 17₫3 V<sub>CC</sub> □4 2 Y □5 GND оД 3В 9<u>□</u>3A 24 ⊈6 2B [ 8 3 Y

FK 對象

\$N54LS00 \$N54800

罗辑符号†



\* 该符号依据 ANSI/IFFE标准 91-1984 和 IEC Publication 617-12 图 水引脚数是対 D. J和 N 封装而言

18 🛚 4A 1Y 🛮 4 NC ] s 17 🛮 NC 2A ] 6 16 🛚 4 Y 15 🛛 NC NC 14 🛚 ЗВ 2 B SA SKC

NC 无内部连接

1A 18 -2A : 28 -3A -34 38

逻辑图(正逻辑


4A Y = A · B or Y  $\bar{A} + \bar{B}$ 


图 A.10 SN7400 与非门数据表(第一部分


### SN5400, SN54LS00, SN54S00, SN7400, SN74LS00, SN74S00

# 四-二输入正逻辑与非门

知识中联系







### 图示电阻值为标准值

作环境弱度范围内化绝对最大标准值

电货电子 VCC 见24 释 输入电 1 00 SOO 1 SOO 作环境编度范围 SN 54 SN 74

存储温度范围

注释 1 电压值是 1 地 的参考你包的

7 V 5 5 V 7 V 55°C 125°C 0°C - 70°C -65°C 150°C

图 A 10 SN7400 与非门数据表(第一部分)

5N5400 SN7400 四 - 二输入正逻辑与非门

| м. | 7. | 41   | 1.5       |
|----|----|------|-----------|
| M  | 10 | - 41 | - ** ** 1 |

|                       |                                       | SN5400 |      |      | SN7400 |      |    |
|-----------------------|---------------------------------------|--------|------|------|--------|------|----|
|                       | 最                                     | 协称     | 最入   | 最生   | 析析     | 最大   | 单位 |
| Vcc _微 L              | 45                                    | 5      | 5.5  | 4 75 | 5      | 5 25 | ٧  |
| V p  凸电平输入电压          | 2                                     |        |      | 2    |        |      | J. |
| V_ 低中平输入包 +           | · · · · · · · · · · · · · · · · · · · |        | 0.8  |      |        | 0.8  | v  |
| IOH 岛电平输上电流           |                                       |        | 0.4  |      |        | C 4  | mΑ |
| toL 低电平输出电流           |                                       |        | 6    |      |        | 16   | mΑ |
| T <sub>A</sub> ,作环境温度 | - 55                                  |        | 1 25 | J    |        | 70   | °c |

推荐工作温度范围下的电特性(除非有其他说明)

| 参数              | 测 武条件                            | SN5400    | SN7400      | .v. (:         |
|-----------------|----------------------------------|-----------|-------------|----------------|
|                 | (₩) £\$\ \$\\$\\$\               | 最小 興型值 最大 | . 最小 典型值 最大 | 単位             |
| <u>v</u>        | VCC = MIN. I = 12 mA             | -15       | 5           | v              |
| Vон             | VCC - MIN V - 0.EV 10H - 04 MA   | 24 34     | 24 34       | V              |
| ۸۵۲             | VCC = M N V H = Z V IOL = 16 mA  | 0.2 0.4   | 02 04       | 1              |
| l <sub>l</sub>  | VCC - MAX VI = 5.5 V             |           | 1           | mA.            |
| I <sub>IH</sub> | VCC = MAX. V1 = 24 V             | 40        | 40          | μA             |
| ÐΕ              | V <sub>CC</sub> = MAX. v = 0.4 v | - 16      | 16          | A              |
| OS \$           | VCC - MAX                        | 20 - 55   | - 8 55      | mA.            |
| CCH             | VCC - MAX V - 0 V                | 4 8       | 4 B         | mA             |
| 1CCL            | VCC - MAX, V - 45 V              | 12 22     | 2 22        | m <sub>A</sub> |

MIN 和MAX的值是在 1 作 条件下的。上 常值,用有的典型值都是在  $V_{\infty}$  ~ 5 V 、  $T_{\infty}$  2 V 1 下 得到的每次只有 2 个输出矩形。

开关特性, VCC = 5 V, TA \* 25°C 见注释 2)

| 参数  | 输入    | 输出 | 测试条件               | 最小 典型值 最大 | 单位 |
|-----|-------|----|--------------------|-----------|----|
| Фін | A 或B  |    | 0 -400             | 11 22     | UF |
| ФHL | 7.47. | •  | PL=400 D, CL=15 pF | 7 15      | ns |

注释 2 负载电路和电压波形见第 。 fi

图 A 10 SN 7400 与非门数据表 第二部分)

# A.8 MOS技术

由P沟道增强型绝缘栅场效应管、E-MOSFEI)构成的集成电路称为PMOS器件、而只由N沟道 E MOSFFT构成的集成电路称为NMOS器件。

TTI 技术的最大局限是它的集成度有限。产生该局限性的部分原因是TTL器件中使用了电阻,而电阻会占用集成电路的大块有效面积,由此使TTL集成电路集成度的提高受到限制

MOS集成电路中不使用电阻 由于在集成电路制造工艺上制作 个高阻值电阻比制作 一个MOS 管占用的空间大、所以负载电阻都用 MOS 管,即负载管来代替。

图 A 11 所示的是由 N 沟道上 MOSFET 构成的反相器。晶体管 Q, 的栅极和漏极相连,接至电源端  $V_{100}$ 作为  $Q_2$  的漏极负载电阻,故称为负载管,负载管的阻值接近  $100~\kappa\Omega$ 。晶体管  $Q_2$  用作开关管,

当管子导通6, 其阳值 R<sub>κ</sub>) 石为1 kΩ; 当管子截尼时, 屈值 (R<sub>κ</sub>) 约为 10 CΩ




图 111 NMO z 相器 [1]

当输入端 A 为逻辑 1-45 V 时,导电沟道形成,Q 导通 由于  $R_{\rm pr}=1$  k $\Omega$  。 远远小于负载管的电阻,因此输出端 A 为逻辑 0 ( 0.05 V  $\gamma$  图 A 12(a)是其等效电路

当输入端A为逻辑 0 时,Q、截上 由于 $R_{0}$ ,近似为 10 G $\Omega$ , 1 输出 4 99 V、即逻辑 1 1+ 意,为了使于分析,可将开关管  $Q_2$  看成一个开关,当导通时其阻值很低,相当于开关闭合; 1 截止时阻值很高,相当于开关打开 图 112 的是其等效电路





图 A 12 NMOS 反相器的电阻等效电路

下面是几个FFT电路,举例说明了如何利用 MOS管实现不同的逻辑功能。通过分析电路可以确定电路的输出和真值表。在学习过程中重要的是掌握分析方法,而不是死记电路和真值表

分析此类电路最简单的方法是构建真值表、并通过简单的分析完善该表。

图 A.13 中的电路只包含 N 沟道 E-MOSFET、所以是 NMOS 门。其中, $Q_1$  是负载管、阻值为 100 k $\Omega$ :  $Q_2$  和  $Q_3$  都是开关管、与负载管相比、其导通电阻很小、而截止电阻非常高。

输入为A=0、B=0: 开关管 $Q_2$ 和 $Q_3$ 截上、从输出引脚至地间的电阻值约为 $20~G\Omega$ , 远大于负载管阻值  $100~k\Omega$ 、所以电路输出为逻辑 1。



新A13 NMOS与#门原理图

输入为A=0,B=1:  $Q_3$ 导通而 $Q_2$ 截止、从输出引脚至地间的阻值为 A=00 G $\Omega$ 、远大于负载管阻值 A=00 K $\Omega$ 、所以输出为逻辑 L

输入为A=1, B=0: Q 导通而Q, 截止,从输出引脚至地间呈现高阻值、输出为逻辑 1 输入为A=1, B=1: Q, 和Q 同时导通,这样从输出引脚至地间的阻值为  $2k\Omega$ ,远小于负载管阻值,所以输出为逻辑 0

根据以上分析,得到其真值表为:

| <u>A</u> _ | В | 輸出 |
|------------|---|----|
| 0          | 0 |    |
| 0          | 1 |    |
| I          | 0 | ì  |
| 1          | 1 | 0  |

由真值表可知、该电路实现的是"与非"功能,即"只要有一个输入为0,输出就为1",所以图 A.13 所示电路是 NMOS 与非门。

图 A 14 所示的是另一种类型的 NMOS 门电路, 下面对其进行分析。

输入为 A=0, B=0: 开关管  $Q_2$  和  $Q_3$  截止,输出端  $V_{\rm OH}$  至地间的电阻值约为 5 G $\Omega$ ,从而输出为逻辑 1

输入为 A=0, B=1 或 A=1, B=0: 两个开关管一个导通、一个截止、输出端至地间的阻值约为  $1 \kappa \Omega$ 、输出为逻辑 0

输入为A=1, B=1:  $Q_2$ 和 $Q_3$ 同时导通,输出至地间的电阻值为 $500\,\Omega$ ,输出为逻辑0列出真值表为:

| <u>A</u> _ | _ <u>B</u> _ | 输出 |
|------------|--------------|----|
| 0          | 0            | 1  |
| 0          | 1            | 0  |
| 1          | 0            | 0  |
| 1          | 1            | 0  |

由真值表了知, 该也路实现的是"或非"功能, U" ! 要有一个输入为 1, 输正就为 0", 如 图 A.14 所示。




图 4.14 NMON或4门原理图

(MOS技术可用于如数字手表 计算器这类低功耗器件 在(MOS器件中同时使用了N 勾道和P沟值 MOSFFF, 如图 A 15 中的 CMOS 非门电路所示 通过对电路的分析 互认知道、CMOS 门电路具有低功耗的特点 图中任何 个E MOSFET的栅极都不与 Lp相接, 所以该电路中没有负载管




图 A 15 CMOS 反相器(非门

当输入端 A 为逻辑 0 时,(1) P 沟道 1 ET( $Q_1$  的栅极电位低于衬底电位,所以 Q 导通;(2) 沟道 1 FET( $Q_2$ )的导电沟道未形成,所以  $Q_2$  截止 由于  $R_{\rm ove}=1$  k  $\Omega$  而  $R_{\rm ove}=10$  G  $\Omega$ ,故电路输出为逻辑 1 。当输入为逻辑 1 盯,工作过程正好与此相反

通过分析CMOS电路、可以得到两点结论: (1)在 $V_{30}$ 和地之间总有一个MOSFET、 $R_{OFF}=10~G\Omega$ )截止,从而减小了电流和能量损耗: (2)对于同样的逻辑输入,P沟道E-MOSFET 与N沟道E-MOSFET 的 L作状态正好相反 例如,对于P沟道E MOSFET,输入低电平可以形成导电沟道,使管子导通;而对于高电平输入,管子内部没有导电沟道形成、所以截止。图 A 16 所示的是 CMOS 门电路、下面对其进行了分析

输入为A=0, B=0, Q=0 和Q=0 寻通、两个管子并联、使输出输和 $V_0$  之间的等效电阻为500  $\Omega$ ; Q=0 和 Q, 截止、使输出端和地之间的电阻为20 Q0, 远边大于500 Q0, 所以上路输出为逻辑 1

输入为A=1,B=1: Q 和 Q、截止、使  $V_{\rm DI}$  和输出端之间的等效阻值约为 5 G $\Omega$ ; Q, 和 Q。导通、使输出端至地间的阻值约为 2 x  $\Omega$  、远小于 5 G $\Omega$ ,所以输出为逻辑 0

根据真值表分析,该电路为CMOS与非门,"只要有一个输入为0,输出就为1,即输出是4B如果在图 A 16的输出端再接一反相器,则输出为 1B 4B,该电路即为 CMOS 可广电路 图 A.17是CMOS或非门电路,实现的功能为"只要有一个输入为1,输出就为0",读者可自己分析




图 \ 16 CMOS与非门原理图




图 A.17 CMOS 或非门原理图

# A.9 发射极耦合逻辑(ECL)

友射极耦合逻辑也是用双极型晶体管作为干关元件,属双极型数字集成电路 管是各种数字IC 中工作速度最快的一种、主要证用于高速操作。

二口逻辑电路中、晶体管 作于饱和或截上状态、易于控制,但由于管子需要在"饱和"和"截止"两种状态之间来画场换,所以传输延迟时间较长

FCL逻辑电路中,晶体管不是工作于饱和状态和截止状态,而是在相差不到。V 的电压范围内 L作,所以开关切换速度非常快,这是ECI技术的主要优点。FCI 的操作主要是基于一个微分放大器,利用它来控制晶体管的电流,使其不至1进入饱和状态

由于管子总是守通的、FCI 电路的功耗大、每门功耗为 40~50 mW;→CL门电路的逻辑 0 电压范制是 1.65 ~1.85 V,逻辑 1 电压范围是 0.81~ 0 96 V,所以不能与TTI 和CMOS门电路兼容 因为逻辑 0 和逻辑 1 的电子 + 常技工、所以ECI 器件的抗土抗能力较差 此外、它还需要一个负电源。

# 附录B 制造商数据表

本附表中的数据表是经 Texas Instruments 公司许可后翻印并译 ",的 第二组数据表中包含标准输入与非门(7400)、肖特基与非门(74800)和低功耗肖特基与非门(741800)。高级肖特基(74A800)和高级低功耗肖特基与非门(74AL800)在第2组数据表内 第3组数据表中是高速(MOS、74HC00/74HCT00 和高级高速 CMOS、74AHC00)与非门 本附录中还包含一组完整的数据表,其中有标准 肖特基和低功耗肖特基 7402 非 】

其余数据表 7404~74393)由电路说明 逻辑符号和逻辑图组成,更详细的内容可查看相关制造 育的数据手册

| 7400    | 四一二输入与非门          |
|---------|-------------------|
| 74500   |                   |
| 74L500  |                   |
| 744500  |                   |
| 74ALS00 |                   |
| 74HU00  |                   |
| 74HCT00 |                   |
| 74AHC00 |                   |
| 7402    | 四一二输入非门           |
| 74802   |                   |
| 74LS02  |                   |
| 7404    | 十六进制反相器           |
| 7405    | 集电极开路输出的十六进制反相器   |
| 7408    | 四二输入与门            |
| 7410    | - 輸入与非门           |
| 74IS11  | [一三输入与门]          |
| 74LS21  | 双四输入与门            |
| 7432    | 四 - 二输入或门         |
| 7442    | 4线 BCD-10线十进制译码器  |
| 7446    | BCD 7段译码器/驱动器     |
| 7448    | BCD-7段译码器/驱动器     |
| 7474    | 双上升沿触发口触发器        |
| 7475    | 4 位双稳态锁存器         |
| 7476    | 双J-K触发器(PGT触发)    |
| 74L576  | 双 J-K 触发器(NGT 触发) |
| 7483    | 4位二进制全加器          |
| 7485    | 4位数值比较器           |

| 7486             | 14 _输入异或门               |
|------------------|-------------------------|
| 7490             | 十进制计数器                  |
| 7491             | 8位移位寄存器                 |
| <b>~49</b> ≥     | 1 5井制计数器                |
| <sup>-</sup> 493 | 41 进制计数器                |
| 741.1            | 双 J-K 主从触发器(带有数据顽存)     |
| 74+16            | 双 4 付 锁 存 器             |
| '4125            | - 杏输 + 的四点线缓冲器          |
| 74.26            | 态输出的四总线缓冲器              |
| 745.35           | 四异或 异或非 即同或 1           |
| 74LS138          | 3-8 线译码器/数据分配器          |
| 741.5139         | Q 2 4线译码器/数据分配器         |
| 74147            | 10 线 + 进制 4线 B(I) 优先编码器 |
| 74148            | 8-3线优先编码器               |
| '4151            | 数据选择器                   |
| 74153            | 双4 1线数据选择器              |
| 74157            | 四21线数据选择器               |
| 74163            | 同步4位计数器                 |
| 74164            | 8 位并行输出串行移位寄存器          |
| 74165            | 并行輸入8位移位寄存器             |
| 74178            | 4 位并行访问移位寄存器            |
| 74180            | 9 位奇偶校验发生器 检测器          |
| 748181           | 質术逻辑单元, 函数发生器           |
| 74190            | 同步加 减 BCD 进制计数器         |
| 74193            | 同步4位加/减计数器              |
| 74194            | 4 位双向通用移位寄存器            |
| 74198            | 8 位移(7寄存器               |
| 74LS243          | 四总线收发器                  |
| 74LS245          | 带有一态输出的八总线收发器           |
| 74LS295          | 带有 态输出的4位右移/左移寄存器       |
| 74393            | 双 4 位于进制和 进制计数器         |
|                  |                         |

### SN5400, SN54LSDO, SN54SBO, SN7400, SN74LSDO, SN74SOO

四一二輸入正逻辑与非门1983年12月 1988年3月修订

- 封装类型包括塑料、外形封装 陶瓷芯片载体 扁 引封装及塑料或列直桶式封装和陶瓷双列直桶式 封装
- 质量和可常性高

#### 说明


该器件包含四个独立的 输入与非门

NN5400、NN54L800和 NN54N00系列是军用 市, 工作作温度范围为-55℃-125℃, 而SN7400 NN74L800和 NN 74800系列是民用品、工作的温度 范围为 0 ( 70℃。

功能表 每门

| 有 | 前へ | 輸出  |
|---|----|-----|
| A | 8  | Y   |
| н | н  | L   |
| L | X. | ( H |
| х |    | н   |


#### 逻辑符号↑




1 该符号符合 ANSI/IEEE标准 91-1984 和 IEC Publication 617-12

图示的引脚数目是对 D, J和 N 封装而言的。


5N5400 J J j l 表 SN54LS00, SN54S00 . √ 或 W j l 装 SN7400 N j l 装 SN74LS00 SN74S00 D 或 N j l 装



SN5400 W 封装




SN54LS90 SN54S00 FK 封装



VC- 无内部连接


逻辑图 工罗辑





### \$N5400, \$N54L\$00, \$N54\$00, \$N7400, \$N74L\$00, \$N74\$00

### 四 - 二输入正逻辑与非门

明光 化 作。







图示的电阻值是标称值

作环境温度范围内的绝对最大标称值

电源电压 VCC ( 见注释 1 ) 输入电 + OO, SOO 1 SOO . 作环境温度范制 SN54 SN74

存储温度范围

注释 1 电上值是以电路 + 的 地"为参考得到的

7 V 5 5 V 7 V 55°C ~ 125°C 0°C ~ 70°C 65°C ~ 150°C

图 B.2

### SN6400, SN7400

# 四 – 二輸入正逻辑与非门

### 推入 竹条件

|                     | SN5400 |      |      | SN7400  |      |    |
|---------------------|--------|------|------|---------|------|----|
|                     | 最小 标   | 称 最人 | 最小   | -<br>标称 | 最大   | 单位 |
| <b>VCC └</b> U游 世 · | 4.5    | 5 55 | 4 75 | 5       | 5 25 | v  |
| V A 高电平输入电 +        | 2      |      | 2    |         |      | v  |
| ▼ 低电平输入电L           |        | 0.8  |      |         | 0.8  | ~  |
| IOH 局包平输:凡流         |        | 0.4  |      |         | 04   | mΑ |
| o。 低L + 输 L 电流      |        | 16   |      |         | 16   | A  |
| TA 作好境温度            | ÷5     | 25   | 0    | ·       | 70   | Έ  |

### 推荐 作温度 医电特性

| 参数   | 测点条件*                                        | :  | SN5400 |     |    | 单位  |     |      |
|------|----------------------------------------------|----|--------|-----|----|-----|-----|------|
|      | %) 7/2 3K.14                                 | 最小 | 典型值    | 最大  | 最小 | 典型信 | 最大  | 4114 |
| √ K  | VCC - M N I = 12 mA                          |    |        | 1 5 |    |     | 15  | V    |
| √он  | VCC M N VIL = 0.8 v OH = 0.4 mA              | 24 | 3 4    |     | 24 | 3.4 |     | v    |
| √٥٧  | VCC = MIN VIH + 2 V IOL = +6 mA              |    | 02     | 04  |    | 02  | 0.4 | V    |
| ,    | VCC = MAX V, = 5 5 V                         |    |        | 1   |    |     | ,   | mΑ   |
| 1H   | √CC = MAX                                    |    |        | 40  |    |     | 40  | μA   |
| 1    | V <sub>CC</sub> = MAX v <sub>I</sub> = 0.4 V |    |        | 16  |    |     | 6   | mΑ   |
| 1059 | VCC - MAX                                    | 20 |        | 55  | 18 |     | 55  | mA   |
| 1ССН | VCC = MAX V = 0 V                            |    | 4      | 8   |    | 4   | 8   | mΑ   |
| CCF  | VCC = MAX VI = 45 V                          |    | 12     | 22  |    | 12  | 22  |      |

<sup>·</sup>表中最,或最大条件。使用推荐工作条件规定的相应值 : 典型值指 V 5 V T 25 ℃时的值 每次最多只有一个输上被短路

### 开关特性 VCC = 5 V, TA = 25°C

| 参数           | 输入  | 輸山 | 测试条件                                           | 最 、典型 最大      | 单位       |
|--------------|-----|----|------------------------------------------------|---------------|----------|
| tp_H<br>tpH_ | A收B | `  | ਜੋ <sub>ਵ</sub> = 400 Ω C <sub>L</sub> ≈ 15 pF | 11 22<br>7 15 | ns<br>ns |

# SN54LSOO, SN74LSOO

# 四 - 二輸入正逻辑与非门

### 推荐了作多件

|     |         | Ţ                                     | SN54LS00 SN7 |    | SN741.S00 |      | <br>  呼1 |      |                |
|-----|---------|---------------------------------------|--------------|----|-----------|------|----------|------|----------------|
|     |         | 展力                                    | . †          | 亦称 | 最人        | Āχ   | 机称       | 最大   | 'F'1           |
| ₩¢¢ | 电源电付    | 4.5                                   |              | 5  | 5.5       | 4 75 | 5        | 5 ≥6 | ٧              |
| VΗ  | 高电干输入电压 | 2                                     |              |    |           | 2    |          |      | ٧              |
| VI. | 低电平输入电+ | · · · · · · · · · · · · · · · · · · · |              |    | 0.7       |      |          | 8.0  | ν              |
| ٠Он | 高电+输出电流 |                                       |              |    | 0.4       |      |          | 0.4  | mΑ             |
| ٥٠  | 低电平输出电流 |                                       | _            |    | 4         |      |          | 8    | m.A            |
| TA  | 工作环境温度  | 55                                    |              |    | 1.25      | 0    |          | 7C   | <sup>م</sup> ر |

### 推荐 作温度下的电射性

| 参数                  | <b>测试条件</b>                                  | ·                                     | SN64.S | 00   | SP   | 474LS0              | <b>X</b> 0 | 6        |
|---------------------|----------------------------------------------|---------------------------------------|--------|------|------|---------------------|------------|----------|
| <i>≫</i> <b>8</b> € | ↑ Mi Tr 244.44                               | •                                     | 最、典型的  | ‡ 最大 | 最い身  | 世型使                 | - 最大       | 単1       |
| ν к                 | VCC = M1N * 18 mA                            | · <u> </u>                            |        | 1 5  |      |                     | 5          | ٧        |
| ΥОН                 | VCC - MIN VIL - MAX 10                       | - 04mA                                | 25 34  |      | 2 7  | 3 4                 |            | <b>V</b> |
|                     | VCC = MIN VIH = 2 v 0                        | = 4 m A                               | 0 25   | 0 4  |      | 0 25                | 0 4        |          |
| <b>∀0</b> L         | VCC = M N VIH + 2 V OI                       | = 8 mA                                |        |      |      | 0.35                | Q 5        | ν        |
| 9                   | VCC = MAX V = 7 .                            | · · · · · · · · · · · · · · · · · · · |        | 0 1  |      | · <del>-</del> ···· | Q 1        | тA       |
| t H                 | VCC = MAX V - 27 V                           |                                       |        | 20   |      |                     | 20         | μА       |
| l.                  | V <sub>CC</sub> = MAX V <sub>4</sub> = 0.4 V |                                       |        | 0 4  |      |                     | -04        | mΑ       |
| os§                 | Vcc * MAX                                    |                                       | 20     | 100  | - 20 | •                   | 100        | MΑ       |
| ССН                 | VCC = MAX V = 0 V                            |                                       | 0.8    | 1 6  |      | 08                  | 16         | MΑ       |
| ICCL                | V <sub>CC</sub> - MAX V = 45 v               |                                       | 2.4    | 44   |      | 2 4                 | 4 4        | mΑ       |

### 

| ¹р. н                     |   | 参数   | 输人  | 輸出 | 测式条件                   |                        |  | 典型 | 最大       | 单 :_     |
|---------------------------|---|------|-----|----|------------------------|------------------------|--|----|----------|----------|
| A以B Y Rt = 2ks Ct = 15 pF | - | tPLH | A或B | ٧  | R( - 2 k <sub>16</sub> | C <sub>L</sub> - 15 pF |  | 9  | 15<br>15 | ns<br>ns |

### SN54SDO, SN74SOG

### 四 - 二翰入正逻辑与非门

推荐工作条件

|     | ····    | SI  | V54S00 | SN74                                  | 单位     |      |
|-----|---------|-----|--------|---------------------------------------|--------|------|
|     |         | 最/  |        | 敢小 称                                  | 6 最大   | 単1.7 |
| Voù | 电源电主    | 4.5 | 5 55   | 4 75                                  | 5 5 25 | , ,  |
| VIH | 高电平输入电压 | 2   |        | 2                                     |        | \    |
| ٧.  | 低电平输入电压 |     | 0.8    | · · · · · · · · · · · · · · · · · · · | 8.0    | V    |
| ОН  | 高电平输出电流 |     |        | ·                                     | 1      | mΑ   |
| ¹OL | 低电空输出电流 |     | 20     | 1                                     | 20     | mΑ   |
| TA  | I 作环境温度 | 55  | 125    | 0                                     | 70     | ~c   |

### 推荐工作环境温度下的电特件

| 参数          |                                      | 测试       | <b>½.</b> //⊢ + |    | SN54500 |     | }        | مد، مد |     |     |
|-------------|--------------------------------------|----------|-----------------|----|---------|-----|----------|--------|-----|-----|
|             | <u> </u>                             | 09 pa, s | 987F '          | 最小 | 典型值     | 最大  | 最小       | 典型值    | 最人  | 単位  |
| VIK         | VCC - MIN. 1 =                       | = 18 mA  |                 |    |         | 12  |          |        | 1 2 | 7   |
| <u> Чон</u> | VCC = M N VI                         | -08V     | OH T 1 mA       | 25 | 34      |     | 2 7      | 34     |     | ~   |
| VOL         | VCC = MIN VI                         | H = 2 A  | Ot = 20 mA      |    |         | 0.5 |          |        | 0.5 | · / |
| ı           | V <sub>CC</sub> = MAX v <sub>1</sub> | =55∖     |                 |    |         | 1   | <u> </u> |        | 1   | πA  |
| 16          | VCC = MAX V                          | = 2 7 \  |                 |    |         | 50  |          |        | 50  | μA  |
| 1           | V <sub>CC</sub> = MAx v              | -05·     |                 |    | _       | 2   |          | _      | 2   | mΑ  |
| OS 5        | VCC - MAX                            |          |                 | 40 |         | 100 | 40       |        | 100 | mΑ  |
| ССН         | VCC = MAX V                          | = 0 V    | <u> </u>        |    | 10      | 6   |          | 10     | 6   | mΔ  |
| ¹CCL        | VCC + MAX Vi                         | -45 v    | <del></del>     |    | 20      | 36  |          | 20     | 36  | мΑ  |

<sup>「</sup>表中最小或最大条件,使用推荐工作条件规定的相应值 「典型值指 V 5 V. T 25 T 时的值 每次最多只有一个输出被短路

### 开关特性 VCC = 5 V, TA - 25°C

| 参数   | 输入   | <b>输</b> 出 | 测试条件                                          | <br>典型 | 最大 | 单位   |
|------|------|------------|-----------------------------------------------|--------|----|------|
| tp_H |      | · -        | R <sub>1</sub> = 280 Ω C <sub>1</sub> × 15 pF | 3      | 45 | CS.  |
| ₹РН⊾ | A 或B |            |                                               | 3      | 5  | ns   |
| tP_H |      |            | R <sub>L</sub> = 280 Ω                        | 4 5    |    | 75   |
| †PHL |      |            | η <sub>[-28031</sub> ε <sub>[-30β</sub>       | 5      |    | rış. |

图 B 5

四 - 二输入正逻辑与非门

SDAS.87A 1982年4月。 994年,2月修订

 封装类型包括塑料、外形 D 封装 陶瓷芯片载体 FK, 标准塑料双码直播式封装 N 和陶瓷双列直插 式封装。J

#### 说明


攻器性包含14个独立的。输入下逻辑与非门,实现 的功能为Y A·B或Y A+B

SV54A.>00A 和 NV54As00 系列是军用品, 1作的 温度范围为 55℃ .25℃, 而 N 74ALS00A 和 SN 74AS00 系列是民用品, 作的温度范围为 0 ℃ ~ 70℃.

功能表 每门


|   | 输 | Λ | 输出   |
|---|---|---|------|
|   | Α | В | Y 11 |
|   | Η | Ŧ | L    |
|   | L | х | н    |
| ; | X |   | н    |

逻辑符号\*




† 该符号依据 ANSI/IEEF 标准 91 1984 及 IEC Publication 617-12 标准。

图 小引脚数 目是对 D, 1 和 N 封装而言的



SN54ALS00A, SN54AS00 . . . FK 封装




NC 无内部连接

四~二输入正逻辑与非门

SDAS,87A 1982年4月 1994年12月修订

逻辑针 逻辑



图示引脚数是对10 和 N 封装而言的

作环境温度范围内的绝对最大标称值

|                       |    | <br> |   | 7 V           |
|-----------------------|----|------|---|---------------|
| 输入电压 V <sub>1</sub>   |    | <br> | , | 7 V           |
| 「作环境温度范围TA SN54ALS00。 | Α. | <br> |   | -55°C - 125°C |
| SN74ALS00             | Α  |      |   | 0°C - 70°C    |
| 有储温度范围 、              |    |      |   | -65°C 150°C   |

† 超过绝对最大标称值 将引运器件的永久性损坏,这些值是器件 作的极限值,器件正常 作时应在推荐工作条件下进 行 如果器件在绝对最大标称条件下运行时间过长,将影响其可靠性

### 推荐\_ 作条件

|                  | SN54ALSODA SN74ALSODA | 84 / 1 |
|------------------|-----------------------|--------|
|                  | 最小 标称 最大 最小 标称 最大     | 单位     |
| VCC 电源电压         | 45 5 5.5 45 5 5.5     | V      |
| VIH 高电平输入电压      | 2 2                   | V      |
| <br>V』   低电平输入电压 | 0.8 \$2.0             |        |
| / 低申平输入电压        | 0.7\$                 | V      |
| JOH 高电 Ұ 输出电流    | -04 -0.4              | mΑ     |
| 10. 低电平输出电流      | 4 8                   | mΑ     |
| TA [作环境温度        | -55 125 0 70          | °C     |

<sup>‡</sup>应用的温度范围为 55 T 70℃ \$ 。产用的温度范围为 7 T ~ 125℃

四 - 二输入正逻辑与非门

NDAN1871 1982年4月 994年12月修订

### 推荐下作环境温度范围内的电特性

| 参数   | Sa +                             | A 14                    | SN54ALS            | 00A  | SN7      | 4AL\$0 | OA . | · · · · · |
|------|----------------------------------|-------------------------|--------------------|------|----------|--------|------|-----------|
| %¥X  | 测试                               | 余" <sup>†</sup>         | 最小 典型的             | 人妹主  | 簸',      | 典型值    | 較人   | ₫, ,      |
| ViK  | VCC = 4.5 V,                     | = 16 mA                 |                    | -1.2 | <u>"</u> |        | -1.5 | ٧         |
| VOH  | V <sub>CC</sub> = 4.5 V to 5.5 V | OH = -0.4 mA            | V <sub>CC</sub> -2 |      | VCC -2   |        |      | V         |
| VOL  | VCC = 4 5 V                      | IOL = 4 mA              | 0.25               | 04   |          | 0.25   | 0.4  | V         |
| *OL  |                                  | IOL = 8 mA              |                    |      |          | 0.35   | 0.5  | !         |
|      | V <sub>CC</sub> = 5 5 V,         | V <sub>I</sub> = 7 V    |                    | 0.1  |          | _      | 0.1  | mA        |
| ŀн   | V <sub>CC</sub> = 5.5 V,         | V = 27V                 |                    | 20   |          |        | 20   | μA        |
| , IL | V <sub>CC</sub> = 5 5 V.         | V <sub>1</sub> = 0.4 V  |                    | 0.1  |          |        | -01  | mΑ        |
| o‡   | V <sub>CC</sub> = 5.5 V.         | V <sub>O</sub> = 2 25 V | -20                | 112  | -30      |        | -112 | mΑ        |
| -CCH | V <sub>CC</sub> = 5.5 V.         | V <sub>1</sub> = 0      | 0.5                | 0.85 |          | 05     | 0.85 | mA.       |
| ICCL | V <sub>CC</sub> = 5.5 V,         | V <sub>I</sub> = 4.5 V  | 1.5                | 3    |          | 15     | 3    | mΑ        |

### # 关特性

| 参数   | 输入        | 输 1 | C <sub>l</sub> | = 50 pl<br>= 500 £<br>(= 最 、 |   |    | 单1       |
|------|-----------|-----|----------------|------------------------------|---|----|----------|
| ¹PLH | A∮B       | V   | 3              | 15                           | 3 | 11 | <u> </u> |
| tPHL | ΑΨ, Β<br> | L   | 2              | 9                            | 2 | 8  | 75       |

<sup>■</sup>最大或最小条件、使用推荐工作条件规定的相应值。

<sup>†</sup> 所有典型值是在 V 5 V, T, 25 V, 下得到的 ‡ 输出电流接近短路输出电流。。 的 \*

四 - 二输入正逻辑与非门

SDAS1874 982年4月 1994年,2月修订

### 工作环境福度范围内的绝对最大标称值

| 电源电 √VCC ···                           | <br> | <br> | <br> | <br> | . 7V |
|----------------------------------------|------|------|------|------|------|
| 输入电压V[                                 |      |      |      |      |      |
| 作环境温度范围 TA:                            |      |      |      |      |      |
| ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,, |      |      |      |      |      |
| 左硖旭康恭拜                                 |      |      |      |      |      |

†超过绝对最大协称值 将引起器件的水久性损坏,这些值是器件工作的极限值,器件工商 作时应有推荐 作条件下进 43 如果器件在绝对最大标称条件下运17时间过长、将影响其可靠件

### 惟荐工作条件

|                |          | sı  | SN54AS00          |    | SN74A500 |                 |     | 24./24 |
|----------------|----------|-----|-------------------|----|----------|-----------------|-----|--------|
|                |          | 最小  | 标称 <sup>†</sup> 最 | 大」 | 最小       | 标称 <sup>:</sup> | 最大  | 单位     |
| Vcc            | 电源电压     | 4.5 |                   | 55 | 4.6      | 5               | 55  | V      |
| Уін _          | 高电平输入电压  | 2   |                   |    | _ 2      |                 |     | γ      |
| VIL            | 低电平输入电压  |     | C                 | 8  |          |                 | 0.8 | V      |
| Юн             | 高电平输出电流  |     |                   | 2  |          |                 | -2  | mΑ     |
| lOL            | 低电平输出电流  |     |                   | 20 |          |                 | 20  | mΑ     |
| T <sub>A</sub> | <u> </u> | -55 | 1;                | 25 | 0        |                 | 70  | ů      |

#### 推荐!作环境温度范围内的电特性

|                  |                                   |                         | SN54ASC  | 10   | SN74AS | 00   | - M |
|------------------|-----------------------------------|-------------------------|----------|------|--------|------|-----|
| 参数               | <b>测</b> 证                        | 式条件                     | 最、典型值 最大 |      | 最小 典型  | 单位   |     |
| ٧ĸ               | V <sub>CC</sub> = 4.5 V,          | j = −18 mA              |          | -12  |        | -1.2 | ν   |
| Voн              | V <sub>CC</sub> = 4.5 V to 5.5 V, | (OH = -2 mA             | Vcc-2    |      | Vcc-2  |      | v   |
| VOL              | V <sub>CC</sub> = 4.5 V,          | OL = 20 mA              | 0.35     | 0.5  | 0.35   | 0.5  | ٧   |
| lj .             | V <sub>CC</sub> = 5.5 V,          | V <sub>I</sub> = 7 V    |          | 01   |        | 0 1  | mA  |
| r <sub>H</sub>   | V <sub>CC</sub> = 55V             | V <sub>I</sub> = 2.7 V  |          | 20   |        | 20   | μA  |
| Iμ               | V <sub>CC</sub> = 5.5 V,          | V <sub>I</sub> = 0 4 V  |          | -0.5 |        | -0.5 | mΑ  |
| l <sub>O</sub> § | V <sub>CC</sub> = 5.5 V,          | V <sub>O</sub> = 2.25 V | -30      | -112 | -30    | -112 | mΑ  |
| ICCH .           | V <sub>CC</sub> = 5.5 V,          | V <sub>I</sub> = 0      | 2        | 3,2  | 2      | 3.2  | mΑ  |
| ICCL             | V <sub>CC</sub> = 55V,            | V <sub>I</sub> = 45 V   | 10.8     | 17.4 | 10.8   | 17 4 | mΑ  |

<sup>‡</sup> 典型值指在 \ \_=5 \ I 25 ℃时的测定值。 9 输出电流接近短路输出电流 I 的 半、


### 开关特性(见图)

| 参数               | 输入  | 输止       | V <sub>CC</sub> = 4.4<br>C <sub>L</sub> = 50 p<br>R <sub>L</sub> = 500<br>T <sub>A</sub> = MIN | Ω,       | 単位   |
|------------------|-----|----------|------------------------------------------------------------------------------------------------|----------|------|
|                  |     |          | SN54AS00                                                                                       | SN74A800 | ] ]  |
|                  |     | <u> </u> | 最小 最大                                                                                          | 最小 最大    | 1i   |
| <sup>†</sup> PLH | A或B | V        | 1 5                                                                                            | 1 4.5    |      |
| tPHL             |     |          | 1 5                                                                                            | 1 4      | ns l |


<sup>『</sup>注释2 最小或最大条件,使用推荐工作条件规定的相应值。

二输入正逻辑与非门

SDAS1874 1982年4月 1994年12月修订



存载电路和电+发形



- 注释: A C, 包括探针电容和定位电容。
  - B 波形 适用于当输出控制为使能态时输出为低电平的情况 波形 2 适用于当输出控制为使能态时输出为高电平的情况。
  - C 测量 含输出的传输延迟时间时、开关 \$1 打开。
  - D 所有输入脉冲具有下列特件 PRR≤1MHz, t, t-2 ns, 占空比 50%。
  - L 每次只能测量 个输出。

### SN54HC00, SN74HC00

四 二输入正逻辑与非门

SCLS 814-1982年12月 996年11億元

● 封芸类型信括塑料ハ外形 - D+ 封装 - 薄形収縮と外 并对装 (PW 陶瓷扁平封装 W 陶瓷艺片载体 18、 标准塑料双列自提式封装 1 和陶瓷双列直 桶式封装 丁

#### 说明

该器任包含调个独一的一输入与非门, 实现的功 能为Y A B GY A+B

5N54H(00是 4.4品、T作的温度范围为 589° 125 t, 而 N 74H C 00 是 尺 用品 作 的 温度范围 为 40代 859


| À | た能表、 | र्मा |
|---|------|------|
|   | 输入   | 输出   |
| A | В    | Υ    |
| н | н    | L    |
| L | х    | н    |
| х | L    | н    |

逻辑符号"


SN54HC00 ... J 《W 对装 SN74HC00 ... D, N, 或 PW 封装

| _      |      | 1                         |
|--------|------|---------------------------|
| 1A [ 1 | U ₁₄ | ] ∨ <sub>CC</sub><br>] 48 |
| 18 🛮 2 | 13   | 48                        |
| 1Y 🛛 3 | 12   | 4A                        |
| 2A 🛛 4 | 11   | 4Y                        |
| 2B 🛮 5 | 10   | ] 3B                      |
| 2Y 🛮 6 | 9    | ]3A                       |
| GND 7  | 8    | 37                        |
|        |      |                           |

SN54HC00 , , , FK 封装



NC 无内部连接



† 该符号依据 ANSI/IEEF 标准 91-1984 及 IEC Publication 617-12 图示引脚是对 D, J, N, PW 和 W 封装而言的。

### 逻辑图 F逻辑)




图 B 11 (第一部分)

# SN54HC00, SN74HC00

四 - 二输入正逻辑与非门

5[15]8[4] 1982年 2月 1996年 月修元

### 作环境温度范围内的绝对最大标称值

| <ul><li>电海电 ト</li></ul>                  |          |      | 0.5 | 3V 7V    |
|------------------------------------------|----------|------|-----|----------|
| - 輸入箱1・电流 lpx (Vi < 0 or Vi > Vcc) ルル科 1 |          | <br> |     | . ±20 mA |
| 输;符1,电流 IOK (Vo < 0 or Vo > Voc) 见 丰释.   |          |      |     | ±20 mA   |
| 连续输入电流 IO (Vo = 0 to Vcc)                | • •      | <br> |     | +25 mA   |
| 我 1 V 或 GND 色 A 续电 氟 · · · · · · · ·     |          |      |     | ±50 mA   |
| F。 55 ( 対色最大耗散功率 企静上 > 气中 ) 見上終 2        | D 时装     | <br> |     | . 1.25 W |
|                                          | 4 4 4 44 |      |     | 1 1 W    |
|                                          | PW #™    |      |     | 05W      |
| 在建度自由压Teta                               |          |      |     |          |

注释 、如果输入、输出电流达到标称值 典料 う輸入 輸出电压 見超过标称值

2 最大計裝耗散功率是在結晶为1509 后、确板的布线长度为750m以付计算得到的、但N封装例外 它的布线长度为0

### 推荐 作条件

|                  |                         |                       | S    | N54HCC | ю Т  | SI   | N74HC0 | 0    | 34 |  |
|------------------|-------------------------|-----------------------|------|--------|------|------|--------|------|----|--|
|                  |                         |                       | 最小   | 标称     | 最大   | 最小   | 标称     | 最大   | 单行 |  |
| V <sub>C</sub> C | 电源电压                    |                       | 2    | 5      | ô    | 2    | 5      | 6    | V  |  |
|                  | <del></del> -           | VCC = 2 V             | 15   | _      |      | 15   | -      |      |    |  |
| ٧,۴              | 岛电平输入电圧                 | V <sub>CC</sub> = 45V | 3 15 |        |      | 3 15 |        |      | v  |  |
|                  |                         | VCC = 6 V             | 42   |        |      | 42   |        |      | l  |  |
|                  |                         | VCC = 2 V             | 0    |        | 0.5  | 0    |        | 0.5  |    |  |
| VIL 低电平输入电卡      | V <sub>CC</sub> = 4.5 V | 0                     |      | 1.36   | 0    |      | 1 35   | √.   |    |  |
|                  |                         | Vcc = 6 V             | 0    |        | 18   | ō    |        | 1.8  |    |  |
| V <sub>I</sub>   | 輸出。走压                   |                       | 0    |        | νç   | Ö    |        | VGC  | ٧  |  |
| ۷o               | 输出电压                    |                       | 0    |        | Vcc  | Ö    |        | Vcc  | ٧  |  |
|                  |                         | Vcc=2V                | 0    |        | 1000 | 0    |        | 1000 |    |  |
| t <sub>t</sub>   | 输入转换时间                  | VCC = 4.5 V           | 0    |        | 500  | D    |        | 500  | ns |  |
|                  |                         | VCC ≈ 6 V             | 0    |        | 400  | 0    |        | 400  |    |  |
| TA.              | 工作环境温度                  |                       | -55  |        | 125  | -40  |        | 85   | °C |  |

图 B 11 第 .部分

# SN54HC00, SN74HC00

四 二输入上逻辑与非门

SCIS181A .982年.2月 .996年1月修订

#### 推荐工作环境温度范围内的电特性

| 45 *C |                         | 测试条件         |            | T,   | A = 25°C | ;    | SN54 | HÇ00  | SN74 | HC00  |            |
|-------|-------------------------|--------------|------------|------|----------|------|------|-------|------|-------|------------|
| 参数    | NE.                     |              |            | 最ケー  | 典型值      | 最人   | 最/。  | 最大    | 最小   | 最大    | 单位         |
|       |                         |              | 2 V        | 19   | 1 998    |      | 19   |       | 19   |       |            |
|       |                         | OH ≈ -20 µA  | 4.5 V      | 44   | 4 499    |      | 44   |       | 4.4  |       | Ī          |
| VOH   | V≖V卅或VLL                |              | 6 V        | 59   | 5.999    |      | 59   |       | 5.9  |       | <b> </b> ∨ |
|       |                         | IOH = -4 mA  | 4.5 V      | 3 98 | 4.3      |      | 3 7  |       | 3.84 |       |            |
|       | Į.                      | IOH = 5.2 mA | 6 V        | 5 48 | 5.8      |      | 5.2  |       | 5.34 |       |            |
|       |                         |              | 2 V        |      | 0.002    | 01   |      | 0 1   |      | 01    |            |
|       |                         | OL = 20 μA   | 4.5 V      |      | 0.001    | 0.1  |      | 01    |      | 0.1   |            |
| VOL   | VI = VIHI ⊒ÇV4L         | l            | 6 V        |      | 0.001    | 0 1  |      | 0.1   |      | 0.1   | V          |
|       |                         | QL = 4 mA    | 4.5 V      |      | 0 17     | 0.26 |      | 0.4   |      | 0 33  |            |
|       |                         | IOL = 52 mA  | 67         |      | 015      | 0.26 |      | 0.4   |      | 0.33  |            |
| ij    | Vi = Voc 或0             |              | 6 V        |      | ±0 1     | ±100 |      | ±1000 |      | ±1000 | 2          |
| Icc   | V = V <sub>CC</sub> 或0, | 10+0         | 6 V        |      |          | 2    |      | 40    |      | 20    | 1          |
| C,    |                         | - · · · · ·  | 2 V to 6 V |      | 3        | 10   |      | 10    |      | 10    | ρf         |


#### 椎 荐王作环境温度范围内的电特性。Car 50 ph

| 参数              | ( 輸入 | 输入 输出    |       | 1 1    | T <sub>A</sub> = 25°C |       | SN54HC00 | SN74HC00 | 单位 |
|-----------------|------|----------|-------|--------|-----------------------|-------|----------|----------|----|
| <b>多致</b>       | 柳八   | 和□□      | VCC   | 最小 典型値 | 最大                    | 最小 最大 | 最小 最人    | 平17      |    |
|                 |      |          | 2 V   | 45     | 90                    | 135   | 115      |          |    |
| t <sub>od</sub> | A或B  | Υ        | 4.5 V | 9      | 18                    | 27    | 23       | าร       |    |
|                 |      |          | 6 V   | 8      | 15                    | 23    | 20       |          |    |
|                 | "    |          | 2 V   | 38     | 75                    | 110   | 95       |          |    |
| ŧŧ              |      | <b>Y</b> | 4.5 V | 8      | 15                    | 22    | 19       | 18       |    |
| i               |      |          | 6 V   | 6      | 13                    | 19    | 16       |          |    |

 运行特性, T<sub>A</sub> 25 ℃
 参数
 测试条件
 典型
 单①

 Cpd 每门的功率耗散电容
 无负载
 20
 pF

### 参数测试信息-----负载电路和电压波形



电压波形输入上升和下降时间

电压波形传输延达和输出转换时间

### 注释: A C 包括探针电容和测试定性电容

- B 波形间的相位关系可任意选择。所有的输入脉冲都是由信号发生器生成,具有下列特性、 PRR  $\leq 1$  MHz,  $Z_0 = 50$   $\Omega$ ,  $t_r = 6$  ns,  $t_r = 6$  ns,
- C 每次只测量·个输出。
- D t<sub>PLB</sub> 和t<sub>PRL</sub> 与 L<sub>pd</sub> 相同。

图 B 11 (第三部分)

### **SN54HCT00, SN74HCT00**

四-<u></u>输入正逻辑与非门 5CI518.A 1982年12月、1996年1月修订

#### ●輸入为TTI ± +

 村装火焰或括整料、小土 D) 村装 離开或縮小外 升封装 (PX ) 陶瓷扁平封装 X ) 陶瓷之片载体 (FK ) 标准塑料及好价值式封装 X ) 和陶瓷双乡直 插式打装 J

#### 说明


该器性包含,4个件"的 输入 9 44,1", 致现的功能为 Y A·B或 Y A+B

功能表 每广


| 報  | 前人 | 输出  |
|----|----|-----|
| A  | В  | Υ   |
| F  | н  | L " |
| į. | ×  | H   |
| x  | _  | н   |

### 逻辑符っ 1


SN54HCT00 . J 或 W 赵装 SN74HCT00 D, N, 或 PW 时装



SN54HCT00 , FK 封装




NC 无内部连接



†该符号依据ANSI/IFFF 标准 9. 1984 及IEC Publi atton 617-12 图示引脚数是对 D. J. N. PW 和 W 封装而言的

#### 逻辑图、正逻辑



# **SN54HCT00, SN74HCT00**

四 - - 输入正逻辑与非门

SCIS062A 982年11 J 1996年1月修订

### 竹环境无交范书内的绝对最大标称值

| あ1、 ×_待 V <sub>CC</sub>                                                     | ′ ~ 7 V |
|-----------------------------------------------------------------------------|---------|
| · 輸入質・ 4. 1 (V) < 0 or V) > V CC) 「 定す 粒 1                                  | 20 mA   |
| + 新 1 年                                                                     | 20 mA   |
| <b> </b>                                                                    | 25 mA   |
| 且 1 V 或 GND 的 全 绞电 - · · · · · · · · · · · · · · · · · ·                    |         |
| 【》 55 C时的最大耗散功率 在静止 2 Ct 和 - Ct 释 2 D al装 · · · · · · · · · · · · · · · · · | 1.25 W  |
| N_1技                                                                        | 1.1 W   |
| PW.fgt                                                                      | 0.5 W   |
| 存储编度范围、T <sub>sg</sub> · · · · · · · · · · · · · · · · · · ·                | 150°C   |

<sup>†</sup> 如以他对最大标称值、将引起器件的永久性损坏,这些值是器件工作的极限值、器件正常工作时与存储存工作条件下进 了。如果器件在绝对最大标准条件下运行时间过长、将影响其可靠性

- 释 工具果输入 输,也流达到标称值。则对应输入、输出电压已超过标称值。
  - ② 最大时装耗散功率是在结温为 .50℃、印刷板的布线长度为 '50 m.lk 时 / 算得到的。但 N 封装例外、它的布线工 5 对 0

#### 推荐,作条件

|                 | -                |                                  | SN  | 54HCT00 | SN  | 74HCT00 |     | 24-12 |
|-----------------|------------------|----------------------------------|-----|---------|-----|---------|-----|-------|
| _               |                  |                                  | 最小  | 标称 最大   | 最小  | 标称 直    | 表大  | 单位    |
| Vcc             | 电源电压             |                                  | 4.5 | 5 🔉 5,5 | 4.5 | 5       | 5.5 | V     |
| ¥ін             | 高电 <b>平输</b> 入电压 | V <sub>CC</sub> = 4.5 V to 5.5 V | 2   | 38      | 2   |         |     | y .   |
| V <sub>IL</sub> | 低电平输入电压          | V <sub>CC</sub> = 4.5 V to 5.5 V | 0   | 0.8     | 0   |         | 0.8 | V     |
| V <sub>1</sub>  | 輸入电压             |                                  | 0   | A Voc   | 0   | V       | Ö   | V     |
| ۷o              | 输出电社             |                                  | . 0 | ა vcc [ | . 0 | V       | 8   | V     |
| l <sub>t</sub>  | 输入转换时间 由升到降      |                                  | ್ಯಂ | 500     | ٥   |         | 500 | nş.   |
| ĨΑ              | . 作环境温度          |                                  | -88 | 125     | -40 |         | 85  | •≎ _  |

### 推荐工作环境温度范围内的电特性。

| 参数           | Silv.                                 | PAL /4                             | V                 | T    | A = 25°C | ;    | SN541    | ICT00         | SN74HCT00 |            |
|--------------|---------------------------------------|------------------------------------|-------------------|------|----------|------|----------|---------------|-----------|------------|
| <i>∞</i> 560 | 1991                                  | 式条件                                | Acc               | 最小   | 典型值      | 最大   | 最小       | 最大            | 最小 最大     | 单位         |
| Vou          | VI = VIH or V L                       | 10Н = −20 µА                       | 4.5 V             | 4.4  | 4.499    |      | 4.4      |               | 4.4       |            |
| VOH          | ALE AIH OLA [                         | IOH = -4 mA                        |                   | 3.98 | 4.3      |      | 3.7      | *             | 3.84      | 7 <u> </u> |
| va.          | Mr. Mr., mr. Vo                       | IOL = 20 µA                        | 4.5 V             |      | 0.001    | 0.1  |          | <b>%</b>      | 0,1       | $T_v$      |
| VOL          | V: = VIH of VIL                       | IOL = 4 mA                         | 4.5 ¥             |      | 0 17     | 0.26 |          | <b>€</b> ⁄0.4 | 0.33      |            |
| 4            | V <sub>L</sub> = V <sub>CC</sub> or 0 |                                    | 5.5 V             |      | ±0.1     | ±100 | <u>^</u> | ±1000         | ±1000     | nΑ         |
| lcc          | VI = VCC or 0,                        | to = 0                             | 5.5 V             |      |          | 2    | 3        | 40            | 20        | μA         |
| ∆lcc‡        | 个输入为05<br>5 个输入为0                     | V 或 2 4 V .<br>D 或 V <sub>ca</sub> | 5.5 V             |      | 1.4      | 24   | NO.      | 3             | 2.9       | mA         |
| Ci           |                                       |                                    | 4.5 V<br>to 5.5 V |      | 3        | 10   |          | 10            | 10        | pF         |

丰在特定的测试条件得到的电源电流增量

# SN54HCT00, SN74HCT00

四 - 二输入正逻辑与非门


SC S0624 982年11 。 1996年 . 日修订

推荐「作环境福度范围内的开关特性」 心閉 1

| 参数              | 输入   | 输出         | Vac   | T <sub>A</sub> = 25°C | SN54HCT00 | SN74HCT00 | 单方         |
|-----------------|------|------------|-------|-----------------------|-----------|-----------|------------|
| 2.40            | +    | 相以         | Vcc   | 最小 典型值 最大             | 敏小 最大     | 最」 最大     | 中 '' :<br> |
| •               | A.LB |            | 4.5 V | 11 20                 | ₹30       | 25        |            |
| <sup>1</sup> od | 7    | <b>.</b> , | 55V   | 10 8                  | 712.4T    | 22        | าร         |
| 4.              |      |            | 4.5 V | 9 '5                  | 10 CN 22  | 19        |            |
|                 | Į    | <u> </u>   | 5.5 V | 8 14                  | Q 20      | 17        | na         |

作特性 T<sub>6</sub> 25 t

| 参数  | <b>沙.武条件</b> | 典型 | 单位 |
|-----|--------------|----|----|
| Cpd | <b>无生</b> 養  | 20 | pF |



输入上升和下降时间

传输延迟和输出上升和下降。计时

注释; A C, 包括探针电容和定信电容

- B 波形间的相位关系可任意选择 所有的输入脉冲都是由信号发生器生成,具有下列特性:  $PRR \leqslant 1 \; MHz, \; Z_0 = 50 \; \Omega, \; \varsigma = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \; , \; s = 6 \; ns \;$
- ( 每次只测量 个输出
- D telle和ter 与tot相同

图 B,13

四--输入正逻辑与非门 -C 5227 1995年10月


- ●1 范围。21 551
- ●nFIC™(增强型(MOS 处理
- ●按照JFD1( 标准 JESD-17, 高锁行抗战度, 超过 300 + 4
- ●封装类型包括塑料小外形 D, 封装 收缩小外形封装 LB; 薄形收缩小外形封装, PW 及标准塑料双列直插 式封装(N)

### 说明

SN74AHC00实现的功能为Y=A·B或Y-A+B 正逻辑;

SN74AHC00的工作环境温度范围 5 40 C 85 C


### D, DB, N, OR PW 封装



### 功能表 每门


| 輸 | ٨ | 输上  |
|---|---|-----|
| A | В | Y   |
| H | Н | L - |
| - | х | н   |
| × | L | н   |

#### 逻辑符号



<sup>†</sup> 该符号依据ANSI/IEEE 标准 9: 1984及IEU Publication 617-12。

### 每门逻辑图(正逻辑)



### 四 二输入正逻辑与非门

SCIS227 1995年 10月

,作戶境温度范围內的絶差最大标称直

| 电源电压范围V <sub>CC</sub>                                   | ٧ |
|---------------------------------------------------------|---|
| 输入电压范围Vi 见于释:                                           |   |
| 输出电压范围Vo 元,移 1                                          |   |
| 输入箝行电流 <sub>IIK</sub> (V <sub>I</sub> < C)              |   |
| 輸出箝衍电流¹OK (VO < 0 或 VO > VOC)                           | A |
| 连夜输入电流IO (VO = 0 VCC) · · · · · · · · · · · · · · · · · | Α |
| 通过 N,或 UND 的连续电流                                        | Α |
| T、 55℃时的最大耗散功率。在静止空气中。 见注释 2 。 D 封装。 1.25 V             | ٧ |
| DB 或 PW 时装                                              | ٧ |
| N 封装                                                    | ٧ |
| 行储温度范围、7                                                | 0 |
| 最大标称值,将引起器件的永久性损坏,这些值是器件工作的极限值。器件一定一作时150在推发工作条件下;      |   |

- <sup>†</sup>超过绝对最大标称值、将引起器件的永久性损坏,这些值是器件工作的极限值。器件业常。作时应在推荐工作条件下进行。如果器件在绝对最大标称条件下运行时间过长、将影响其可靠性。
  - 注释 1 如果输入 输出电流达型标称值、见对应输入、输出电压已超过标称值
    - 2 最大封裝耗散功率是在結晶力150℃,印刷板的布线长度为750m。时计算得到的、但N封裝例外,它的布线长度为0。

推荐。作条件《光注释》

|                |                                       |                                 | 最生   | 最大   | _ 单位 |
|----------------|---------------------------------------|---------------------------------|------|------|------|
| V <u>cc</u>    | 电源电压                                  |                                 | 2    | 55   | ٧    |
|                |                                       | V <sub>CC</sub> = 2 V           | 1.5  |      |      |
| ViΉ            | 阎电平输入电压                               | V <sub>CC</sub> =3 V            | 2.1  |      | ٧    |
|                |                                       | V <sub>CC</sub> = 5.5 V         | 3.85 |      | L    |
|                |                                       | V <sub>CC</sub> = 2 V           | 1    | 0.5  |      |
| ٧٤             | 低电平输入电压<br>输出电压                       | V <sub>CC</sub> = 3 V           |      | 0.9  | ٧    |
|                |                                       | V <sub>GC</sub> = 5.5 V         |      | 1.65 |      |
| ٧,             | 输入电压                                  |                                 | 0    | Vcc  | V    |
| ۷ <u>0_</u>    | 输出电压                                  |                                 | 0    | Vcc  | ٧    |
|                |                                       | V <sub>CC</sub> = 2 V           | T    | -50  | μA   |
| Юн             | <b>高电平输出电流</b>                        | V <sub>CC</sub> = 3.3 V ± 0 3 V |      | -4   | mΑ   |
|                |                                       | V <sub>CC</sub> = 5 V ± 0.5 V   |      | -8   | MA   |
|                |                                       | Vcc = 2 V                       |      | 50   | μA   |
| Or .           | 低电平输出电流                               | V <sub>CC</sub> = 3.3 V ± 0.3 V | T    | 4    |      |
|                |                                       | V <sub>CC</sub> = 5 V ± 0.5 V   |      | 8    | mΑ   |
| ΔίιΔν          | · · · · · · · · · · · · · · · · · · · | V <sub>CC</sub> = 3.3 V ± 0 3 V | T    | 100  |      |
|                | 和八年代代刊中                               | V <sub>CC</sub> = 5 V ± 0.5 V   | T :  | 20   | ns/V |
| T <sub>A</sub> | 「作环境温度」                               |                                 | -40  | 85   | •c   |

注释3. 未使归的输入端要加入高或低电平, 以免状态不定。

四 - 二输入正逻辑与非门

SCIS227 .995年 10 主

### 推在工作环境漏板泡卡内的电料片

| 41 <b>4</b> 4 | one s As Id.                | Vac   | TA   | T <sub>A</sub> = 25°C |      | 最小 最大 |    |  |
|---------------|-----------------------------|-------|------|-----------------------|------|-------|----|--|
| 参数            | 測以条件                        | Vcc   | 最小   | 典型值 最人                | 1 较小 | 拟人    | 单位 |  |
|               |                             | 2 V   | 1.9  | 2                     | 19   |       |    |  |
| VOH           | OH = -50 µA                 | 3 V   | 2.9  | 3                     | 2.9  |       |    |  |
|               |                             | 4.5 V | 4.4  | 4.5                   | 4.4  |       | ٧  |  |
|               | 10H = 4 mA                  | 3 V   | 2 58 |                       | 2.48 |       |    |  |
|               | IOH # 8 mA                  | 45V   | 3.94 |                       | 3.8  |       | L  |  |
|               |                             | 2 V   |      | 01                    |      | 0 †   |    |  |
|               | IO <sub>4.</sub> = 50 µA    | 3 V   |      | 0 1                   |      | 0.1   |    |  |
| V <b>O</b> Ł  |                             | 4.5 V |      | Q, t                  |      | 0.1   | V  |  |
|               | IOL = 4 mA                  | 3∨    |      | 0.36                  | T    | 0.44  |    |  |
|               | IOL = 8 mA                  | 4.5 V |      | 0.36                  |      | 0.44  |    |  |
| ( N或B输        | ∧ V, = V <sub>CC</sub> 或GND | 5.5 V |      | ±0.1                  |      | ±1    | μΑ |  |
| cc            | V! = VCC 戊GND, +O = 0       | 55V   |      | 2                     |      | 20    | μΑ |  |
| Ci            | Vt = V <sub>OC</sub> 或GND   | 5 V   |      | 2 10                  |      | 10    | рF |  |

### 推荐 3 作环境温度范围 与的开关特性、V 33 V±03 V+见页的图 )

| 60 av.           | 44      | ±4.1 | C 40                   | T <sub>A</sub> = 25°C | ш    | ш.  | A4. F |
|------------------|---------|------|------------------------|-----------------------|------|-----|-------|
| 参数               | 输入      | 輸出   | 负载电容                   | 最小 典型値 最大             | - 最. | 最人  | 单{.   |
| H_9!             | A       |      | C - 15 p.E             | 5.5 7.9               | 1    | 95  |       |
| <sup>†</sup> PHL | A 或B    | , r  | C <sub>L</sub> = 15 pF | 5.5 79                | 1    | 9.5 | ns.   |
| tPL)H            | A或B     |      | C. EO nº               | 8 114                 | 1    | 13  |       |
| †PHL             | 7 × × 5 | 1    | C[ = 50 pF             | 8 11.4                | 1    | 13  | r15:  |

### 推荐工作环境温度范围内的开关特性, V -5V ± 05V 几下页的图

| 参数               | 输入    | 输出                                    | 负载电容           | T <sub>A</sub> = 25°C | п. | EL + | A4 ( +-  |                        |         |   |     |     |
|------------------|-------|---------------------------------------|----------------|-----------------------|----|------|----------|------------------------|---------|---|-----|-----|
| 9 W              |       | 押山山                                   | 利田 現象电谷 最小典型值最 |                       | 最小 | 最大   | 单位       |                        |         |   |     |     |
| tpUH.            | A 或B  | · · ·                                 | C: 15 AE       | 37 5.5                | 1  | 6.5  |          |                        |         |   |     |     |
| tPH L            | V ≅4p | Y                                     | ·              |                       |    |      | <u> </u> | C <sub>L</sub> = 15 pF | 3.7 5.5 | 1 | 6.5 | ns. |
| \$PLH            | A 或8  | · · · · · · · · · · · · · · · · · · · | 050.45         | 5.2 7.5               | 1  | 8.5  |          |                        |         |   |     |     |
| <sup>†</sup> ₽HL | A 348 | ,                                     | Cլ = 50 pF     | 5.2 7.5               | 1  | 8.5  | TNS.     |                        |         |   |     |     |

# 噪声特性、V<sub>cc</sub> = 5 V, C<sub>c</sub> = 50 pF, T<sub>c</sub> : 25% **儿注释4**)

|        | 参数                          | 最小  | 典型值  | 最大   | 单位 |
|--------|-----------------------------|-----|------|------|----|
| VOL(P) | 静输出,Vox的动态值最大               | Ī   | 0.3  | 8.0  | V  |
| VOL(V) | 静输出, Va 的动态值最小              |     | -0.3 | -0.8 | ٧  |
| VOH(V) | 静輸出, V. <sub>明</sub> 的功态值最小 | ]   | 4.6  |      | V  |
| VIH(D) | 高电平动态输入电压                   | 3.5 |      |      | ٧  |
| VIL(D) | 低电平动态输入电压                   |     |      | 1.5  | V  |

让释 4· 该特性是在生产过程中已确定的 需要由封装设计确保上的实现


### 四-二输入正逻辑与非门

8018227 1995年 6月

1作特件, V. 51, T. 251

| ,          |                      |     |     |
|------------|----------------------|-----|-----|
| 参数         | 测点条件                 | 促典  | 単イ゙ |
| Cpd 仍率和收上容 | C_ = 50 pF I = 1 MHz | 9.5 | pF  |

### 参数测试信息——负载电路和电压波形



7. 释・ A 、 包括探针 电容和定位电容

电压波形传输延迟时间

B 所有輸入脉冲是自信号发生器生成的、具有下列特性 PRR  $\leq$  I MHz  $Z_c$  50  $\Omega$ 、  $t_c$  3  $t_c$ 8 も 9次以能測量 -7輸出

图 B 17

### SN5402, SN54LS02, SN54S02, SN7402, SN74LS02, SN74S02

四-二輸入正逻辑与非.993年2月。1988年3月修订

- 封装类型包括塑料 n 外形 对装 陶瓷 心片载体 扁平 封装及塑料 双列直插式封装和陶瓷双列直插式封装
- ▲质量和电象性高

#### 说明


该器件包含四个独立的。输入或非门

NN 1402 NN 54 SO2 和SN 54SO2 系列是軍用品, 作的温度范围为 55で-125で、前 SN 74O2 NN 74LSO2 和SN 74SO2 系列是民用品,工作的温度范 国为 0℃-70で

功能表 每门


| 箱 | 人 | 输出  |
|---|---|-----|
| Α | B | ] v |
| Н | × |     |
| × | H | L.  |
| - | L | H   |

逻辑符号。




该符号依据ANSI/IEEE 标准 91-1984及IEC Publication 617-12 图示引脚数是对 D. J 稚 N 封装而言的。


逻辑图(正逻辑)




SN5402 J 对装 5N54LSO2, SN54SO2 J 戏 W 封装 SN7402 N 封装 SN74LSO2, SN74SO2 D 或 N 与 表



SN5402 W 1 1 装



SN54L\$02 SN54S02 FK 封装





₩ 九内部主接


# \$N5402, \$N54L\$02, \$N54\$02, \$N7402, \$N74L\$02, \$N74802

# 四-二输入正逻辑或非门

何典图 每。







工作环境温度范围内的绝对最大标称值

电源电压 VCC 见注释。 输入电压 '02, 'S02 'LS02 入闭状态下的输出电压 T作环境温度范围 SN54'

SN741

存储温度范围

| 7 V<br>5 5 V<br>7 V<br>7 V |  |
|----------------------------|--|
| 55°C 125°C                 |  |
| 0°C ~ 70°C                 |  |
| 65°C - 150°C               |  |

注释1 电压值是以电路中的"地"为参考点而得到的。

# SN5402, SN7402

# 四 - 二输入正逻辑或非门

### 推荐工作条件

|               | \$N5402 \$N7402   | 単位  |
|---------------|-------------------|-----|
|               | 最小 标称 最大 最小 标称 最大 | ¥10 |
| vcc 电源 Ei     | 45 5 55 475 5 525 | v   |
| Vin 高电平输入电卡   | 2 2               | v   |
| va 低电平输入电压    | 08 08             | v   |
| тон 高电平输出电子   | 0.4 0.4           | mА  |
| 'or 低电 / 输出电压 | 16 18             | mΑ  |
| TA 作环境温度      | 55 125 0 70       | °C  |

| 参数            | 測试条件↑                                       | SN5402   | SN7402       |    |
|---------------|---------------------------------------------|----------|--------------|----|
| ~5-X1         | 1世界五十                                       | 最/ 标称 最大 | 最小 ি 你称 ■ 最大 | 单位 |
| v к           | VCC M N (= 12 mA                            | 1.5      | 5            | ٧  |
| r-OH          | VCC = MIN V 08 v OH = 04 mA                 | 24 34    | 24 34        | ,  |
| √oι           | VCC = M(N V H = 2 V OL = 18 TA              | 02 04    | 02 04        | v  |
| _1            | V <sub>CC</sub> = MAX V = 5.5 v             | 1        | 1            | mA |
| H             | V <sub>CC</sub> = MAX V <sub>I</sub> = 24 v | 40       | 40           | μА |
| F             | VCC = MAX V, = 04 V                         | - 1 6    | - 16         | πА |
| Q\$ <b>\$</b> | VCC + MAX                                   | 20 55    | 18 55        | mΑ |
| ССН           | VCC = MAX V = 0 V                           | 8 16     | 8 16         | mA |
| CCL           | vcc = MAX 见注释 2                             | 14 27    | 14 27        | mΑ |

- ,表下的最小或量大条件 使用推荐工作条件规定的相应值、 1 典型值指 V<sub>G</sub> = 5 V, Γ<sub>A</sub> 25 ° 时的值。 5 每次全多只有 个输出被短路。

- 注释2·其中一个输入为45 V,其余端接地。
- 丌关特性、V。 5 V、T<sub>A</sub> 25℃

| 参数                        | 輸入  | 北峰       | 测试条件                                           | i  | 大 单位  |
|---------------------------|-----|----------|------------------------------------------------|----|-------|
| <sup>†</sup> P <b>L</b> H | A B | ,        |                                                | 12 | 22 ns |
| PH_ A or B                |     | <u> </u> | R <sub>L</sub> = 400 12 C <sub>L</sub> = 15 pF | 8  | 15 ps |

# SN54LSD2, SN74LSD2

# 四 · 二输入正逻辑或非门

# 推荐工作条件

|              | SN541 | \$02        | SN74LS02 |    |       | ] <sub>16</sub> . |
|--------------|-------|-------------|----------|----|-------|-------------------|
|              | 最小 标  | 尔 最大        | 最/       | 勘称 | 最人    | 单1                |
| √cc 电御电 t    | 45 5  | 5.5         | 4 75     | 5  | 5 2 5 | ٧                 |
| ✓ よ 高电子输入电・  | 2     | <del></del> | 2        |    |       | ٧                 |
| マモ 低 七平編 へ电井 |       | 0.7         |          |    | 0.8   | ٧                 |
| Юн 高毛平输出电"   |       | 0.4         | Ī        | •  | 04    | mΑ                |
| lou 低电平输出电流  |       | 4           |          |    | 8     | mΑ                |
| TA 1作环境温度    | 55    | 125         | 0        |    | 70    | °С                |

|                 |                       | •                      |             |     | SN54LSI | 02   |    | SN74LS   | 2   | 25.74 |
|-----------------|-----------------------|------------------------|-------------|-----|---------|------|----|----------|-----|-------|
| 参 <b>数</b><br>_ |                       | 训试                     | 条件 ↑        | 最小  | 标称:     | 最大.  | 最小 | 标称:      | 最人  | 单位    |
| ۷к              | YCC * MIN             | Ij = 18 mA             |             |     |         | 15   |    | <u> </u> | 15  | ٧     |
| ∕он_            | VCC = M N             | V L = MAX              | 10H = 04 mA | 2.5 | 3 4     |      | 27 | 3 4      |     | v     |
|                 | VCC = M N             | V(H > 2 √              | OL = 4 mA   |     | 0 25    | 04   |    | 0.25     | 04  | V     |
| <sub>Λ</sub> ΟΓ | VCC = M N             | V <sub>1H</sub> = 2 v  | OL = 8 mA   |     |         |      |    | 0.35     | 0.5 | 1 *   |
| i               | VCC = MAX             | √ = ¬ √                |             |     |         | ים   |    |          | 0.1 | ΤА    |
| i <sub>H</sub>  | √CC • MAX             | V <sub>1</sub> * 2 ? V |             |     |         | 20   |    |          | 20  | μА    |
| ч               | VCC = MAX             | V <sub>1</sub> = 0 4 v |             |     |         | . 04 |    | •••      | 04  | mA    |
| loss            | V <sub>CC</sub> = MAX |                        |             | 20  | ·       | 100  | 20 |          | 100 | mΑ    |
| CCH             | VCC = MAX             | V = 0 V                |             |     | 1.5     | 3 2  |    | 16       | 3.2 | mΑ    |
| log_            | VCC = MAX             | 见注释 2                  |             |     | 2.8     | 54   |    | 28       | 5.4 | mA.   |

- ·表中的最,或最大条件、使用推荐工作条件规定的相应值 :典型值指 V 5 V T<sub>A</sub> 25 t 时的值 •每次全8 只有 个输出被矩路 且每路时间不能超过 I s 工释 2:其中一个输入为 4 5 V,其余接地。

- 升关特性, V -5 V, Γ<sub>4</sub> 25℃

| 参数     | 输入   | 输出       | 測试条件      | 4          | 最小 | 典型 | 大最 | 单位  |
|--------|------|----------|-----------|------------|----|----|----|-----|
| tPLH . | A 或B | <b>Y</b> | R_ • 2 kΩ | Cլ = 15 pF |    | 10 | 15 | ns  |
| (PH)   |      | L        |           |            |    | 10 | 15 | 175 |

# SN54502, 5874502

# 四-二输入正逻辑或非门

椎荐、作条件

|                 |           | SN54S02 SN74S02 |    |     |      |    |        |    |
|-----------------|-----------|-----------------|----|-----|------|----|--------|----|
|                 |           | <br>鼓力          | 标称 | 最大  | 最小   | 标称 | 最大     | 单位 |
| Vcc             | 电源电小      | 45              | 5  | 55  | 4 75 | 5  | 5 25   | ٧  |
| ٧,٣             | 高电平输入电压   | 2               |    |     | 2    |    | $\neg$ | ٧  |
| v <sub>fs</sub> | 低电平输入电社   |                 |    | 0.8 |      |    | 08     | ٧  |
| ФН              | 岛电平输工电压   | <br>            |    | 1   |      |    | . 1    | mΑ |
| lo.             | 低 电平输出 电计 |                 |    | 20  |      |    | 20     | mΑ |
| ŤΑ              | 作环境温度     | <b>5</b> 5      |    | 125 | O    |    | 70     | °c |

推荐工作环境温度范围内的电特性

| er er       | no as de fat. †                  | SAI54S02 | SN74802  |    |
|-------------|----------------------------------|----------|----------|----|
| 参数          | 测试条件↑                            | 最小       | 鼓·、标称+最大 | 单位 |
| YIK         | VCC = MIN 1t = 18 mA             | 12       | -12      | ν  |
| <b>₹</b> 04 | VCC - MIN VIL = 0.8 v OH = -1 mA | 25 3.4   | 27 34    | ٧  |
| 'OL         | VCC - MIN VIH - 2 V IOL - 20 mA  | 0.5      | 0.5      | v  |
| 1           | VCC = MAX VI = 55 V              | 1        | 1        | mΑ |
| н           | VCC = MAX VI = 2 7 V             | 50       | 50       | μА |
| I           | V <sub>CC</sub> = MAX            | -2       | 2        | mΑ |
| os §        | VCC - MAX                        | 40 100   | -40 ·100 | mA |
| ССН         | V <sub>CC</sub> = MAX V = 0 V    | 17 29    | 17 29    | mΑ |
| icc.        | Vcc = MAX 见在释 2                  | 26 45    | 26 45    | mΑ |

<sup>·</sup> 表中的最小或最大条件,使用推荐工作条件规定的相立值 · 典型值指 V<sub>A</sub> 5 V T<sub>A</sub> 25°C PJ 的值 · 每次至多只有 个输上被伤路 注释 2 其中 个输入为 4.5 V 其余端接地 开关特性, V — 5 V , T<sub>A</sub> - 25°C

| 参数               | 输入      | 輸出           | 測试条件                                           | 最, | 典型  | 最大  | 单位 |
|------------------|---------|--------------|------------------------------------------------|----|-----|-----|----|
| ¹PLH             |         | <del> </del> | ក <sub>L</sub> = 280 ល, C <sub>L</sub> = 15 pF |    | 3.5 | 5.5 | กร |
| ¹PH              |         | A或B Y        | M- 200 34, G- 10 pr                            |    | 35  | 5.5 | ПE |
| 'PLH             | A SAL D | Ţ.           | D 200 G. C 50 of                               |    | 5   |     | ns |
| <sup>t</sup> PHL |         |              | ਜੇ∟ = 260 Ω.                                   |    | 5   |     | 71 |

# SN5404, SN54LS04, SN54S04, SN7404, SN74LS04, SN74S04

十六进制反相器

1983年.2月 1988年3月修1.

- SN5404 J 扩表 SN54LS04 SN54S04 J 发 W 科装 SN7404 N SN74LS04 SN74S04 D 及 N 对装

● 通駐秤,無性商

说明


该器件包含入个独立维权组器

NS404、NS41N04和NS4N04系列是军用品、I作的 温度范围为 55 (\*125°C; 而N7404、SN74LS04和N74S04 系列点氏电解、J作的温度范围为 0°C 70 C。

功能表 单个层相器


| 输入  | 输.: |
|-----|-----|
| н   | L   |
| ι ( | н   |


### 逻辑符と言




该符号依据ANSI/IEFF 标准 91 984及IEC Publication 617-12 图示引脚数是对 D, J和 N 封装而言的

#### 逻辑图(工逻辑)






SN5404 W封装



\$N54L\$04 \$N54\$04 FK ±/ 1/2



NC 无内部连接

## SN5405, SN54LSQ5, SN54S85, SN7405, SN74LSQ5, SN74SQ5

# 集电极开路输出的十六进制反相器

.983年12月 1988年3月修订

◆ 封装类型包括塑料小外形封装 陶瓷芯片载体 扁平 封装及塑料双列直插式封装和陶瓷双列直插式封装

● 质量利可裝件高


#### 说明


N5405、SN54LS05 和 SN54-05 系列是军用品、I 作例温度范围为-55℃-125℃、カト7405、SN74LS05 和 N74805 系列是民用量、工作的温度范围为0℃-70℃

功能表 单个反相器

| 輸入 | 输出<br><b>Y</b> |
|----|----------------|
| н  | L              |
| L  | H              |


逻辑图(正逻辑






| 15 14   | CO value ACI    |
|---------|-----------------|
| 1Y 📮 2  | 3 ⊈             |
| 2Α 🗖 ٦  | ∠D 6Y           |
| 2Y 📮 4  | ¹🗄 5A           |
| 3A 🗖 ५  | o <u> </u> ] 5Y |
| 3Y 🗖 6  | 9 <u>1</u> 4A   |
| GND 💢 🔠 | 8 J 4Y          |
| _       | •               |


SN5405 W 封装



SN541805 SN54805 FK 封装



逻辑符号†



\*该符号依据 ANSI/IEEE 标准 9. 984 及 IEC Publication 617-12 标准。 图示引脚数是对 D. J. N 和 W 封装而言的。

图 B.24

# SN5406, SN541508, SN54808, SN7408, SN741508, SN74008

四 二输入正逻辑与门 983 年 12 月。1988 年 3 月修订

- 封装类型包括塑料、外形封装 陶瓷芯片载体、扁平封装及塑料及v、直插式封装和陶瓷及更直插式封装
- 质量和可能性产

#### 说明


该器件包含四个独立的 输入与门

\$\\$408.\$\\$41\\$8 和\\\$4\\$8 系列是4 用品, I 作的温度范围为 \$5℃ .25℃, 而\$\\7408.\$\\741\$08 和\\74\88系列是民用品, 作的温度范围为0℃ 70℃

功能表 单个反相器


| 種 | i 🔨 | 輸出  |
|---|-----|-----|
| Α | 8   | L v |
| H | н   | H   |
| L | ×   | [   |
| × | L   | ) L |

### 逻辑符号




\*该符号依据 ANNI/IEEF 标准 91 1984 及 IFC Publication 617 12 图示引脚数是对 D, J, N 和 W 封装而言的

#### SN5408 SN64LS08. SN54S08 J或W封装 SN7408 J或N封装 SN74LS08 SN74S08 DJ或N封装



SN54LS08、SN54SO8 FK 封装



NC 无内部连接

# 逻辑图 上逻辑:




图 B 25

# SN5410, SN54LS10, SN54S10, SN7410, SN74LS10, SN74S10

三-二輸入正逻辑与非门1983年,2月。1988年3月修订

- ◆ 封装类型包括塑料小外形封装 陶瓷芯片载体 扁平封 装及塑料双列直插式封装和陶瓷双列直插式封装
- 质量和 1 集件高

#### 说明


该器件包含 个独立的 输入与非 1

NN5410, NN54LN.0 和SN54N.0系列是军用品, 1 作的温度范围为 55℃ , 25℃, 而NV7410, NN74LS10 和N74N10系列是民用品 I作的温度范围为0℃~70℃


功能表 每门


| 輸入 |   |    | 輸出 |
|----|---|----|----|
| A  | В | С  | Υ  |
| н  | н | Η' | _  |
| L  | x | X  | Ħ  |
| X  | Ł | X  | н  |
| Х  | Х | ٤į | н  |

逻辑符号:




Y = A B C 或Y = A + B + C






SN5410 w 封装



SN54LS10 SN54S10 . FK 封装






图 B.26

SN54LS11, SN54S11, SN74LS11, SN74S11

三 - 二输入正逻辑与非门 1983年12月 1988年3月修订

- 封製类型包括塑料八外形對裝 陶瓷芯片報体 量平村袋及购料以到責插式打製机陶瓷双列直 抵或封裝
- 质量和可靠性高

#### 说明


该路件包含 个独"的 输入与门

~ NS-IS 1和~ NS-IS 系列是军用品、I 作的 無致超陽为 55℃ 25℃、 何5~ 741511 和 NS-IS 列提民用品、I 作作 温度范围为0℃ 70℃


功能表(毎日

| 输入 |   |     | 11年 |
|----|---|-----|-----|
| A  | В | С   | Y   |
| н  | н | н   | н   |
| L  | × | ×   | ı   |
| ×  | L | ×   |     |
| X  | X | ٠ } |     |
|    |   |     |     |


### 逻辑符号



\* 该符号依据 ANSI/LEF 标准 91-1984 及 IEC Publication 617-12 商示引脚数是对 D. J. N 和 W 封装而言的。 SN54L811 SN74S11 」或W 封装 SN74LS11. SN74S11 D或M 封装




SN54LS11 SN54S11 FK 封装



VC 无内部连接





# SM54L621, SM74L521

**双四输入正逻辑与门** 1983年12月 1988年3月修订

- 封装类型包括塑料小外形封装 陶瓷芯÷载体、扁平封装及 塑料双列直插式封装和陶瓷双列直插式封装
- 展量和可靠性高


#### 说明

该器件包含两个独立的凸输入与门


\$N54\_521系列是车用品、I 作的温度范围为 55℃ 125℃, m > N74\_521 系列是民用品、I 作的温度范围为 0℃ 70℃

功能表 每 ] 输ん 输具 8 c D X × x х X X Ł х х X х

逻辑符号



\*该符号依据 ANSI/IFEL 标准 9. 984 及 IF( Publication 617-12、图小号 脚数是对 D,J,N 和 W 對装而言的。




SN54LS21

SN74L821

J 或 W 封装 D 或 N 封装

SN54LS21 FK 封装



NC 无内部连接




图 B 28

# SN5432, SN54LS32, SN54S32, SN7432, SN74LS32, SN74C32

四 - 四輸入正逻辑或门 .983 年 12 月 - 1988 年 3 月修正

- 封裝类型包括塑料 外形封装 網瓷是主载体 幅上对装交势料双列直插式封装和陶瓷双列直插式封装
- 项量和可靠性高


说明

逐端年纪含四个独立的 输入或门


功能表 何]

| 释 | 10人 | 输出       |
|---|-----|----------|
| Α |     | <b>Y</b> |
| н | x ' | н        |
| x | н   | н        |
| L | L   | ι        |


#### 逻辑符号




「政符号依据 ANSIALLL 外准 91 1984 及 IEC Publication 617 .2 圏ボリ脚数是対 D, J N 和 W 封装 荷き的。 SN5432 SN54LS32 SN54S32 J或W 封装 SN7432 N封装 SN74LS32 SN74S32 D或N 封装



SN54LS32 SN54S32 FK村装



NC~ 无内部连接



Y = A + B 或 Y = A · B

# SN5442A, SN54LS42, SN74442A, SN74LS42

4 线 BCD-10 线十进制译码器 1974年 3 月 1988年 3 月修订

- 当输入无效的、所有输上为自由平
- 同样适用于4-16线泽码器和3-8线译码器
- **被管箝1. 輸入**

| 类型    | 典型耗散功率 | 典型传輸延しけ间 |
|-------|--------|----------|
| 424   | 40 m₩  | 7 715    |
| 1.542 | 35 mW  | , 7 ms   |


#### 说明

这类B(I) | 进制译码器由8个复相器和10个四输 人与#引制成 反相器是成为连接化、使与#广 引剂 ECD 输入数据进行译码 对有效逻辑输入实现全译码 加在 无效输入时 可保证输出关闭


'42A 和 LS42的输入和输出引与大多数I'IL及其他 饱和低电 Y逻辑电路兼容 DC噪声容限的典型值是1V

SN54424 和 SN541.542 系列是年用品、工作的温度 范围为-55℃ 125℃; 而 N /442 A 和 SN /4LS42 系列是 包用品, 1作的温度范围为0°C 0°C

.S42 J或W 封装 A N 封装 D 或N 封装 SN5442A SN54LS42 SN7442A SN 74LS42



SN54LS42 FK 封装



NC- 无内部连接

# SN5446A, '47A, '48, SN54LS47, 'LS48, 'LS49, SN7446A, '47A, '48, SN74LS47, 'LS48, 'LS49

BCD-7 段译码器/驱动器

1974年3月 1988年3月修订

464 '474 LS4743#4

- 集上极升路输[直接驱动指示器
- 提供灯测试
- 羊异冬。尾随零布制


48 [ 48 1 4

- 内部上打、不需要使用外部电阻
- 提供灯測试
- 前导多 尾髓零抑制


LS49 特性

- 集电极开路输出
- 肖隠輸人


SN5446A SN5447A SN54LS47 SN5448 SN54LS48 J 村装 SN7446A SN7447A SN7448 N 村装 SN74LS47 SN74LS48 D 哎 N 封装




J 或w 封装 SN74LS49 D 或 N 封装



SN54LS47 SN54LS48 FK 対集



SNE4LS49 FK 封装



NC 无内部连接

图 B.31

# SN5474, SN541874A, SN54874, SN7474, SN741874A, SN74874

双 D 触发器(上升沿触发,具有预置和清零功能) 1974年 3月 1988年 3 月修订

封装类型包括塑料 外形封装 陶瓷具 载
 体 扁平对装交塑料双纯直插式封装和陶瓷
 双列直插式封装

● 质量利用氯件病


#### 说明

SN54 系列尼军用品, 工作的温度范围 为-55℃-125℃, 而SN74°系列是民用品, 工作 化温度范围为0℃~70℃

功能表 每门

| 22110.00 |     |     |   |                |                |  |  |
|----------|-----|-----|---|----------------|----------------|--|--|
| _        | 输   | 输   | + |                |                |  |  |
| PRE      | CLR | CLK | ▣ | O.             | ŏ              |  |  |
| ٠. "     | н   | ×   | × | H              |                |  |  |
| 4⊣       |     | ×   | × | ι,             | н              |  |  |
|          | L   | х   | x | } H‡           | H <sup>†</sup> |  |  |
| ∺        | н   | •   | н | H              | ٠.             |  |  |
| н        | H   | +   | L | ۱.             | м              |  |  |
| H        | н   |     | × | Q <sub>O</sub> | ďω             |  |  |

#### 逻辑符号‡




・ **该符号依据 ANSI/IF EE** 标准 9、1984 及 IE( Publication 617、2 樹木 引脚数是対力 J N 和 W 封装而言的 SN5474 J封製 SN54L574A, SN54S74 J 哎w 封装 SN7474 N封製 SN74LS74A, SN74S74 D Q N 封装

| 1CLAC   | T.b.                     |
|---------|--------------------------|
|         | ∪ ¼Dv <u>cc</u>          |
| 10Д2    | 13 <u> </u> 2 <u>CLR</u> |
| 1CLKQ\  | ¹2 <mark>;⊒2</mark> D    |
| 1PRE[]4 | ויי ⊟≳כנג                |
| 10□5    | o∏2PRE                   |
| 1Q.∏e   | <u>مل 20</u>             |
| GND □ ? | <b>∄</b> []202           |

#### SN5474 W 新港


| тськ⊈і        | U 4 1PRE        |
|---------------|-----------------|
| 1D <b>□</b> 2 | ,3∏1Q           |
| 1 CLR □3      | י≥ בן⊊י         |
| Vcc□⁴         | 11∏ GND         |
| 2CLR □ 5      | . 10∏2 <u>@</u> |
| <b>2D</b> [ 6 | 9∐2₫            |
| ZCLK [        | B ] 2₽ЯЕ        |

SN54LS74A, SN54S74 FK 封装



NC 无内部直接

逻辑图 止逻辑)



# SN5475, SN5477, SN54LS75, SN54LS77, SN7475, SN74LS75

\$N5475, \$M54LS75

4 位双稳锁存器

1974年 3月 1988年 3月修订

J 或 W 封装

| # | <b>新</b> 人 | 14 +           |                           |  |
|---|------------|----------------|---------------------------|--|
| D | С          | Q              | ā                         |  |
| L | 7          | L              | н                         |  |
| н | H          | н              | Ĺ                         |  |
| × | _          | O <sub>0</sub> | $\overline{\mathbf{q}}_0$ |  |


- H 高中平, L- 低电平, X 不宝值
- Q。当G+产生低转换前输出O的状态

# 说明


该锁存器适用于暂时存储 违制信息 当使能漏 C 为高电平时 数据输入 D 端的信息 传送到输出端 Q ,并且、只要使能端保持高电平、输出Q便跟随输入J的变化而变化 当使能端为低电平时、输出保持身态不变

75 和 I N 15 系列为 4 位 锁存器 是 互补型输出 Q 和 Q ,可使用不同类型的 16 } 脚封装 在 要求集成度比较高的场合下、可使用 77 和 1877系列 4 位 锁存器、 它11是 14 引脚平面封装。

该电路与所有通用TTL系列兼容,电路的输入采用。极管箝位,可以降低传输线效应,简化系统设计。54和54LS系列是采用品、I作的温度范围为 55℃ 125℃,而74和74LS系列是民用品、I作的温度范围为0℃~70℃



↑逻辑符号



■ 九内部直接

\*该符号依据ANSIAREL 标准 91 .984及IEC Publication 617 2

工作环境温度范围内的绝对最大标称值

电源电压 VCC 见注释 1。 输入电压 75 77 1875, 1877

射极间电压 见生释 2 作环境温度范围 SN54\* SN74

存储温度范围

7 V 5 5 V 7 V 5 5 V 55°C ~ 125°C 0° C ~ 70°C 65°C 150°C

注释, 1图中电压值以电路中的 地 端光参考。

2 该电压是指多多射极输入晶体管内两个发射极间的电压,不适用于 LST5 和 LS71。

# SN5476, SN54LS76A, SN7476, SN74LS76A

带有预置和清零功能的双 J-K 触发器 1983年 12 月,1988年 3 月修订

- 封裝类型包括塑料及列直插式 封裝 陶瓷权列直插式 封装及陶瓷扁平封装
- 质量和可靠性高


#### 说明

76系列包含两个独、的J K触发器,每个触发器 有J K、时钟控制 顶置和清零等几个输入端。76是 正边粘触发器,当时钟输入为高电平时,J-K输入送入 主触发器中、在时钟输入转换为低电平时传送到从触 发器中 因此、对于这类触发器来说、当时钟输入为 高电平时,J和 K输入必须稳定

15.76A 系列包含两个独立的 J k 触发器, 是负边 冶 触发, 为了保证操作的可靠性, 在时钟脉冲由局到 低转换时, J和K输入必须稳定 目稳定态 J建立了一定时间。背零和置位都是低电平输入有效, 且异步进行。当清零或置位输入为低电平时,它们会优先于时钟输入,强制输出为功能表内的相应值。

5N 5476 和 \$N54L\$76A 系列是军用品, I 作的温度范围为-55℃~125℃; 而5N 7476 和 \$N74L576A 系列是民用品, I 作的温度范围为0℃~70℃

SN5476 SN54LS76A J 封製 SN7476 N 封装 SN74LS76A D 或 N 封装



76 功能表

|     |     | 输人      |   |   | 输              | iH!                   |
|-----|-----|---------|---|---|----------------|-----------------------|
| PRE | ĆLŔ | CLK     | J | ĸ | Q              | ā                     |
| _   | н   | ×       | х | × | н              |                       |
| H   | ι   | ×       | × | × | L .            | H                     |
| -   | L   | ×       | × | × | H <sup>↑</sup> | H <sup>†</sup>        |
| н   | н   | л       |   | Ł | a <sub>o</sub> | $\overline{\Omega}_0$ |
| н   | н   | л       | н |   | н              |                       |
| н   | H   | л       | _ | H |                | н                     |
| H   | н   | <u></u> | н | 4 | 翻              | 转                     |

1.576A 功能表

| 输入  |     |     |    | 输 | <u></u>      |          |
|-----|-----|-----|----|---|--------------|----------|
| PRE | CLA | CLK | J  | K | a            | <u> </u> |
| -   | H   | х   | х  | × | н            | ٠.       |
| н   |     | ×   | ×  | × | L            | н        |
| L   | L   | ×   | ×  | × | Hţ           | H†       |
| н   | H   | +   | L  |   | $\Omega_{0}$ | αo       |
| н   | +   |     | ++ |   | н            | ι        |
| H   | н   |     | L  | н | L            | н        |
| H   | н   |     | н  | н | 翻转           |          |
| н   | н   | н   | X  | × | αο           | ōο       |

\* 这是 4 定态,当 PRF 或 CJ R 为无效值(高电平)时, 输出改变

# SNE403A, SNE4L803A, SN74D3A, SN74LSD3A

快速进位的 4 位二进制全加器 1974年 3 月。1988年 3 月修订

J 或w 封装

- 可对内部 4 位进行全超前进位
- 利用脉动进位、系统可实现部分超前性能
- SN54283/SN74283 和 SN54LS283 SN74LS283 是推荐使用的新产品, 电源端和"地"端位于拐角的引脚处, 所以可以简化电路板的规划

#### 典型加法时间

| 类型     | 两个    | 两个    | 每个4位加  |
|--------|-------|-------|--------|
|        | 8位    | 16位   | 法器的典型  |
|        | 字     | 字     | 耗散功率   |
| '83A   | 23 ns | 43 ns | 310 mW |
| 'LS83A | 25 ns | 45 ns | 95 mW  |

### 18470


这类改进的全加器可以实现两个 4 位 一进制数的加法运算。和(Σ)为按位输出,而合成进位(C4)是由第4位得到的。该加法器的特点是实现超前进位,生成进位项的典型时间是 10 ns。这样为系统设计者提供了部分超前性能,而脉动进位的实现减少了封装数。

加法器逻辑,包括进位,是以原变量形式实现的,所以无需逻辑或电平取反就可以完成循环进位。

该电路使用晶体管-晶体管逻辑,可与大多数TTL系列和饱和低电平逻辑系列兼容,适合中速应用。

54 系列和 54LS 电路是军用品、工作的温度范围为-55℃ ~ 125℃;而 74 和 74LS 系列是民用品、工作的温度范围为 0℃ ~ 70℃。

### 逻辑符号+




·该符号依据 ANSL/IEEE 标准 91 1984 及 IEC Publication 617 .2。 图示引脚数是对 D, J, N 和 W 封装而言的。



SN 5483A, SN 54L 583A




8NB4L883A FK 封装



べ - 无内部连接

功能表



注释: 输入 A1, B1, A2, B2 和 C0 用于确定输出 Σ1, Σ2以用内部进位 C2的值, 然后用 C2, A3, B3, A4 和 B4 确定 Σ2, Σ4 以及 C4。

# SN5485, SN54L585, SW54S85 SN7485, SN74LS85, SN74S85

4位数值比较器


1974年3月。1988年3月修订

J 成W 封装

| 类型          | 典型耗散功率 | 典型延迟时间(4位字) |
|-------------|--------|-------------|
| 185         | 275 mW | 23s         |
| 1.585       | 52 mW  | 74 ± s      |
| <b>~×</b> 5 | 365 mW | N5          |

#### 说明


该4个数值比较器可以实现对。进制数或BCD 8421 奶的直接比较 输入为2个4世字(A和B,输出 端列 1.了。能出现的3种比较结果。该比较器无需外加门 巨路即1,扩充至任意位数的比较,将比较器级联1,实现任 意才长的比较。 每有级联是将输出端 A>B、A<B 和 A - B 接到下一较高位的输入端 A>B、A<B 和 A B 在两数比 较时,最低17比较器的A B输入端应接高电平 85. IS85 和 \$85系列只要两个门级延迟就可以实现级联通道, 减少 了比较时间 进一步降低级联比较时间的方法详见典型。 明数据 手册。



SN5485, SN54LS85, SN54S85

3 A2 12 A1 1 B1 0 A0 9 B0 A> Bout 45 A Bout 6 GND □8

SN54L885 SN54S85 FK封装



功能表

|         | 比较      | 输入端     |         |       | 级联輸り  |       |       | 输出       |       |
|---------|---------|---------|---------|-------|-------|-------|-------|----------|-------|
| A3, 63  | A2, B2  | A1, B1  | A0, 80  | A > B | A < B | A = 8 | A > B | A < 8    | A = B |
| A3 > B3 | ×       | x       | ×       | х     | ж     | ×     | н     | <u> </u> |       |
| A3 < B3 | 1 ×     | ×       | ×       | x     | X     | ×     | ا ز   | н        | L     |
| A3 = 83 | A2 > B2 | ×       | ×       | x     | x     | ×     | н     | Ĺ        | _     |
| A3 - B3 | A2 < B2 | ×       | l x     | x     | ×     | ×     | .     | н        | L     |
| A3 = B2 | A2 = 82 | A1 > B1 | ×       | ×     | ×     | x     | 14    |          | _     |
| A3 = B3 | A2 = B2 | A1 < B1 | ×       | ×     | ×     | ×     | _     | н        |       |
| A2 = B3 | A2 = 82 | A1 = B1 | A0 > 80 | ×     | ×     | x     | н     |          | _     |
| A3 = B3 | A2 = B2 | A1 = B1 | A0 < 80 | ×     | ×     | ×     |       | н        | ī     |
| A3 = B3 | A2 = B2 | A1 = B1 | AQ = 80 | H     |       |       | H     |          | ī     |
| A3 = B3 | A2 = B2 | A1 = B1 | A0 = 80 |       | н     | _     | _     | н        | ī     |
| A3 = B3 | A2 ≃ B2 | A1 = B1 | A0 = B0 | ×     | ×     | н     | [     |          | н     |
| A3 - 83 | A2 = 82 | A1 = B1 | A0 = B0 | н     | н     | L     | [     | -<br>L   |       |
| A3 = 83 | A2 = B2 | A1 = 81 | A0 = B0 |       | ı.    | ì     | H     | H        |       |

# NN548N, SM54LSBCA, SM54SRN, SM7486, SM74L88NA, SM7488N

四 二输入异或门

1972年,2月,1988年3月修订

◆ 封装类型包括塑料 一水毛封装 陶瓷品片载体 扁平 村务人塑料双列且循式到装和陶瓷双列直播式对装。

● 場所で - 靠件高

# 类型 典型平均传输延迟时间 典型总耗散功率

'86 14 s

.50 mW

15864 Crs

30.5 mW

586 7 ns


250 mW

#### 说明


该器'+包含同个独方的。输入屏或 ,实现的逻辑关系 ) ↑ ↑ ↑ ↑ AB + AB

②主要专用于对输入量维持不变或取反 当其中 的 ^输入为低电平时,输生,与另一输入量的状态相 同、当其上 ^输入方高电平时 输出对另 输入量 取反

SN 5486、54LS86A 和 SN 54S86 系气是军用品, 作於 福度范 引为 55℃ - .25℃、 ル SN 74S86A 和 SN 74S86 系列是民用品 、作的温度范围为 0℃ -70℃ SN5486, SN64LS86A, SN64886 . J 或W 打装 SN7486 N 封装 SN74LS86A. SN74S86 D 殳N 封装



ALS88A, SN54586 FK + 装




#### 异或逻辑

异或门应用广泛,不同的应用场合可用下列几种不同的逻辑符号。

异或



刈 J 86 或 TA86A 系列, 这五种"异或"符号是等效的。"取反"操作可在任意为端电现



当输入量状态相同时 r 如 A=B , 输出有效 (低



当有偶数个输入量 如 0 或 2 )有效时,输出有效 ( 低 )。



当有奇数个输入量 如1 有 效时、输出有效(高)。

# SN5490A, SN5492A, SN5493A, SN54LS90, SN54LS92, SN54LS93, SN7490A, SN7492A, SN7493A, SN74LS90, SN74LS92, SN74LS93

90A、'LS90' + 进制计数器 '92A、LS92' + 二进制计数器 '93A、LS93 4 位二进制计数器

类型 典型耗散功率 '90 145 mW '92 4 93 A 130 mW 1.590 1.592 1.593 45 mW

说明

每个计数器由四个主从触发器和辅助广电路组成 这些辅助 ]电路构成 个 进制计数器和 个 级 进制计数器 对于'904和 I-90系列, 必 级计数器实现厂进制计数; x, 下'924和 I-92系列, 它实现六进制计数, 所x 于'934和 L-93、它实现八进制 数


所有这些11 数器都有清零输入端, '904 和'1590 系列对有门控预置'9" 输入端

将CKB输入端与Q、输出端相连、可实现这些计数器的最大计数周期 +进制 +\_进制或4位 进制 t+数脉冲出(K4输入、输出端的变化可见功能表 将'90A或 1.590 系列计数器的输出Q 连到时钟(KA端 t+数脉冲出(KB输入,则可实现十进制计数,Q,端输出+进制方波

| SN5490A, SN54LS9<br>SN7480A<br>SN74LS90 | O J或W 封装<br>N |
|-----------------------------------------|---------------|
| CKB []1                                 | 13C CKA       |
| R0(1) []2                               | 13C NC        |
| R0(2) []3                               | 12D QA        |
| NC []4                                  | 11D QD        |

SN5482A, SN64L\$92 J W 封装 SN7482A N 约装 SN74L592 D 或 N 封装

\$N5493A, \$N54L893 J 或 W 封装 \$N7493 N 封装 \$N74L893 D 或 N 封装



NC 无内部连接

# SN5491A, SN54LS91, SN7491A, SN74LS91

8位移位寄存器

.974年3月 1988年3月修订

▶ 发。每十一数子计算机系统、数据处理系统。 控制系统

类型 典型最大时钟频率

典型耗散功率

914 8 MHz

. 75 mW


S) × Mliz

 $M_{\rm m}$  0.6

#### 说明

这种主人。中一8 7 移 寄存器使用晶体管 晶体管逻辑 FIL 电路 +18 1 R 1 主从触发器 输入门心路和 个时钟驱动器到 皮 输入端 4 和 B 个用为数据输入端, 个用为输入控制端 在寄存器 内部还有一个反相器 用于反相输出 内部时钟由反相时钟驱动器驱动 石该叶钟脉中反相器的作用下、输入数据在每一个时钟上升消到来时移。位

SN5491A SN54LS91 J 対装 SN7491A N 封装 SN74LS91 D 或 N 封装



SN5491A SN54LS91 W 封装

| N⁺C | Цī | U <sub>14</sub> þ | 西   |
|-----|----|-------------------|-----|
| NC  | □2 | 13[               | QН  |
| NC  | ď٦ | 12 그              | В   |
| Vcc | ₽  | 11Þ               | GND |
| NC  | Д۶ | 10                | Α   |
| NC  | Дe | ₽□                | CLK |
| NC  | □. | *  <u></u>        | NC  |

N(- 九内部连接

输入和输出的原理图


功能表

|   | 输入                |   | 育*   |       |
|---|-------------------|---|------|-------|
| l | AT t <sub>n</sub> |   | AT t | n - 8 |
|   | A                 | В | ð    | £     |
| I | н                 | ı | н    | ۲     |
| ١ | L                 | X | L    | Ħ     |
| ١ | х                 | L | L    | н     |


tn = 时钟低参考位时间

5n+8 时钟第8次从低电平 到高电平光位时间

逻辑符号+



\* 该符号依据 ANSI/IF EL 标准 91-1984 和 IEC Pub... cation 617-72






图 B 39

### SN54111, SN74111 DUAL J.K MABTER SLAVE

带有数据锁存的双 J-K 主从触发器

」封装

N封装

- ◆ 封装类型包括塑料双列直播式封装 陶瓷双列 直插式封装及陶瓷扁平封装
- 质量和可靠性岛

#### 说明

5854... 科 5874... 是 d r 耦合的 引偏可 ♥~J K 触 友器、使用 TTJ 电路、典型时钟最高 频率为25 MIIz 此类触发器允许J K输入端接收 数据的时间很短 最大保持时间 5.30 гм г, 很快时 钟脉冲的上手沿来到,当时钟脉冲处于高土平时, 输入端的数据工能会改变,但不会影响主触发器 的状态 当, 封钟脉冲的下降看到达圆电平时, 存放 在+触发器中的数据传送到输出端 因此,允许的 有效时钟偏移为最小传输延迟时间减去保持时间。 再加上时钟脉冲宽度 这样,就允许设计者根据不 同的时钟脉冲宽度设置所允许的最大时钟偏移 从而使系统设计得到简化、对复异时钟分配系统 的需求降到最低,甚至完全不需要,该触发器还有 由于输入端只能在很短的时间内接 收数据 所以同步输入端的敏感性降低,从而有效 地提高了系统的抗噪声能力


SN541.1是军用品、 作的温度范围为-55℃ ~ 125℃、而SN74111 是民用品、I 作的温度范围为 0 ℃ 70℃。

#### 

SNE4111

BN74111

逻辑符号 †



\*该符号依据 ANSI/IEEE 标准 91 1984 和 IEC Publication 617-12

功能表

|     |     | 输人  | . <b></b> |   | 输        | 出                |
|-----|-----|-----|-----------|---|----------|------------------|
| PRE | CLR | CLK | J         | K | a        | ā                |
| L   | н   | ×   | х         | х | н        | 7                |
| н   | L   | ×   | ×         | X |          | н -              |
| L.  | ι   | ×   | x         | х | H‡       | H \$             |
| H   | н   | Ţ   | _         | L | 00       | $\bar{\alpha}_0$ |
| H   | H   | л   | н         | _ | +4       | L                |
| H   | н   | л   | L         | н | <b>-</b> | H                |
| н   | н   | Л   | H         | н | 翻钩       | Ę                |

\*这是一种不稳态。当PRE或CLR变为高电平时,输 H状态也会随着改变。

### SN54116, SN74116

有清零端的双 4 位锁存器 1.972 年 1.2 月 1988年 3 月修订

| <ul><li>◆ 个封装内有两个独、的 4 位</li></ul>                                                                 | SN54116 J 仪 W 封装<br>SN74116 N 封装 |
|----------------------------------------------------------------------------------------------------|----------------------------------|
| <ul> <li>每个锁存器有两个门PP使能輸入端 从而简化寄存器级联</li> <li>● 「以私 F.L 电路兼容使用</li> <li>● 输入箱件 极管简化了系统设计</li> </ul> | 1CLR     1                       |
|                                                                                                    |                                  |

### 说明

该锁存器使用D型双稳触发器。在一个封装为实现两个独立的4位锁存器。每一个4位锁存器有一个独立位是步清零输入端和一个门扩双输入使能电路。当两个使能输入都为低电平时,输出等于输入。而当其中有一个或两个使能输入都为高电平时,输出保持原态不变。

清零输入优先、当其为低电平时,无论使能端状态如何 输;为低电平

SN54116是军用品、1作的温度范围为 55℃-125℃、内SN74116是民用 、1作的温度范围为0℃-70℃


功能表 (每 个锁存器

| 5     | 6人  |    |          | 輸生             |
|-------|-----|----|----------|----------------|
| CLEAR |     | 能  | 数据       | O.             |
| CLEAN | Č1  | C2 | - XA.1/A | . u            |
| \ н   | l L |    | _        |                |
| Н н   | l L | Ł  | н        | н              |
| H     | ×   | H  | ×        | a <sub>o</sub> |
| H     | Η . | ×  | x        | a <sub>0</sub> |
| L     | _ x | x  | _ x      | L              |

H 高电平,1 低电平, X 任意值

0 原态、输入条件未建、起来时的输出状态

逻辑符号+



† 该符号依据 ANSI/IEEE 标准 9. 1984 和 IEC Pub. cation 617-12.

图 B.41

# SN54125, SN54126, SN54LS125A, SN54LS126A, SN74125, SN74126, SN74LS125A, SN74LS126A


- 态輸出的四总线缓冲器1983年12月。988年3月修订

- 14 0%€
- 3 念输。
- 毎一通道独り控制

#### 说明


成总线缓伸器为 态输上、3输上使能时、早现低阻态、输出为高电平时可以具有驱动能力、不需外加上拉电阻即可驱动总线负载 当输出禁止时、所有的输上品体管都关闭、输出量高阻态、所以输出既不能用为贷载、也不能用力驱动器 对 125和 LS125A 而言 当 6为低电平时输出禁止、\* 126和 LS126A 而言 当 6为低电平时输出禁止

1125, 'LS125A




J逻辑Υ•A

SN54125 SN54128, SN54LS125A SN54LS125A J 哎W 封装 SN74125, SN74126 N 封装 SN74LS125A, SN74L5126A D 哎 N 封装




8N54LS125A SN54LS12BA FK 封装



\* ' 25 私 IS125A 的使能端是 (, ' 26', S) 26A 的 使能端是 (,

NL- 无内部连接

# 逻辑符号:



<sup>\*</sup> 该符号依据 ANSI/ILEE 标准 91 1984 和IEC Publication 617-12。 图示引脚数是对 D, J, N 和 N 封装而言的


# SN54S135, SN74S135

四异或。异或非门


1972 + .2 月 .98×年3月修订

- 中以和大多数 ITL 和 TTL Vs. 电路完全兼容
- 内邻果用自转基结构 降低,还是时间、典型延迟的间先8 n。
- 「作为量或」 (輸入为低セヤ 支着量或非しい輸入为品・平

SN54S135 J 戊 W 封装 SN74S135 D 戊 N 対装



SN54S135 FK E. 袋




NC 无内部连接

#### 力能 表

|   |     | _        |   |           |   |
|---|-----|----------|---|-----------|---|
|   |     | 輸入       |   | 1 1 1 1 1 | ] |
|   |     | 8        | C | Y         | _ |
|   | t.  | L        | Ļ | _         | ٦ |
|   | L,  | н        | _ | н         | П |
|   | н   | Ĺ        | L | н         | н |
|   | н   | н        |   | _         | н |
|   | L   | <b>L</b> | н | н         | н |
|   |     | н        | н | Ĺ         | ı |
|   | н   | _        | н | L         | ı |
| 1 | _ н | н _      | н | н         |   |


#### 逻辑图



上逻辑

Y A B B C = ABC - ABC ABC + ABC


#### 逻辑符号\*



\* 该符号依据 ANSI/IEEF 标准 9. +84 和 In ( Pub.causon 6.7.2

图小引脚数是对D J N和W 封凌而言的

#### 输入和输出的原理图



图中电阻值为标称值

图 B 43

### SN54LS138, SN54S138, SN74LS138, SN74S138A

SNEALSTOR SNEASTOR

SN74/S13R SN74S138A

GND [

3-8 线译码器 / 分配器

988年3月修订 1972 # 12 1

- 主要点用于高速场合 存储泽的器 数据传输系统
- 3个使能输入端,22简化级 、 级或)的数据接收
- 使用肖特基管箱位、提高了系统性能


#### 说明

永壽性是肖特基維行 TTL MST 5路, JIS/縮短传輸延 心口儿、主要用于高性能存储器的译码和数据传递。在高性 能存储系统中, 这类净码器可以减少系统译码效应。当将其 应用于带有快速使能电路的高速在储器中时 译码器的延迟 时间和存储器的使能时间通常都低于存储器的典型存取时 间 这就意味着由肖特基籍位系统译码器引入的有效系统延 迟可以忽略

对于UN138、5N54N138和5N74N138A系列来说、8线 中究竟选择哪个输出取决于3个。进制选择输入端和3个使 能輸入端的状态 器件外有2个低电平使能端和1个高电平 使能端,这样在系统扩展时降低了对外加门电路或反相器的 需求,不需要使用外部反相器就可以实现 24 线译码、只需 使用1个反相器就可以实现32线译码 如果作为数据分配 器。其中1个使能端可作为数据输入端


所有这类译码器,分配器都采用个缓冲式输入,而所有 输入都利用高性能肖特基 极管箱位来压缩线路循环及简化 系统设计。

SN54L5138 和 SN54S,38 是军用品、工作的温度范围 为 55℃~125℃; 而 5N74L5138 和 5N74S138A 是民用品。 1作的温度范围为0℃~70℃




SN64LS138 SN64S138 FK 封装

9 \ Y6



M- 九内部连接

逻辑符っ



\*该符号依据 ANSI/IEEE 标准 91-1984 和 IEC P b..cation 61'-**阅**尔引脚数是灯D J N和W封装而言的。

### SN54LS139A, SN54S139, SN74LS139A, SN74S139A

SN54LS139A SN54S139

\$N74L\$139A, \$N74\$139A

3-8 线译码器 / 分配器 1972 # .2 1 1988 # 3 月修订

J 成W 封装

● 主要:用于高速场个 有储產的結 数据付輸系統

- 两个 2 4 线 产的器 一直器 正 1 个种 电
- ま用指特基管籍→、提高 系統性能

#### 说明

该器件提出打基件 1711 MST电路、可以缩焦传输延迟时间,主要用于原性能存储器的译的和数据传递 在高性能存储系统中、文类译码器可以做了系统译码效。 而特其。用于带有快速使能电路的高速存储器中日。译码器的延迟时间和存储器的规能时间通常都低于存储器的典型存取时间。 以就意味着由。肖特基第个系统译的器个引入的有效系统延迟可以忽略。

个封装内有两个独 7 癿 2 4 栈译码器 如果作为 数据分配器、低电子有效的使能端可作为数据输入端

所有这类译的器 分配器都是缓冲式输入、而好有输入都利用高性能肖特基 "极管箝位来+镕线路循环交简化系统设计 NN541×139A 和 NN54N.39是4年品,工作的温度范围为 55 t · 125 t ,而 5N 741×139A 和 NN/4N.39A 是民用品,工作的温度范围为 0℃ 70℃

功能表 每一个钞存器


| 输入       |     | 輸出 |    |     |    |    |
|----------|-----|----|----|-----|----|----|
| 使能       | 12  | 择  |    | 731 | щ  |    |
| <u>ā</u> | В   | Ä  | YO | Y1  | Y2 | Y3 |
| H        | ×   | X  | H  | Н   | н  | Н  |
|          | ۱ ا | L  | Ĺ  | н   | н  | н  |
| L        | ۱.  | H  | ⊬  |     | н  | н  |
|          | н   | L  | H  | н   | L  | H  |
| L        | Цн. | н  | Н  | н   | Н  | L_ |

H 高电平、1 低电平、1 任意債

16 1 0 16 0 VCC 1A 2 19 0 26 1B 3 14 0 2A 1V0 4 13 0 2B


1Y0 4 13 2B 1Y1 5 12 2Y0 1Y2 6 11 2Y1 1Y3 7 10 2Y2 GND 8 9 2Y3


SN54LS139A SN548139 FX 打装



M - 无内部直接

#### 逻辑符号:





\*该符号依据 ANS./IEEF 标准 3. . 1984 和IEC Publication 6.7 . 2 图示子脚数是对D, J, N 和W封装而言的

# SN54147, SN54148, SN54LS147, SN54LS148, SN74147, SN74148 (TIM9907), SN74LS147, SN74LS148

10-4线和83线优先编码器

1976年 0月 1988年3月修订

#### '147 \_\$147

- 将 10线 「お数转换人4线 BCL 6%
- ●主要、用场合

键盘编件。

记制选择 .48 LS.48

- 将8位数据转换刀3隻 进制数 远制
- 】要点 【汤合 N 1. 编码。


1、49转换和牛成

| 类型    | 典型数据延迟时间 | 典型耗散功率  |
|-------|----------|---------|
| 147   | 10 กร    | 125 mW  |
| 148   | lo rs    | 9( 11 W |
| LS147 | 15 ns    | 60 n W  |
| LS148 | 15 ns    | 60 mW   |


#### 说明

这类FII 編码器的特点是对所有进行优先泽码的输入进行编码,以确保对优先级最高的数据线优先编码 147 和 LS147系列是将9 根数据线编码为4线 8-4-2-1 BCD码,有9 根输入线都为逻辑高电平时意味着对上进制数0进行编码 148 和 LS148 系列是将8 根数据线转换为3线 421 进制数 、进制数 。如果利用级联电路(允许FI输入,FO输出,则不需要使用外加电路就可以实现八进制扩展。对所有类型来说,数据输入和输出都是低电平有效,所有输入都是缓冲式输入

#### SN54147 SN54LS147 SN54148 SN54LS148 J 或 W 封装 SN74147 SN74148 N 封装 SN74LS147 SN74LS148 D 或 N 封装



SN54LS147 SN54LS148 FK 封装



NC 无内部连接

二.47、 ふ147 功能表

|   | 輸入 |   |   |   |   |   |          |   |   | *  | ж |   |
|---|----|---|---|---|---|---|----------|---|---|----|---|---|
| 1 | 2  | 3 | 4 | 5 | 6 | 7 | 8        | 9 | ٥ | С  | 8 | Α |
| н | н  | н | н | н | н | н | н        | н | н | н  | н | н |
| × | ж  | × | х | × | x | х | X        | L | L | н  | н |   |
| x | х  | х | x | x | × | × | <b>L</b> | н | ι | м  | н | н |
| X | х  | х | х | х | × | L | н        | H | н | L, | L | L |
| × | ×  | × | × | × |   | н | н        | н | H | L  | L | H |
| x | ×  | × | × | _ | н | н | н        | н | н | -  | н | L |
| × | ×  | × | L | н | н | н | н        | н | н | -  | н | Н |
| × | ×  |   | н | н | н | H | н        | н | н | H  |   | L |
| × | L  | н | н | н | н | н | н        | н | н | н  | L | н |
| L | н  | н | н | н | н | н | н        | н | H | н  | н | L |

H 高电平, I 低电平, X 任意值

148. LS148 功能表

|     |   |   |   | 輸力 |   |   |    |   |    |    | 1          |    |    |
|-----|---|---|---|----|---|---|----|---|----|----|------------|----|----|
| Εì  | 0 | 3 | 2 | 3  | 4 | 5 | 6  | 7 | A2 | A1 | AO         | GS | ŧΟ |
| н   | × | × | × | х  | × | × | ×  | × | н  | н  | н          | н  | н  |
| ι   | н | н | н | н  | н | н | н  | н | H  | н  | Ħ          | H  | L  |
| ٤   | × | × | × | х  | x | × | х  | L | L  | L  | L          | L  | н  |
| L   | × | × | × | ×  | × | × | l. | н | l, | L  | н          | Ł  | н  |
| L   | × | × | × | ×  | × | L | н  | н | L  | н  | <b>k</b> . | ١. | н  |
|     | × | × | × | х  |   | H | н  | н | L  | Ħ  | н          | L. | н  |
| _   | × | × | × | _  | н | н | н  | н | н  | L  | L          | ١. | н  |
| _   | × | × | _ | н  | н | н | н  | н | н  | L  | н          | _  | н  |
|     | × | L | м | н  | н | н | н  | н | н  | н  | _          | ١. | н  |
| ∟ i | L | н | H | н  | н | н | м  | н | н  | н  | н          | ١. | н  |

# SN54150, SN54151A, SN54LS151, SN54S151, SN74150, SN74151A, SN74LS151, SN74S151

972年12

数据选择器 .988年3 1修订

| • | 5) | 5. 1 | ,1 | 6 A. | 数据选择器 |
|---|----|------|----|------|-------|
|   |    |      |    |      |       |

- → 」、世类型力8点1数据选择器
- する業型都使我由( 事小好楽
- 「チ类型器火ルト先」心能
- 担「国版布」、函数发生群
- 輸入符章 极作简化了系统设计
- 私人多数 TT 电路兼容

# 类型 典型平均传输延迟时间 典型耗散功率 数据输入到 W 输出


| 50    | 13 + 5 | 200 mW |
|-------|--------|--------|
| 5.A   | X 5    | 145 mW |
| LS 51 | 1 ms   | 30 mW  |
| 515   | 4.5 ms | 225 mW |

#### 说明


此类数据选择器内部包含 进制泽码器、用以选择"需的数据源 .50 差列是 16 选,数据选择器 . ft 1514 ....5151 4 ~151 素 约是 8 选 1 数据选择器 ...50、15 4 ...1.51 和 5151 都 有 1 个 选通输入端、低电平存效 "当选通输为高电平时" W 输出高电平 ...而各 Y 输出循环电平

150 只有反相输出端 N . 前 1514、 TS15 和 S151 为互补输出 N 和 Y


1514和 52A层带地划缓冲器的数据选择器,互补通道是对称的传输延迟时间,这样可以缩短输出的过渡 1程



SN54751A SN54L5151 SN54S157 J 成 W 封装 SN74151A N 与装 SN74LS151 SN74S151 D 或 N 封装



SN54LS151 SN54S151 FK 对装



NC 无内部连接

# SN54153, SN54LS153, SN54S153 BN74LS153, SN74S153

双4-1线数据选择器

1972年12月。1988年3月修订

- 3. 斑 N 选 I 功能
- 集现并行。 串行数据转换
- 利用选通线 引实现级联 N线 ... n 线 ;
- 局扇』 低阻态 推挂式输出
- 私人多数 JTI 电路兼容

| 类型    |              | 典型平均传<br>输延迟时间    |             | 典型耗<br>散功率 |
|-------|--------------|-------------------|-------------|------------|
|       | 由数据输<br>入到输出 | 由选通端<br>到输出       | 由选择端<br>到输出 |            |
| '153  | 1- ns        | .7 ns             | 22 ns       | 180 mW     |
| 48153 | 14 ns        | 19 ns             | 22 ns       | 31 mW      |
| 5.53  | 6 ns         | $9.5~\mathrm{ns}$ | 12 ns       | 225 mW     |

#### 说明

每个数据选择器包含反相器和驱动器,可为与-或门提供互补的。进制译码数据选择 每个数据选择 器有独立的选通端。

功能表

| 选档 | 輸入 |    | 数排 | 輸入 |     | 选通  | 輸出 |
|----|----|----|----|----|-----|-----|----|
| В  | A  | CO | C1 | C2 | C3  | Ğ   | Υ  |
| ×  | ×  | x  | ×  | ×  | ×   | н   | L  |
| L  | L  | L  | X  | ×  | ×   | ι   | L  |
| ι  | L  | н  | ×  | x  | x   | ι   | н  |
| L  | H  | ×  | L  | ×  | ×   | ı   | L  |
| _  | н  | ×  | н  | x  | ×   | _   | H  |
| H  | ι  | ×  | ×  | _  | x į |     | L  |
| H  | L  | ×  | X  | н  | ×   | t.  | н  |
| н  | н, | x  | ×  | X  | ιl  | . / |    |
| H  | н  | x  | ×  | ×  | н   | L   | н  |

选择输入 A 和 B 是各部分的 公用端 H 高电平、 I 低电平、 X H 意信

1作温度范围内的绝对最大标称值


电源电压 VCC (见注释1) 输入电压 '153, '5153 工作环境温度范围 'LS153 SN54'

SN24


存储温度范围

注释1: 电压值是以电路中的"地"为参考点而得到的。

SN54153 SN54LS153, SN54S153 J 或 W 封装 SN74LS153, SN74G163 D 或 N 封装



SN54LS153, SN54S153 FK 封装



M - 无内部连接

7 V 5 6 V 7 V - 55°C ~ 126°C 0°C ~ 70°C - 65°C 150°C

图 B.48

# SN54157, SN54LS157, SN54LS158, SN54S157, SN54S158, SN74157, SN74LS157, SN74LS158, SN74S157, SN74S158

四 2-1 线数据选择器 1974年 3 月。1988年 3 月修订

| _ | 422 | wto take∙ |   | 和输出  |
|---|-----|-----------|---|------|
| • | 江   | 11.710    | Л | 机扣门工 |

● 电提供 3 种速度 均率范围

| 类型    | 典型平均传<br>输延迟时间 | 典型耗散功率          |
|-------|----------------|-----------------|
| 157   | 9 ns           | 150 m₩          |
| LS157 | 915            | 49 mW           |
| \$157 | 5 ns           | 250 mW          |
| 15158 | пь             | 24 m <b>\</b> \ |
| \$158 | 4 ns           | 195 mW          |

#### 应用

- 可力充任 数据輸入 5
- 多路传输 权数据 总线
- 生成2个复量的4种功能 个变量差公用的
- 可编程源计数器

#### 说明

此类数据选择器包含反耳器和驱动器,为4个输出引电路提供完全的数据选择。每个选择器有独立的选通输入端。根据选择输入选择相应的4位字,将其传递到4个输出端。157、"LS157和 S157系",是原码输出,而 TS158和 S158是反码输出,这样可减少数据传输延迟时间

功能表

|    |           | ìA |   |                       | i Y              |
|----|-----------|----|---|-----------------------|------------------|
| 使能 | 选择<br>Ā/8 | A  | R | '157<br>'L6157, 'S157 | 'L S158<br>'S158 |
| н  | ×         | ×  | × |                       | н                |
| L  | L         | L  | × | L                     | н                |
| L  |           | н  | × | Ha                    | L.               |
| L. | н         | ×  | L | L                     | н                |
| L  | н         | x  | H | н                     | L                |

选择输入 A 和 B 是各部分的公用端

H 高电平、I 低电平、X 任意值

上作温度范围内的绝对最大标称值


电源电压 VCC(见注释1) 输入电压 157, 'S158

LS157 LS158

L作环境温度范围SN54


SN741

存储温度范围



| АВ□     | <u>O•D v</u> cc |
|---------|-----------------|
| 1A 🔲 2  | 15 🗖 🖥          |
| 18 🗒 3  | 14 🗌 4A         |
| 1 ¥ 🔲 4 | 3 🗍 48          |
| 2A 🗌 5  | 12 🗍 4Y         |
| 28 🏻 6  | ¹¹ 🛚 3A         |
| 2 ∀ 🔲 7 | ା 🕽 38          |
| GND [8_ | Y£ ⊈e           |

SN54LS157 SN64S157 SN64L5168 SN54S15B FK 封装



NC 九内部连接

. 7 V 5 5 V 7 V 55°C ~ 125°C 0°C ~ 70°C -65°C ~ 150°C

# SN54160 THRU SN54163, SN54LS160A THRU SN54LS163A, SN54S182, SN54S163, SN74160 THRU SN74163, SN74LS160A THRU SN74LS163A, SN74S162, SN74S183

1976 中


同步4位计数器 0月 1988年3月修元

160、161、LS160A、LS161A 具有直接青零功能的同步计数器 162、163、LS162A、LS163A、S162、S163·····全同步计数器

- 同步,数
- 回走 丁編程
- 脊数控制线
- - 极管和15输入


| 类型             | 典型平均传<br>输延迟时间 | 典型最大<br>时钟频率 | 典型耗<br>散功率 |
|----------------|----------------|--------------|------------|
|                | 由时钟输入          |              |            |
|                | 到Q輸出)          |              |            |
| 160 ~ 163      | .4 ns          | 32 MHz       | 305 mW     |
| LSi62A, 18 634 | 4 ns           | 32 MHz       | W 11 86    |
| '\$162, \$163  | 9 ns           | 70~MHz       | 475 mW     |
| 说明             |                |              |            |

此类同步计数器带有预置数功能 内部有超削进位电路、可用于高速计数改计 60、162、151604、15162A和 162是1进制计数器 而161、163、151614、15163和 15163是4位。进制计数器 由于各触发器的时钟输入相同、在计数使能输入和内部门电路的作用下可得到同步输出 这种操作模式可消除异步计数器中的输出计数失顶信号 但在 RCO 脉动进行输出时可能会产生计数失顶信号 在时钟输入的上升器、缓冲时钟输入触发4个触发器



V 无内部连接

SERIES 54LS 54S FK 封装



W 光內部连接

该计数器具有可编程性,即引力输出进行预置。当为可步预置时,即置数输入为低电平,1时钟上升沿到达时,输出状态为数据的输入状态。对于 160 "163系列,在状态转换或转换之前如果使能输入为高电平,时钟输入为低电平,要避免置数输入由低向高转换。而"IS160A。IS163A、'S162或 'S163系列没有这个限制。160、'161、'LS160A 和'LS.61A 是异步清零,在消零输入端输入低电平 J使 4个触发器复作,与时钟输入。置数输入和使能输入的状态无关。而'162、163、'LS162A,LS163A、'S162和 S163是同步清零,当清零输入为低电平,且下一个时钟脉冲到来后,4个触发器同时复位,与使能输入无关。这种同步清零使让数长度的改变简化,只要外加一与非门就可实现。将与非广的输出连接到清零输入端,可将计数器同步清零为0000。LTH 点 对'162和 163系列来说,在状态转换或转换之前,如果使能输入和置数输入都为高电平,时钟输入为低电平,要避免清零输入由低向高转换

# SN54164, SN54LS164, SN74164, SN74LS164

8位并行输出串行移位寄存器

1974 - 3 1 .988 年 3 月修订

- 、控事行输入
- ◆ 全缓冲け鈍和串に輸入
- 穿孔角零


类型 典型最大时钟频率 典型耗散功率 164 36 Mfb 光 mW 1

.8164 36 MHz


1) rW 🕾

#### 说明

SN54164 和 SN541 S164 是 军用 <sup>13</sup>、 上作 的温 复范 制为 55℃ 125℃,而 SN74164 和 SN7415164 是民用品、 上作的温度范围为 0 ℃ 10℃、



( ) 新内部介接 \$N54L\$164 FK 封装




VC- 九四部连接

功能表

|    | 権人 |    |   |                 | 輸出              |                    |
|----|----|----|---|-----------------|-----------------|--------------------|
| 清零 | 时钟 | A  | 8 | Q <sub>A</sub>  | QB              | αH                 |
| _  | ×  | x_ | X |                 | Ĺ               | L                  |
| н  |    | ×  | × | O <sub>AO</sub> | O <sub>BO</sub> | $a_{H0}$           |
| H  | +  | н  | н | н               | O <sub>An</sub> | $\alpha_{G\gamma}$ |
| н  | 1  | L  | х | ١.              | QAn             | QG.                |
| н  | +  | ×  | L | L               | $a_{An}$        | იცი                |

H 高电平 稳态 I 低电平 稳态 λ 平意值 \*alf-H 由低电平向高电平转换

 $Q_{xo}$  ,  $Q_{ar}$  ,  $Q_{b}$  , 可见表示  $Q_{b}$  或 Q 的原态 即稳定输入建。前的状态  $Q_{xr}$  ,  $Q_{ca}$  ,最近的 一、的种脉冲上升系到来单 Q 和 Q 的状态






图 B 51

# SN54165, SN54LS165A, SN74165, SN74LS165A

8位并行预置移位寄存器

1976年10月 1988年3月修订

- 7 补输 t<sub>1</sub>
- 直接优先置数 数据 输入
- 老的钟输入
- 并行 事行数据转换

 类型
 典型最大时钟频率
 典型耗散功率

 65
 26 MHz
 210 mW

 c5165A
 35 MHz
 90 mW

#### 说明


165 和1.8165A 是 8 信串礼移仁 寄存器、在时锤脉 申作用下,数据按照由 Q, 到 Q, 的方向移动 当移。 预置控制输入 SH LD 为低电平寸、将 8 仁数据 A - H并行置入 该移位 等存器过具有 ]控时钟输入和互补输出 采用 极管箝位输入可以降低传输线效 w、因此简化了系统设计

通过1个 输入上逻辑或非 J元或时钟格制,其中 个输入端用了时钟禁止功能。当某 时钟输入为高电平时,处,禁止另一时钟输入、寄存器保持原状态。其中有一个为低电平日移位/预置控制输入为高电平时,另一时钟输入有效。只有当时钟输入为高电平时,时钟禁止输入才可以变换为高电平 当移位 预置输入为高电平时,并行置数被禁止;当移位预置输入为低电平时,将 8 位数据 A ~ H 直接送入寄存器内、与时钟一时钟禁止和串行输入状态无关。


功能表

| Ĺ |     |     |           |     |          |    | 拉拉              | 輸出              | 输出              |  |
|---|-----|-----|-----------|-----|----------|----|-----------------|-----------------|-----------------|--|
| [ | 移管  | 耐無禁 | . Library | # ^ | <u>∄</u> | ガ人 |                 | HABIT 1         |                 |  |
| ı | 控制  | 止控制 | 中的        | TA  | A        | H  | . Q             | O <sub>B</sub>  | ОH              |  |
| [ | L ; | X   | ×         | Χ   | •        | h  | В               | ь               | ъ.              |  |
| - | н   | L L |           | ×   |          | x  | CAO             | 080             | OHO.            |  |
| 1 | H   | L   | •         | н   |          | x  | H +             | Ддя             | Q <sub>Gn</sub> |  |
| 1 | H   | L   | '         |     |          | ×  | L               | Q <sub>An</sub> | Q <sub>Gn</sub> |  |
| 1 | н   | ++  | ×         | X   |          | x  | Q <sub>AD</sub> | Qeo             | Quo             |  |


SN54165, SN64LS185A J 或W 封装 SN74165 N 打装 SN74LS186A D 或N 封装



SM54LS165A FK 封装



逻辑符号



\* 该符号依据 ANSI/IFFF 标准 91 1984 和 IEC Publication 617-12 图示引脚数是对D, J, N和W 封装而言的

图 B.52

# \$N54178, \$N74178 4位并行存取移位寄存器

1972 - 12 月 1988年3月修订

J 或W 封装

- 典型段大 J钟频率 好 39 M I/D
- 种操作模式 同士戶,1置数 石彩 保持
- 年 力・触发
- 、耦合简化了系统设计

#### 说明

该类移位寄有器使用全 , 耦合有储单元 其特 卢是可步升人 并品


移信输入为低电平且置数输入为高电平时,41<sup>2</sup> 数据同步并行置人 并在时钟下降沿时同步到达输出 输 在广行置数期间、禁上电车输入

当移行输入为高电平时,在时钟脉冲的下降沿实现有移 这种模式下,串行数据送入串行数据输入端

当移位和置数输入都为低电平时、时钟控制仍可继续、但工作模式改变、每一个输出反馈到触发器的输入端、从而保持输入不变一因此、此时系统时钟仍「自由运行、但不会影响寄存器的内容

逻辑符号

SN54178



\* 该符号供据 ANN/IErr 标准 9。 484 私 InC Pub cal ro 61 \* .2

功能表

| 1 |          | 输入         |    |    |               |   |    | 比喻 |     |                                     |               |                  |
|---|----------|------------|----|----|---------------|---|----|----|-----|-------------------------------------|---------------|------------------|
|   | 移位<br>控制 | 并注置<br>数控制 | 畔午 | 串有 | 并们<br>A B C D |   | QA | Οğ | σc  | αĐ                                  |               |                  |
| ı | ×        | X          | н  | ×  | ×             | X | х  | х  | QAO | C/BC                                | QC0           | 000              |
| ١ | <b>L</b> | Ŀ          | +  | х  | ×             | Х | X  | Х  | QAQ | $\sigma^{BC}$                       | $\sigma_{C0}$ | $a_{D0}$         |
| ١ | _        | н          |    | ×  | •             | þ | c  | đ  |     | ь                                   | c             | d                |
| ļ | H        | X          | ı  | н  | ×             | Х | X  | X  | н   | $Q_{\mathbf{A}n}$                   | Qer           | σ <sub>C</sub> ν |
| i | н        | ×          | 1  | L  | x             | X | X  | Х  | l L | $\mathbf{Q}_{\mathbf{A}\mathbf{n}}$ | Qgn           | αÇα              |

H=高电平 稳态, L 低电平 稳态), A 任意值

- → = 由高电平向低电平转换
- a, b, e d 分别为输入端 A, B (, D)的稳态输入
- $Q_{40}$   $(_{_{B}}, Q_{_{A0}}, Q_{_{D0}}$  分别为 $Q_{_A}, Q_{_{B}}, Q_{_{C}}, Q_{_{D}}$ 的原态,即稳定输入建了前的状态
- $Q_{an}$ 、 $Q_{ba}$   $Q_{ca}$  分别为最近的 个时钟脉冲下降准到来前  $Q_{ca}$  分别为最近的

### SN54180, SN74180

9位奇偶产生器/校验器

1972年.2月 1988年3月修订

| 功能 表                 |          |    |     |     |  |  |  |  |  |  |
|----------------------|----------|----|-----|-----|--|--|--|--|--|--|
| i i                  | <u> </u> |    |     |     |  |  |  |  |  |  |
| 4 创, F F<br>1 创, C 数 | 偶数       | 奇数 | 偶数和 | 奇数和 |  |  |  |  |  |  |
| 偶数                   | Н        | L  | Н   | ι   |  |  |  |  |  |  |
|                      | τ        | Ĺ  | ر , | н   |  |  |  |  |  |  |
| 偶数                   | L        | н  | L   | н   |  |  |  |  |  |  |
| 分数                   | L        | H  | н   | L   |  |  |  |  |  |  |

н H 商电平、、 低电平 \ = 代 意値

| SN54186<br>\$M74                              | _ | J 或w 封装<br>N対装 |                              |  |  |  |
|-----------------------------------------------|---|----------------|------------------------------|--|--|--|
| G<br>H<br>EVEN<br>ODD<br>SEVEN<br>SODD<br>GND |   |                | VCC<br>F<br>E<br>D<br>C<br>B |  |  |  |

#### 说明

这种通用的 9 位 - 8 个数据位和 1 个奇偶校验位 ) 奇偶主成器 校验器为 ITI 电烙,通过控制输入可以选择输 出的状态。根据选择不同的校验、如命数奇偶校验或偶数奇偶校验、奇。偶输入端既可作为奇偶位、也可作为第9 作输入 通过级联可以很容易地实现字长的扩展

SN54180/N74180可L 与其他 FCI 或 DH 电路完全兼容 电路中有输入缓冲器、这样每一个数据输入只能表 小 种标准 54/74 系列负载 当输出为低电平时、每个输出的全扇出系数 为 10; 而当输出为高电平时、扇出系数为 20 典型的耗散功率为170 mW。

SP54180 是军用品、工作的温度范围为 -55℃ ~ 125℃;而 5N74180 是民用品,工作的温度范围为 )℃ - 70℃

作温度范围内的绝对最大标称作

电源电量 VCC 见注释1 7 V 5.5 V 输入电压 了作环境温度范围 SN54180 -55°C 125°C SN74180 0°C 70°C --65°C 150°C 存储温度范围

注释 1 电压值是以电路中的"地"为参考点而得到的

#### 推荐 L作条件

|                   | SN54180 |    |     | SN74 190 |    |      | 34 I.L |
|-------------------|---------|----|-----|----------|----|------|--------|
|                   | 最小      | 标称 | 最大  | 最小       | 标称 | 最大   | 单位     |
| - 在源电压、1、1        | 4.5     | 6  | 5.5 | 4 75     | 5  | 5.25 | V      |
| 高电平输出电流, Lun      | L       |    | 800 |          |    | -800 | μA     |
| 低电平输出电流, I        |         |    | 16  |          |    | 16   | mA     |
| 工作环境 <u>温度,T。</u> | -55     |    | 126 | ū        |    | 70   | °C     |

#### SN54LS181, SN54S181, S#74L5181, S#74S181

算术逻辑单元/函数发生器 972年.2 1, 1988年3月修订

- 全超丽进位、在学长比较长可,实现高速操作
- 输入第一 | 放質降低了传輸性数 #
- 少体顺管输上降低了人用时 。
- 算木標作模。。・

\* 1扶

减为

移信

数值比较 其他 12 种算 木操作

● 契耕功能模式,

异或

比较器

ち 与非 戎 戎非 其他 10 种逻辑操作


J 戏W 封装 DW 战 M 封装 ¥00 A1 A2 B2 A3 B3 G

SN54LS181 SN548181

SN74LS 181, SN74S181

A0 53 52 51 50 F0 F2 £ 43

SN54LS181 SN648181 FK 持装



NC 无内部连接

|                                       | 加法                  | 时间                  |          |         | ATT befores    |
|---------------------------------------|---------------------|---------------------|----------|---------|----------------|
| / / / / / / / / / / / / / / / / / / / | 使用 LS181<br>和 LS182 | 使用 LN181<br>和 LS182 | 算术 逻辑单 、 | 超前进位发生器 | All 之 的<br>进 ( |
| 1 4                                   | 24 ns               | 11 03               | 1        |         | ¥              |
| 5 - 8                                 | 40 ns               | 18 na               | 2        |         | <b>脉动</b>      |
| 9 ~ 16                                | 44 ns               | 19 ns               | 3 或 4    | 1       | <b>全超前</b>     |
| 17 84                                 | 68 ns               | 28 ∩s               | 5 18     | 2 5     | 全超前            |

#### 说明

"LS181 私"-18. 是算术逻辑单元(ALU)函数发生器。 埃芒片上含有 75 个等效门电路。这种器件可以 实现16种、两个4位字的 进制算术操作,包括加法 减法 递减和直接转换等,具体的操作模式由4根功能 选择线、SO、S1 S2 和 S3 确定。实现算术操作时、必须在模式控制输入端、M ) 加低电平、使内部的进位位 有效。使用两个级联输出 5 脚 15 和 17 ),根据全超前进位原理可以实现快速 同时进位。与 5NS4S182 或 SN74N182 全超前进位电路连接,就可以进行高速算术运算。表中的典型加法时间是当使用全超前进位时不同 字长的加法时间、在 '\$182 的典型 立用手册中介绍过,将 '\$182 电路与 ALU 级联,可提供多级全超前进位

如果不是高速  $\forall$ 用场合,可使用脉动进位输入  $|\mathsf{C}_{_{a}}|$  和脉动进位输出  $|\mathsf{C}_{_{a,a}}|$  由于脉动进位延迟已被最 小化,所以无需外加电路即可实现较短字长的算术操作。

# SN54190, SN54191, SN54LS190, SN54LS191, SN74190, SN74191, SN74LS190, SN74LS191


同步加/减计数器(带有加/减模式控制)

1972年12月 1988年3月修订

- 8 4 2 1 BCD的式 进制计数器
- 根加減の数控制を
- ,数使能控制输入
- 级联目的脉动时针输出
- 量生预置 特有置数控制
- 共行輸出
- 通过级联实现1.77扩展

| 类型           | 平均传输  | 典型最大     | 典型耗     |
|--------------|-------|----------|---------|
|              | 延迟时间  | 时钟频率     | 散功率     |
| 190, 191     | 20 ns | 25 MHz   | 325 m.W |
| IS190, 45-91 | 20 ns | 25 MJ IZ | 10€ ± ₩ |

SN54190, SN54191, **ANA** SN64L6191 J SN74190, SN74191 N或 封装 SN74L8190 SN74L8191 D N




\$N54LS190 \$N54LS191 FK 封装

#### 说朋

190 15190、191和 15131 是同步可逆加 減计数器、 其内部有 58 个等效 电路 19 和 15191 是4 位 进制计数器。 器、曲 190和 15.90 是 BCD 砂け数器 区种同步计数器的 同ル操作是通过对所有触发器同時加时钟而实现的、消除了 量步计数器中通常存在的输出计数 天峰信号问题。

当使能输入端为低电平时 4个主从触发器在时钟的上 升份输出 而当使能端为高电平时禁止计数 使能端电平状 念的改变只能在时钟输入为高电平时进行 计数器计数的方



NC 无内部连接

向是由加 减控制端确定的,当其为低电平时,计数器执行加计数、而当其为高电平时、计数器执行减计数、加 减控制输入状态的改变应在时针输入为高电平时进行、否则可能出现时钟错误。在置数脉冲过程中,如果时钟和 使能输入都为低电平、同时加/减控制输入为高电平,这时可能出现脉动进位错误

这种计数器是可编程的、即可通过置数输入的低电平、将输入数据 A, B, C, D 送到 Q, Q, Q, Q, Q,  $\Phi$  输出端、进行预置数、。对钟输入无关。利用这个特点、只要使用预置输入修改计数长度、计数器便可作为模为 Y 的除法器。

时钟 加/减和置数控制输入都为缓冲输入,可以降低驱动要求,例如,在要求为长的并行字时可以大大减少时钟驱动器的数目。

计数器有两个输出端可实现级联功能,这两个输出端分别为脉动时钟和最大 最小计数输出端 当计数器发生溢出或下溢时,最大/最小输出端输出 个高电平脉冲,其宽度约等于时钟周期;而脉动时钟输出端则输出低电平脉冲,其宽度为时钟脉冲输入的低电平部分。在进行级联时,若使用并行时钟,则将脉动时钟输出送到下级计数器的使能输入端;若使用并行使能,则将其送到下一级计数器的时钟输入端。高速应用时,可用最大最小计数输出完成超前进位。

54 和 54LS' 系列是军用品、工作的温度范围为 55 % 、125% ,而 74' 和 74LS 系列是民用品、工作的温度范围为 0% ~ 70% 。

#### SN54192, SN54193, SN54LS192 SN54LS193, SN74192, SN74193, SN74LS192, SN74LS193

同步 4 位加 / 减计数器 ( 带有清零端, 双时钟控制 )

1972年,2月 1988年3月修订

- 级联电路内部提供
- ●同步操作

192 193

- 每个触发器的所置疏纯
- 岩今仲 広路を輸入端

18192 8193 32 MHz

典型最大计数频率 典型耗散功率 32 Mtb 325 mtk

95 m H

#### 说明


类型

此类电路是同主点差 加 碱 计数数、其内部工具等效为55个 电路 .90 和 LS192是BCD码口数器、加 193 和 TS193 是 4 . 进制,数器 这种 n 4 . 数器的同步操作是通过对所有触发器,可加 前钟面实现的、调除了异步计数器中通常存在的输出计数尖峰信号问题


4个主从触发器在计数 E,钟 脉冲的 五孔输 1 计数器有两个+数输入端,以数方向取决于 1数 脉冲断加的输入端,此形为 ,数输入端加高电平

这种计数器是凡编程的 即可通过置数输入的低电平、将输入数据 A, B, C, D 基列 Q, Q, Q, Q, Q, Q, 输出端,进行预置数、与时钟输入无关 利用这个特点,只要使用预置输入修改计数长度,计数器便

SN54192 SN54193 SN54L6192 SN54L6193 J 女W 封製 SN74192 SN74193 N 封装 SN74LS192 SN74LS193 O 或 N 封筑



SN54LS192 SN64LS193 FK 封装



N( 无内部连接

可作为模为 \ 的除法器 电路有清零输入端、当其为高电平时、使显有输出 \ 50、与时钟和置数输入充关 清零 计数和置数输入都 为缓冲输入、可以降低驱动要求、例如、在要求为长的并行字时可以大大减少时钟驱动器的数目

此类计数器不需要外加电路就可以实现级联 计数器有情息及进位这两个输出端,以便将加计数功能和减计数功能级联起来 当计数器发生下溢时、便产生 个借位脉冲 其宽度等于减计数输入,同样、当计数器出现益位时,便产生 个进位脉冲、其宽度等于加计数输入 因此、只要将借位和进位输出行引连到下一级计数器的减计数和加计数输入端、即可很容易地实现级联

#### ,作环境温度范围内的绝对最大标称值

|                   | \$N54 | SN54L8 | SN74 | SN74L8 | 单位                                    |
|-------------------|-------|--------|------|--------|---------------------------------------|
| - 电缆电压、λα - 见注释 - | 7     | 7      | 7    | 7      | \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ |
|                   | 5.5   | 7      | 5.5  | 7      | v                                     |
| 工作环境温度范围          | 55    | 125    | 0    | 70     | °C                                    |
| 存储温度范围            | 65    | - 150  | 65   | - 150  | °C                                    |

连释1 电压值是以电路中的 地 为参考点得到的

#### SN54194, SN54LS194A, SN54S194, SN74194, SN74LS194A, SN74S194

4位通用双向移位寄存器 -974年3月。1988年3月修订

- 并行输入和输出
- 4 科操作模式
- 司步 注 () 置数 有移 左移
  - 保1
- 正边光 触发
- 直接仇无清零

| 类型             | 典型最大时钟频率           | 典型耗散功率  |
|----------------|--------------------|---------|
| 1144           | 36 MHz             | 195 m U |
| ى194A-         | 36 MHz             | 75 mW   |
| <b>'</b> \$194 | $10^5\mathrm{MHz}$ | 425 mW  |

#### 说明


此类双向移向寄存器具有多种功能、其内部, 等效为46个门电路, 「实现并人 并出 右移、广 移 操作模式控制和直接优先清零功能 该寄存器有 4 种操作模式, 分别人:

> 时钟禁止 保持 石移 方向为口Q、到Q。 左移 方向为由Q 到Q、 计行置数


当模式控制端SO和SI都为高电平时,可实现同步并行置数。此时,输入数据送入相业触发器中,在时钟输入的正边沿到来时送到输出端。在并行置数时、串行数据是禁止的

当 SO 为禹电平、S1 为低电平时执行右移操作、在时钟脉冲的上升沿到来时,完成可步右移。在这种「作模式下、串行数据送入右移数据输入端;而当 SO 为低电平, S1 为禹电平时,完成同步左移、串行数据送入左移数据输入端。

当两个模式控制端都为低电平时,时钟输入禁 [r, 寄存器 1 作存保持模式 3 SN54194 SN54LS194A, SN54S194 J或W封装 SN74194 N封装 SN74LS194A SN74S184 D或N封装




SN54L8194A BN54S194 FK 計物



MC 无内部连接

逻辑符号。



<sup>1</sup> 该符号依据 ANSI/IEEE 标准 91 1984 和 IEC Publication 617 .2 图示引脚数是对 J. J. N和₩封装而言的

#### SN54198, SN54199 SN74198, SN74199

8位移位寄存器

1972 年 .7 万 1988 年 3 月修订

#### 说明


成8行移信等存器可与人多数 FII 相MSI逻辑电路兼容 未 用缓冲输入电 以降低对标准 5474 系列负载的驱动要 医 输入箱 1。 极管,以缩短转换的过去、释、从几简化系统设。 典型最大输入时钟频率为 35 MHz、典型和支柱数值是 360 mW

54系列器件是军用品。 作的温度范围为 55℃ 125℃。 m.74系列器件是民用品。 作的温度范围为0℃ 71℃

#### SN54198 和 SN74198

这类似向移位寄存器具有多种功能。其内部可等效为87个 「电路」可实现并入 升出 在移 生移 操作模式扩制和直接 优先清零功能 该新存器有益种操作模式、分别为

SN54198 J 或W 时装 SN74198 N 封装



当模式控制端50和51都为高电平时,可实现司才并行置数。此时,输入数据送人相《触发器中,在时钟输入的上边看到来时送到输出端。在并行置数时, 患行数据是禁止的。

当50 为高电平 5. 为低电平时执行右移操作 在时钟脉冲的上升沿至来时、完成司步右移 在这种工作模式 1. 电行数据送入右移数据输入端,而当50 为低电平、51 为高电平时、完成同步左移、串行数据送入左移数据输入端

当两个模式控制端都为低电平时,时钟输入禁」 寄存器 [ 作在保持模式下

198 功能表

|                  | 输入             |          |     |                                                  |            | 箱    | <u> </u>                        |         |
|------------------|----------------|----------|-----|--------------------------------------------------|------------|------|---------------------------------|---------|
| 滑除               | 模              | ļ        | of钟 | <del>                                     </del> | <u>iì:</u> | 3+1. | QA QB                           | OG OH   |
| <del>) , –</del> | S <sub>1</sub> | S-D<br>X | ×   | 노<br>X                                           | <u> 17</u> | AH   |                                 |         |
| н                | x              | x        | î   | ı x                                              | ĸ          | ×    | QA0 Q80                         | CO OHO  |
| н                | н              | н        | ,   | ×                                                | ×          | a h  | a b                             | g h     |
| н                | L              | н        | +   | ×                                                | н          | ×    | н оде                           | Qrn Qgn |
| ++               | ۱.             | н        | ,   | ( ×                                              | L          | ×    | L Q <sub>An</sub>               | OFn OGn |
| н                | ] н            | ٠.       | †   | +                                                | ×          | ×    | α <sub>Br</sub> α <sub>Cr</sub> | σн⊳ н   |
| ₩                | H              | · ·      | t   | L                                                | ×          | ×    | աթո աշո                         | Ωμդ և   |
| H                | L              | <u> </u> | X   | <u> </u>                                         | ×          | ) ×  | QAO QBO                         | ±00 €40 |

H 高电平 稳态), I=低电平 稳态), X=任意值

a h 分别为输入端A H的状态值

 $Q_{A3}$ , $Q_{B4}$   $Q_{C4}$   $Q_{C4}$   $\cong$  分别为  $Q_{A4}$   $Q_{B4}$   $Q_{C4}$  的。点态,即在指定稳定输入条件建立前的状态  $Q_{A4}$  ,  $Q_{B4}$  等。最近一个时钟脉冲上升沿到来前, $Q_{C4}$   $Q_{C4}$  的状态

图 B 59

<sup>\*=</sup>电平由低向高转换

#### SN54LS242, SN54LS243, SN74LS242, SN74LS243

四总线收发器

1985年4月 1988年3月修订

- 数据自线同为双向量电通信
- PNP 输入降低了 D 负载
- 输入端的磁带 典型值为400 m \ 提高了噪声容限

#### 说明

这种4数据线或发器用于数据单线间的异步双向 通信 SN741S用于驱动阻值下至 33 Ω的端接线

NN54系列是军用品、工作的温度范围为 55℃ 125℃ 前 NN74 系列是民用品、 作的温度范围为 0 € 70 €


功能表:每个收发器

|     |          | // 0045  |         |
|-----|----------|----------|---------|
| ₫A8 | GBA      | 'LS242   | LS243   |
| L   | L        | Äθ       | АВ      |
| н   | <u> </u> | - B - A  | B ~ A   |
| н   |          | 隔离       | 陽網      |
| L   | н        | 锁存 A 和 B | 教存A 郡 B |

5N54L5242, SN64L8243 J 或w 封装 SN74LS242 SN74L6243 D 或 N 封装

| gав₫ <sup>⊊</sup> | <b>14</b> □vcc  |
|-------------------|-----------------|
| NC∐≥              | 13 ☐ GBA        |
| A1 📮3             | 12 <b>∤</b> DNC |
| A2 []4            | יפּבויי         |
| A3 🛚 5            | 10 ]3B2         |
| A4 ☐ 6            | аДвз            |
| GND∏ ≠            | 8 🕽 B4          |

\$N54L8242 \$N54L8243 . FK 封装



NC 无内部直接

输入和输出原理图




图 B 60

#### SM54LS245, SM74LS245

带有3态输出的八总线收发器 1976年10月 1988年3月修订

- 秋雨息线收发器,高集或度 20 引脚封装、 容输出直接驱动总线
- PNF 输入减小了总线上的 D も负载
- 总线输入端的磁構提高了噪声容限
- 典型传输延迟时 可为 8 ns 端口 对端口

| ● 类型      | <sub>οι</sub> ( 吸收电流 <i>,</i> | ₹ <sub>он</sub> ↓源电流 |
|-----------|-------------------------------|----------------------|
| SN54L5245 | 2 т. 1                        | 12 mA                |
| SN74LS245 | 24 mA                         | 15 m 4               |


#### 说明

此类八总线收发器用于数据总线可的异步双门 通信。哲制功能的实现使外部的时限要求最小化。


根据方向控制输入端(TIR 的逻辑状态不同,数据可由A总线向B总线传递, 也可由B总线内A总线传输 使能输入端 (, 可以禁止器件工作,从而将总线有效隔离

NS41-245是军用品、1 作的温度范围为-55℃ 125℃、而5N 741-5245 是民用品、下作的温度范围为 0℃~70℃


#### SN54LS245 J 或W 封装 SN74LS245 DW 或N 封装



#### 8N54L8245 FK 封装



#### 输入和输出原理图



功能表

| 使能<br>Ğ | 方向<br>控制 | 操作                         |
|---------|----------|----------------------------|
| ī       |          | B 的数据到 A 总线                |
|         | H        | B 的数据到 A 总线<br>A 的数据到 B 总线 |
| н       | ×        | 隔离                         |

升 高电平、I=低电平、X=1I意值

### SN54LS2850, SN74LS2058

带有3 态输出的4位双向移位寄存器 .976年10月 1988年3月修订

> J 或w 封装 D 或w 封装

- 15295B 吸收电流的能力是 TS295A 比 3 倍
- 申特基集件的晶体管
- 功耗低、典型值为81m以
- 新用于。

入位4 并行转换器

N 4 串行转换器

N 存储者存器

#### 说明


此类 权向移位寄存器有并人 1出、时钟 CLK ) 串行 SER ) 模式 ID、H 及输出控制 ()( 引脚 该寄存器有 3 种操作模式、分别为

**井行置数** 右移 方同为由 Q<sub>x</sub> 到 Q<sub>D</sub> 左移 方向为由 Q<sub>r</sub> 到 Q<sub>r</sub>

当模式控制输入输为高电平过,可实现并行置数 此时 输入数据送入相应触发器中 在时钟输入的负力定到 来后送到输出端。并行置数时,事行数据输入是禁止的

当输出控制端为高电平时,4个输出为标准逻辑电平值,用点驱动负载或数据总线。当输出控制端为低电平时输出被禁止,与时钟输出无关。此时输出为高阻态,既不能带动负载,也不能驱动数据总线,然而寄存器的时序操作并不受影响


SN54L5295B 是军用品, 1作的温度范围为 55℃ .25℃, 而SN74L5295B是民用品, 1作的温度范围为0℃ ~70℃




SN54LS2958

SN74L\$2958

SN-64L\$295B FK 封装



逻辑符号\*



\* 该符号依据 ANSI/IEEE 标准 91 1984 和 IF ( Pub. cation 6 7 12

图示引脚数是对D J \和W 封装而言的。

#### SN54390, SN54LS390, SN54393, SN54LS393, SN74390, SN74LS390, SN74393, SN74LS393


双 4 位译码及二进制计数器 1976年1月月,1988年3月修订

- 等吸 "内个前升 90/4、7.500 和 934、1593
- 1990 1990 1即 4 和 B 磁分子选入付 价脉中了) 题 三洲私方上初计数
- 395, 5495 有独立与钟的双417 进 制工数路
- 41 | 14 | 11 数据都有自转请零端
- 記し除低に数器刑装数を的 正类双44 十 数器分片提高 各硫氧炭。
- 無耳最大, 1数40至为35 MH₂
- 缓冲軸 3降低 , 集 も被換しよ可能性


#### 说明

此类电路包含8个主从触发器和 些附加 亚 「凡路」在一个钟装有实现。两个独立的4 17. 数器 390和 IN 390将两个 通制计数器 和两个五进制计数器个广在 起,可用其实疏 ·: 数区度为2 4, 5, 10, 20 25, 50 及 100 的计数 "将其连接力 五混合进制计数器 4. 独 的 进制电路可压于产生矩形波 1393 和 15393 包含两个独立的 4位 \_\_进制计数 器,每个计数器有 个清零端和 个时钟输入 端。每一个封装的点数谷量为256、所以多个 连接与55实现 N () 进制计数 390、18390、 393 私 2393都有并行输出[ 所有输入计数 频率的任 个分准皮都可作为系统时钟信号


54 和 54LS 系列是军用品。 作的温度范 围为 55℃ 125℃, n 74 和 74LS系列是民用 品、1年的温度范围 为0~70℃




SN54390, SN54LS390



5N54393 5N64L8393 J或 w 封装 SN74393 N 封装 D 或 N 封装 SN74LS393



FK 封装 SN54L5393



NC 无内部连接

# 附录 C IEEE 标准综述 (91-1984) 逻辑符号说明

F A Mann 半导体组

## 1.0 绪论

国际电工委员会(International Flectrotechn.cal Commiss.cn、IEC)开发了一套非常有效的符号系统,利用它可以明确地表示数字逻辑电路中输入与输出之间的关系 该系统的核心部分是相关性符号,将在第4节详细说明

美国在IEFE ANSI标准 ¥32 14 1973 中曾介绍了该系统的雏形。由于没有完全开发相关的标记法、它只是利用不同形状的图形来表示与、或、非这些基本的逻辑功能。

国际上,IEC技术委员会 TC 3的第二。作组将始于20世纪60年代中期的初期工作与1972年的出版物。出版号117 15)结合起来,出版了一份新的文件(出版号617-12),此后又做了一些修订和补充。与此类似,IEEE 委员会 SCC 11.9 也重新修订了出版物 IEEE Std 91 ANSI Y32.14,目前它的编号为IEEF Std 91-1984, IEFE 标准包含所有的 IEC 内容。Texas Instruments 公司参与了该项工作的组织和推广

下面对这一新的符号系统进行了简要的说明, 自地是更好地理解用于不同数据表中的符号, 并对逻辑图、功能图或功能表中的符号进行比较

## 2.0 符号组成

一个完整的符号通常自方框与多个定性符号组成 通常,方框不足以说明某个单元的功能,如图1,利用通用定性符号可确定该单元实现的逻辑功能。表1列出了新标准中定义的总定性符号输入线在方框图的左侧、输出线在方框图的右侧,但有时也会有例外,如图11所示,这时需要用箭头标明信号的流向




图 ) 符号组成

通常,单个单元的全部输出的内部逻辑状态相同,而内部逻辑状态是由该单元的功能确定的。 但也有例外,这时由关联的定性符号或单元内的标识符来指示。 各单元的方框可以彼此毗连,也可以嵌入 如果是后一种情况,则需要遵循下面的约定: 当方框上的公用线与信号流的方 。 致时,各单元间没有逻辑连接:如果公用线垂直于信号流的方向,则各单元间全少有一个逻辑连接 通过使用定性符号,可以确定单元间逻辑连接的数目,后面会讨论到这种情况 如果在公用线上没有特别说明,那就只有一个连接

如果电路中有一个或多个公共输入端,就需要使用公共控制模块。在IFC系统中,它的方框表示与众不同,如图2Fc小。如果没有相关,主释,公共控制模块的输入是该模块下面所有单元的公共输入




图 2 公共控制模块

由阵列中所有单元确定的输出为公共输出 如图 3 所示,公共输出单元的输出表示公共输出,它的顶端为两根线 此外,公共输出单元还可以有其他的输入。公共输出单元的功能必须由总定性符号说明。




图 3 公共输出单元

## 3.0 定性符号

## 3.1 总定性符号

表1所示是IEEE标准91所定义的总定性符号。这些定件符号通常位于方框的上部中心或几何中心,用以确定方框图所代表器件的基本功能

## 3.2 与输入和输出有关的定性符号

表2所示是与输入和输出有关的定性符号,除了逻辑极性和模拟信号的指示符外,大多数都是用户所熟悉的定性符号。过去的逻辑非符号表示外部输入0在内部取反为1,而内部的1态为有效


状态。逻辑也可用于逻辑图中、由于在正逻辑(I—H、0 ),和负逻辑(I=L、0-H)系统中、1和0所对应的电平状态不同、所以在确定1和0的对应状态时、必须事尤给定采用的逻辑系统。而目前在不同器件的数据表中都使用了逻辑极性指示符、其中的一角形极性符号表示外部输入的低电平状态在内部生业逻辑工厂有效状态;而在输出端、内部的逻辑工产生的是低电平输出。读图时要主意、在正逻辑或负逻辑系统中动态输入转换的有效方可及其相关的极性指示符。

| 表 1 | 总定性符 | 믄 |
|-----|------|---|
|     |      |   |

| 符号            | 说明                                    | CMOS 例子  | TTL 例子      |
|---------------|---------------------------------------|----------|-------------|
| 8             | 5、5、4、操作                              | 'HC00    | 557400      |
| -             | 戈 , 或或操作 一为了使输 , 有效、至少需要 个输入有效        | 'H( )_   | 53 74 12    |
|               | 异哎 为 使输出有效 有上只能有一个输入有效                | HC 86    | SN 7486     |
|               | 逻辑相等 所有输入状态必须相同                       | HC86     | 55 34180    |
| ?k            | zá 有偶数个输入有数                           | HC280    | 8574,80     |
| 2s + 1        | 必须有奇数 <sup>个</sup> 输入有效               | HC86     | NN74ALS86   |
|               | <b>个输入必须有效</b>                        | HCO-     | N 7404      |
| <b>▷</b> 蜮◁   | 输 1.容量大下标准容量的缓冲器或逻辑单元 符号指向为信与流可       | H( 240   | 55 745436   |
| П             | 施密特触发器、带有带点现象的逻辑单元                    | °HC 32   | SN741.818   |
| አ/ነ           | 编码器,译码器 Dre/BCD、BIN OUT、B.N/7-SEG 等等; | HC42     | NN 74LS 347 |
| MUX           | 8路转换器 数据选择器                           | H( -51   | SN 74-50    |
| ĐMUX 🕱 ĐX     | 数据分配器                                 | Ht 138   | N74138      |
| Σ             | 加法器                                   | HC 283   | SN74LS385   |
| F Q           | 减法器                                   | *        | SN74LS385   |
| CPG           | 超前进位发生器                               | 'HC .82  | \$574182    |
| π             | 乘法器                                   | *        | 5N7415384   |
| COMP          | 数值比较器                                 | H( 85    | 5N 74LS682  |
| ALl           | 算人逻辑单元                                | HC 181   | \$\74_538.  |
| <b>~</b>      | <b>叮軍</b> 复触发的单稳态触发器                  | HC123    | SN74L5422   |
| 150           | 口能 次触发的单稳态触发器                         | 'HC 221  | 85 4.21     |
| <del>رگ</del> | 多谐振荡器、图中的波形是可任选的                      | *        | SN741.8320  |
| Ϋ́C           | 同步启动多谐振荡器                             | *        | 5N74L5624   |
| G!            | 多塔振荡器、由结束脉冲停止 作                       | *        | *           |
| SRGm          | 移位寄存器、加一4.数                           | HC164    | 8N 4LS595   |
| CTRm          | 计数器, m- 位数、周期长度 2™                    | HC 590   | 55541 5590  |
| (TR DIVm      | 计数器,尚期长度 ო                            | HC160    | 5574,25668  |
| RCTRm         | 异步 脉动进位 / 计数器、周期长度 2"                 | 'HC4020  | *           |
| ROM           | 只读存储器                                 | *        | 5N 74 187   |
| RAM           | 随机介取卖 写存储器                            | ' JC .89 | 5574170     |
| FIFO          | 先进先出存储器                               | *        | SN 741.5222 |
| 1 0           | 加电复位逻辑单元                              | *        | 5N74A5877   |
| ]             | 加电量信逻辑单元                              | H( 7022  | 5N74AS871   |
| ф             | 非常复杂的功能;"黑箱子"符号                       | *        | 5N741.5608  |

<sup>\*</sup>TI公司的CMOS或TTL数据表中并没有全部使用这些定性符号。

逻辑单元间的内部连接可用表2中的符号表示。根据公共线两侧的定件符号可以确定每一个逻辑连接。当可能发生连接数目混淆时,可以使用一个内部连接符号




在单元阵列中, 如果所有单元的输入、输出定性符号都相同, 通常只在第一个单元上标出定性符号, 这样可以减少混乱、节省辨别时间、类似地, 如果有多个相同的大型单元, 每一个又可以分为许多个小单元, 那么这些大型单元就用一个完整的方框图表示

## 3.3 方框图内的符号

表 3 所示的是用于方框图内的一些符号 需要注意的是,集电极升路(漏极开路)、射极开路(源极开路)和 态输出的表示符号很特别 同时也可以看到,如果电路中没有特别的标注,则表示 EN (使能 输入会影响电路中的所有输出,对输入却没有作用 当使能输入只影响某些输出并/

或影响一个或多个输入时,就需要使用相关性符号(是4.9节)表中还列出了FN输入对不同类型输出的作用

#### 表 3 方框图内的符号



元其需要提上的是、D输入通常是指存储单元的数据输入。当内部为1 签时、D输入将存储单元制 中为1;而当内部为0 态时、D输入将存储单元复任为0

有关。进制组合符号将在第8部分详细讨论。输入基按照权值顺序排列、最低和最高有效位的 进制权值由值与数字表示。在一进制组合符号中、输入和输出量的权值用2的幂数表示、其余情况使用上进制数。输入社合生成内部数据、根据该数据可以实现数学功能或作为相关性符号的识别码(图 28) 在存储器 计址时会频繁使用二进制组合符号

又过来, 其笔组合符号也可用于输出。与输入类似, 按权输出, 输出为电路生成的内部数据。 根据IFC/IFFE标准, 方框条内还可以使用其电符号, 这里不再过多介绍。通常这些符号与算不运算有关, 不需加以说明

f方框图内由现非标准信息时,通常使用方括号将这些信息括起来

## 4.0 相关性符号

## 4.1 总说明

相关性符号是IEC符号系统中非常有用的工具,正是相关性符号将IEC符号与其他符号系统区别开来,使其更有效,更简洁。利用相关性符号可以了解输入和输出之间的关系,了解图中未回出的输入和输出及其内部连接。相关性符号所提供的信息是对定性符号的补充。

在相关性符号的协定中通常会使用"影响"和"受影响"这样的术语、当输入量的这种特性不明显时,可使用任何一种方便的方法来选择

到目前为止,已定义了11类相关性,在不同的II数据表中大量使用 x相关性主要用于CMOS电路中 下面各节依次列出了各类相关性。

## 4.2 G(与)相关性

两个信号之间的"与"关系通常用一个与门及其输入信号表示。1972年的IEC出版物和1973年的IEEE/ANSI标准规定了几种相关性符号来表示"与"关系。由于已经定义了其他上种形式的相关性符号,用于表示"与"相关性的符号目前减少到。种

图 4 中,输入 b 和输入 a 求与,而 b 的反码和输入 c 求与 符号内的字母 G 表示与关系,放置在输入 b 的位置 在 G 后放置设计者认为合适的数字(在这里使用的是 1,同时在每一个受影响的输入量后也要放置同样的数字 要注意输入 c 数字 1 上的横杠。




图4 输入量间的 G 相关性

图 5 中,输出变量 b 通过"与"关系会影响到输入 a。图中第二行的例子表示, b 的内部逻辑状态和 a 求与, 不受取反操作的影响, 即先求与, 再取反。图 6 所示是输入 a 与动态输入 b 相与

图6 带有动态输入的 G 相关性

G相关性的规则可以总结如下:

当Gm输入或输出、m是数字)的内部状态为1时,所有受Gm影响的输入和输出都为正常定义的内部逻辑状态;当Gm输入或输出为0态时,所有受Gm影响的输入和输出都为内部0态。

## 4.3 相关性符号应用的总规则

应用相关关系的规则和 G 相关性类似:

- 1 用相关字母(如,G表示"与")标出影响其他输入或输出的输入(或输出)量,在其后加上一个合适的识别数字;
- 2. 用同样的数字标记每一个受影响的输入和输出

如果是反变量影响输入或输出,那么就要在"受影响"输入或输出的识别数字上加一横杠(见图4)。

如果两个"影响"输入或输出的识别字母和数字相同、表示。者相或(见图7)

图 7 或"影响"输入

如果"受影响"输入或输出需要一个标注来指示其功能、如"D"),要在该标注前加上识别数字(见图 15)。

如果输入或输出受多个输入的影响,那么就要在"受影响"量的标注里标出每一个"影响"输入的识别数字,之间用逗号隔开。这些数字的次序与"影响"关系的顺序相同(见图 15)。


如果必须对指示"受影响"输入或输出功能的标注编号(如编码器的输出),为了避免表述不清,可使用另外一种字符来编号,如希腊字母(见图 8)。



图 8 替换数字

#### 4.4 V(或)相关性

用于指示"或"相关性医符号是字母"V" 见图 9,



当 Vm 输入或输出的内部状态为"1"时、折有受 Vm 影响的输入和输出都为内部"1'态;当 Vm 输入或输出的内部状态为"0"时、所有受 Vm 影响的输入和输出都为正常定义的内部状态。

## 4.5 N(取反)(异或)相关性

用于指示"取反"相关性的符号是字母"N"(见图 10 )。每一个受影响的输入或输出量与Nm输入或输出之间是异或关系

当Nm输入或输出为内部1态时、所有受Nm影响的输入和输出取反;当Nm输入或输出为0态时、所有受Nm影响的输入和输出都为下常定义的内部逻辑状态。




图 10 N(取反)(异或)相关性

## 4.6 Z(互连)相关性

用于指示"互连"相关性的符号是字母"Z"。

互连相关性用于表示输入、输出、内部输入和内部输出之间存在内部逻辑连接。

如果没有其他的相关性符号, Zm输入或输出的内部逻辑状态与受其影响的输入或输出变量的内部逻辑状态相同(见图 11)




图 11 乙(互连 相关性

## 4.7 X(传输)相关性

用于指示"传输"相关性的符号是字母"X"。

传输相关性用于表示"受影啊"输入/输出端间的受控双向连接(图12)




图 12 X(传输)相关性

当Xm输入或输出保持为内部 1 态, 所有受其影响的输入 - 输出 间是双向连接、且内部逻辑状态或模拟信号幅度相同, 而当 Xm 输入或输出为内部 0 态时, 这种连接不再存在。

尽管X相关性表示双向传输,但也可以改变这种特性。这与一根导线可以限制其只单向传送电流是类似的 如果是这种特殊应用,图 12,13 和 14 中的双向箭头要去掉。




图 14 模拟数据选择器(多路数据分配器/多路数据选择器)

## 4.8 C(控制)相关性

用于指示"控制"相关性的符号是字母"C"

控制输入端主要用于控制是否允许存储单元的数据 D, J, K, R或S, 输入。如果控制输入 有内部为1念:有效态,1既可以是静态值,也可以是动态值 如果是动态值、要标注动态输入符号,如图 15 的第 3 个例子所示。




图 15 し、控制)相关性

如果Cm輸入或輸出在內部为1态,受其影响的輸入端对单元的功能具有规定的作用,如輸入操作可以进行;而当Cm输入或输出在内部为0态时、受其影响的輸入端被禁止、对单元的功能没有作用

## 4.9 S(置位)和R(复位)相关性

用于指示"置位"相关性的符号是字母"S',用于指示"复位"相关性的符号是字母"R" 在双稳单元中,如果要求确定在输入组合为R S 1时的输出状态,就需要使用置位和复位相关性。在图 16 的例 1 中没有使用 S 或 R 相关性。

当 Sm 输入在内部为 1 态时,不管 R 输入的状态如何,受 Sm 影响的输出都会动作,动作的结果与 S=1,R =0 相同 见图 6 中的例 2 , 4 和 5

当 Rm 输入在内部为 1 态时、不管 S 输入的状态如何,受 Rm 影响的输出都会动作,动作的结果 与 S = 0, R = 1 相同。见图 16 中的例 3, 4 和 5。

当Sm或Rm输入在内部为0态时。对输出没有影响

注意例 4 和例 5 中的非互补输出方式,这是一种不稳态;在S=R-0时,为不可预知的稳定、互补输出




图 16 S(置位)和R(复位)相关性

## 4.10 EN(使能)相关性

用于指示"使能"相关性的符号是字母"EN"。

ENm输入与EN输入对输出有同样的作用(见31),但它只影响带有识别数字m的输出,同时它也会影响带有识别数字m的输入 而EN输入对所有的输出都有影响,却不影响输入。ENm输入对"受影响"输入的作用与Cm输入相同(见图17)。




图 17 EN ( 使能 , 相关性

如果 ENm输入在内部为一念、受其影响的输入对单元的功能具有规定的作用、受其影响的输出为已定义的内部逻辑状态、如输入和输出操作可以进行

写ENm输入在内部为0态时、受其影响的输入被禁止,对单元的功能没有作用,同时受其影响的输出也被禁止 集电极 / 路输出关闭, 态输出在内部为规定的逻辑状态,对外则呈现高阻态, 所有其他输出(如),推控输上 在内部为0态

## 4.11 M(模式)相关性

用于指示"模式"相关性的符号是字母"M"


模式相关性用于指示逻辑单元特殊输入和输出的作用,该作用取决于逻辑单元的工作模式如果某个输入或输出在不同的工作模式下作用不同,就要在该"受影响"输入或输出的标注中注明与"影响"输入Mm相同的识别数字,这些识别数字要注在圆括号内,相互之间用斜杠隔开(见图 22)

#### 4.11.1 M 相关性的"影响"输入

M相关性对输入的影响与互相关性相同 如果 Mm输入或输出在内部为1念,受其影响的输入 编对单元的功能具有规定的作用,如输入操作可以进行

当Mm输入或输出在内部为0态时,受其影响的输入端被禁止,对单元的功能没有作用 如果某个"受影响"输入有几个不同的标注集合,之间用"/"隔升,(如,C4/2 +/3+),那么任一个有Mm输入或输出识别数字的标注没有作用,可以忽略 它表示多功能输入端的某些功能不可以使用。

图 18 中的电路利用 b 和 c 输入控制 4 种 1 作模式 (0, 1, 2, 3), 在任何时候都有效。输入端 d, e 和 f 是 D 输入,由 a 输入端进行动态控制(时钟控制 / 输入端 e 和 f 的第 1 个识别数字 1 表示 e 和 f 输入只有在模式 1 中使能 并行加载 ), 而输入端 d 的第 1 个识别数字 2 表示 a 输入只有在模式 2 中使能 (串行加载 / 需要,主意的是、输入 a 有 下个作用: 它是数据输入的时钟控制端;模式 2 中 引起数据 看 移;模式 3 中 引起寄存器中的内容依次 递增



注意所有的操作都是同步的。

在模式0(b-0,c-0,因为输入都没有影响,所以输出保持现在的状态。

在模式 1 b=1, c=0, 通过 c 和 f 输入进行并行加载。 在模式 2 (b=0, c=1), 通过 d 输入进行移位和电行加载 在模式 3 b=c=1), 在每个时钟脉冲作用下加 1  $\pi$  数.

图 18 M(模式)相关件的"影响"输入

## 4.112 M相关性的"影响"输出

如果Mm输入或输出在内部为I态,受其影响的输出在内部为规定的逻辑状态,如输出操作可以进行。

当 Mm输入或输出在内部为 0 态时, 受其影响的输出端被禁止, 对单元的功能没有作用。如果某个"受影响"输出有几个不同的标注集合, 之间用"/"隔开(如 2, 4/3, 5), 只有那些含有 Mm输入或输出识别数字的标注集合才可以忽略。

图 19 所示的器件有两种输出方式: 念输出和集电极开路输出 输出方式是由输入端a确定的 ``fa的内部逻辑状态为1时、器件工作在模式1下、为 念输出, 'fa 0时, 器件工作在样式1下, 为集电极开路输出




图 19 由工作模式确定的输出类型

图 20 中,如果输入a在内部为1态,器件工作在模式1下,这时只有当寄存器中的内容为9时,输出 b 在内部才为1 因为输出端 b 位于公共控制模块内,只在模式1中起作用,所以在模式1以外的情况下没有定义它的功能




图 20 公共控制模块中的一个输出

图 21 中,如果输入a 在内部为1 念,器件工作在模式1 下,这时只有当寄存器中的内容为15 时,输出b 在内部才为1 如果输入a 在内部为0 态,当寄存器中的内容为0 时,输出 b 在内部为1




图 21 确定输出的功能

图 22 中,输入a和b为二进制的权,用以生成数字0,1,2和3,从而确定器件的工作模式




图 22 由模式影响的相关关系

输出 e 的标注集合表明,只有在模式 2 和 3 下,输出 e 才执行取反操作(当 c = 1 时); 在模式 0 和 1 下,输出为正常的规定状态,标注不起作用。输出 f 的标注集合表示,当模式为非 0 (即 工作模式为 1, 2 和 3) 时,输出 f 执行取反操作(当 c = 1 时); 在模式 0 下,输出为正常的规定状态在该例中, 4 与(1/2/3)4 等效。输出 g 有两个标注集合,第 1 个标注表示只有在模式 2 下,输出才执行取反操作(当 c = 1 时); 第 2 个标注表示只有在模式 3 下, g 与 a 才具有与相关性

上例中、模式 0 下所有的相关关系对输出都不起作用、所以 e, 1 和 g 的状态相同

## 4 12 A (地址)相关性

刊于指示"地上"相关性的符号是字母"A"

地址相关性在存储器中使用得很多,对于那些需要使用地址控制输入来选择多维阵列中某一特定部分的逻辑单元,采用地址相关性可以非常清楚地表示这种控制功能。在存储阵列中,这样一个特定的部分通常称为一个字。地址相关性的目的是为整个阵列提供一种符号表示。阵列的输入为阵列中所有被选中部分的相立单元所公用。而阵列输出是对被选中部分相应单元的所有输出求或

不受地划输入影响的输入对阵列的所有部分都具有正常规定的功能,而受地划输入影响的输入 只有在该部分被地址输入选中后,才具有正常规定的功能

地址输入的标注是由字母 A 加 识别数字构成的、它与由该地址选中的阵列部分具有对应关系。在逻辑符号的公共部分、受 Am 影响的输入和输出标注中只有字母 A、它代表了所有的识别数字、如特定部分的地址




图 23 A (地址)相关性

地址输入的识别数字与由这些输入所选中部分的地址相对应 由于在逻辑符号的公共部分不需要识别数字、由字母 A 来替代, 所以它们可以和其他相关输入(如G, V和 N等)的识别数字相同

为了实现独立且同时访问 4列的某些部分,采用了多个Am输入,那么标注中字母A就要更改为1A、2A、3A等由于它们访问的是阵列的同一部分,所以这些A输入的识别数字可能相同"HC170或 SN74LS170的逻辑符号就使用了这种表示方法。

图 24 是另外一种概念的图解。




图 24 利用带有 . 态输出的四透明锁存器组成 16 字×4 位随机存取存储器

表4是相关性符号小编

| 表 4 相 | 美性: | 符号小 | 络 |
|-------|-----|-----|---|
|-------|-----|-----|---|

| 相关性的类型              | 字母符号・    | "影响"输入为 1 态                 | "影响"输入为 0 态    |
|---------------------|----------|-----------------------------|----------------|
| 地址                  | 1        | 允许进行村。操作 电压选择               | 禁止相互操作 不进行地址选择 |
| F. 40.              | (        | 允许进行*1、操作                   | 禁止相 5操作        |
| 使能                  | FN       | 允许进行村 操作                    | <b>恭</b> 上输入   |
|                     |          |                             | 、<br>◇輸出 关闭    |
|                     |          |                             | 输上寸外呈现高阻态,内部逻辑 |
|                     |          |                             | 状态没有改变         |
|                     |          |                             | 其他输出在 内部为 1 态  |
| F.,                 | t .      | 允许进行和,操作                    | 受其影响的输入输出均为0念  |
| # T                 | M        | 飞口进行村、操作 模式选择)              | 禁止相応操作(不进行模式选择 |
| 取及 异或)              | N        | 复码状态                        | 没有作用           |
| 复化                  | R        | "妥影响"输出双作、动作的结果与N=0, R=1相同。 | 没有作用           |
| 置在                  | <b>\</b> | "受影响"喻中动作,动作的结果与5~1 R O相量   | 没有作用           |
| πķ                  | <b>\</b> | 受其影响创输入输出均为工态               | 允许执行相节操作       |
| 传输                  | X        | 存在双向仓接                      | <b>不存在双立连接</b> |
| <i>T</i> 7 <b>.</b> | 7        | 受其影响的输入输出均为1态               | 受其影响的输入输出均为0态  |

<sup>\*</sup>在"影响"输入 或 输出的字母符号后要加 识别数字 受其影响的输入 或输出 符号中也要用于同样的识别数字 在输入端符号中 如果玉N、B和N的后边没有识别数字、则表中的说明无效 人 此输入的作用在33节止有说明。

## 5.0 双稳元件

利用动态输入符号、延迟输出符号和柏关标注可以区分四种主要双稳元件,很简单地分清同步和异步输入(见图 25) 第1列所示的是4种元件的不同特点,而其余各列为例子




图 25 四种类型的双稳电路

透明锁存器有一个级操作控制输入端,只有C输入在内部为1态时,D输入才有效,此时输出会方刻响应。边占触发单元在C的有效转换时间从五,J,K,R或S输入端接收数据。脉冲触发单元要求在控制脉冲开始作用前已建立输入数据;只要C端为1态,输入数据必须保持,所以C输入是静态的,输出会延迟。直到C返司0态。数据锁存输出单元与脉冲触发单元类似,但有一点不同,当C给的有效变换后,数据输入被禁止,数据不需要保持,所以C输入是动态的。但输出包会延迟、直到C输入返回其初始外部状态。

观察图 25、同步输入和异步输入可以通过它们的相关标注相区分。同少输入的标 + 有 1D、1J, IK、IN和 IR、而异步输入的标: 有 S 和 R、与 C 输入 无关

#### 6.0 编码

名 26 7 示的是编码器或代码转换器的通用符号 X 私 Y 可以由其他适当的代码指示代替、分别用于表示输入和输出的信息



图 26 编码器的通用符号

关于代码转换的指示基于下列原则:

根据输入代码,输入量的内部逻辑状态确定内部值 根据输出代码的不同,由输出的内部逻辑状态复制该值

关于输入量内部逻辑状态和内部值之间的关系可用下列方法来表示:

- 1. 用数字对输入端进行标 E 在这种情况下,将所有内部逻辑状态为 I 的输入量按权相加,其和即为内部值;
- 2. 用输入代码的适当指示来代替 X. 并用与代码相应的字符来标注输入

关于内部值和输出量内部逻辑状态之间的关系可用下列方法来表示:

- 1.每 个输出用 个数字表来标注,这些数字表表示的是导致输出内部状态为1的内部值 数字表内的数字问用"/"隔开,如图 27 所示。如果用指示相关类型的字母代替 Y,也可使用如上所述的标注(参见第 7 部分)。如果连续范围内的内部值都可使输出在内部为1 态,那么就可以用两个数字来指示这一范围,这两个数字应分别是这一范围的起始和结束值。而两个数字间用 3 个黑点隔升(如,4..9~4/5/6/7/8/9)。
- 2. 用输出代码的适当指示来代替 1, 并用与代码相应的字符来标注输出 如图 28 所示 )。

此外,参考输入输出关系指示表,可以将多个通用符号一起使用 在PROM编程后,推荐使用这种符号表示







图 27 X/Y 代码转换器



| 功能表 |        |   |   |   |   |   |   |   |              |
|-----|--------|---|---|---|---|---|---|---|--------------|
|     | 输入 输 . |   |   |   |   |   |   |   |              |
| ¢   | Ь      |   | _ | • | h | 9 | f |   | _ <b>d</b> _ |
| 0   | 0      | 0 | ٥ | 0 | 0 | 0 | 0 | 0 | 0            |
| 0   | 0      | 1 | 0 | 0 | Ð | 0 | 0 | G | 1            |
| 0   | t      | 0 | 0 | 0 | ۵ | G | 0 | 1 | Q            |
| ٥   | 1      | 1 | O | 0 | 0 | Q | 1 | 0 | 0            |
| 1   | 0      | 0 | 0 | 0 | 0 | ī | 0 | 0 | O            |
| 1   | 0      | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0            |
| *   | 1      | 0 | 0 | 1 | 0 | 0 | 0 | 0 | O            |
| 1   | 1      | 1 | 1 | 0 | 0 | 0 | 0 | 0 | ٥            |

## 7.0 使用编码器生成"影响"输入

如果相关标注中的"影响"输入是由对某些输入信号进行译码而得到的,在这种情况下,可将编码器符号作为嵌套符号 如图 29 所示)




图 29 生成不同类型的相关性

如果由编码器生成的所有"影响"输入类型相同,并且它们的识别数字标注在编码器的输出端,这时可用指示相关性类型的字母来取代Y(定性符号 X/Y 中的 Y),同时"影响"输入的指示符可以省略(见图 30)。




图 30 牛成一种类型的相关性

## 8.0 使用二进制组生成"影响"输入

如果由编码器生成的所有"影响"输入类型相同,识别数字连续三不写要与编码器输出端的数字相对应,这时可使用三进制组符号。 k根外部连线可生成 2\* 个有效内部输入,将这些输入用大括号括起来,括号后紧跟着相关类型的字母表示及m1/m2,其中m1指的是最小的识别数字,而m2表示最大的识别数字,如图 31 所示。




图 31 使用 进制组符号

## 9.0 输入标注的顺序

如果某个"受影响"输入具有单 功能,该功能的定性符号前面应是与"影响"输入相对应的标注,标注的次序与"影响"输入的效能有关 分别考虑这些"影响"输入,如果某 "影响"输入的逻辑状态会影响到"受影响"输入,使其对逻辑单元的作用消失,而与其他"影响"输入无关,就应将它的标注排列在前面。

如果某一输入有多种不同的功能或有几个不同的"影响"输入集合,那么不同的标注间用"/"隔升(见图 32 / 如果某个输入的某个功能未在图中标注出,那么就要在第一个标注前加上"/"




图 32 输入标注

如果一个组合单元的所有输入都禁用(因此对该单元的功能不起作用),那么该单元输出的内部逻辑状态就不能根据逻辑符号来确定;如果一个顺序单元的所有输入都禁用,那么该单元的内容不会改变,且输出保持原来的内部逻辑状态。

使用代数方法可以对标注进行分解(见图 33)。




图 33 分解输入标注

#### 10.0 输出标注的顺序

如果输出有多个不同的标注,按如下顺序排列。

- 1 如果有廷迟输出符号、则应放在前面 如果需要,可在其前面加上的应用输入的指示
- 2 该下来是指示输,量内部逻辑状态变化的标注,其从左至右的次享与它们的作用次序相 对应
- 3. 最后是指小输出对输入及其他输出作用的标注

如果需要应用开路或一态输出符号, 应把其放置在图形符号的外围线以内, 与输出线相邻( g), 图 34 所示




图 34 三杰符号的放置

如果某个输出需要多个不同的标注集合来表示不同的功能,这些标注集合可在不同的输出线上标出,但在边框外这些输出线应连接在一起。但是,在某些情况下这种标注方法不合适,这时可采用图 35 所示的方法,将标注集合放置在一起,之间用"/"隔开。

图 35 输出标注

如果标注集合中两个相邻的识别数字之间未用非数字字符隔开,则需用逗号分隔。

如果输出端某个没有"、"的标注集合内含有Mm输入的识别数字,而Mm输入的内部逻辑状态为0,则该标注集合对输出没有作用

标注可利用代数方法进行分解(见图 36)。




图 36 输出标注的分解

# 附录 D 部分 J 题答案1

## 第2章 计数系统与编码

## 复习题答案

## 22节

|                   | 7 720                      |
|-------------------|----------------------------|
| A 村               | i 238 <sub>n</sub>         |
| B 计数减             | M 3.75                     |
| C. 1000,          | $N_{\parallel}100_{\odot}$ |
| D 基数相乘法或加权求和法     | 0 1010                     |
| L. 255            | P 1111 <sub>2</sub>        |
| Fil数器产生的最大状态数     | Q 10000 <sub>2</sub>       |
| t, 5 <sub>0</sub> | R 10100 <sub>2</sub>       |
| Н. 15 то          | S. 10001100 <sub>c</sub>   |
| I 13 o            | T 101110111 <sub>2</sub>   |
| J. 84             | τ 10111.1001,              |
| K 33,0            | V 1100 011 <sub>2</sub>    |

#### 2.3

K 33 ,

C 202, o.

D. 258<sub>.0</sub>

| 2.3 节                |                         |
|----------------------|-------------------------|
| A. 8                 | J 144 <sub>8</sub>      |
| В 20 <sub>-я</sub>   | K 513 <sub>8</sub>      |
| C 15 0               | L 145 <sub>8</sub>      |
| D. 22                | M. 1000 <sub>2</sub>    |
| E 64 <sub>10</sub>   | N 11010,                |
| F. 375 <sub>0</sub>  | O. 1100i11 <sub>c</sub> |
| G. 681 <sub>.0</sub> | P 567 <sub>(8)</sub>    |
| H 12 <sub>R</sub>    | Q 1 520 <sub>8</sub>    |
| J. 32,8              | R. 13.4 <sub>3</sub>    |
| 24节                  |                         |
| A. 200 <sub>16</sub> | E. 2 998 .o             |
| B. 1FE ,6            | F 4773 o                |
|                      |                         |

G 111 6

H. 1CE 6

① 为了保持 致,答案中的图号与各章的图号是连续的。

1. 2A9

J 3F8( \_

K 11010,

I 10101100:1,

M. 11111111111,

## 25节

4. 容易辨认

容易编码

容易译码

B. 需要更多的位数和存储空间

肖耗更多的能量

更低的效率

在算术运算中需要附加电路

## 2.6 节

A 减小误差

B 辯

C 0111,

## 27节

A. 0111 1100 $_{\infty 3}$ 

B. 0100 1011 1011 351

## 阶段性练习答案

### 2.1 节~ 2.4 节

1 b

2. 6

3. c

4. d

5. в

J. D

6. d

7. a

8. b

9. c

10. c

11. 10101<sub>c2,</sub>

12 101110,

13. 111111010

14. 1101001,

N. 11001110110010.

O. IAL a

P. 1EBD .6

Q 11 6

R. 184

C. 0010 1001 <sub>BCs</sub>.

D 0001 0010 0100 0110<sub>Bs,b</sub>

E 78

F. 237

D. 10110101<sub>c</sub>

E. 1001,

F. 1101 1011<sub>2</sub>

C. 93

D. 美国标准信息交换码

15.23

16 43 100

17. 31 .00

18, 501

19 85 <sub>.m</sub>

20 475 10

21.111111111101<sub>c</sub>

22, 950 <sub>10)</sub>

23. FF 6

24. 1666<sub>m</sub>

25. 653<sub>(8)</sub>

**26.** 0 656 25 <sub>.0</sub>

27. 0.44

28 26 4

## 25节~27节

- 1 h
- 2. c
- ₹ b
- 4. €
- 5 b
- 6 a
- 7 Ъ
- 8. d
- 9 a

- 10 d
- 11 c
- 12 b
- 13-ь
- 14. c
- 15 d
- 16 d
- 17 a
- 18 d

## 第3章 逻辑门

## 复习题答案

#### 3.1节

- A. 见图 3 1 a)
- B. 只要有一个输入为0,输出就为0。
- C. 逻辑 1
- D. 逻辑 0-
- E. 见图 376

|   | 箱 | 輸出 |    |     |
|---|---|----|----|-----|
| A | В | C  | D  | Y   |
| 0 | 0 | 0  | 0  | 0   |
| 0 | 0 | 0  | 1  | 1 0 |
| 0 | ) | 1  | 0  | 0   |
| 0 | 0 | 1  | 1  | 0   |
| 0 | 1 | 0  | 0  | 0   |
| 0 | 1 | 0  | ì  | 0   |
| 0 | 1 | ı  | 0  | 0   |
| 0 | 1 | 1  | 1  | 0   |
| 1 | 0 | 0  | 0  | (0) |
| 1 | 0 | 0  | 1  | 0   |
| 1 | 0 | 1  | 0  | 0   |
| 1 | 0 | î  | 1  | 0   |
| 1 | 1 | 0  | 0  | 0   |
| 1 | 1 | 0  | 1  | 0   |
| 1 |   | 1  | 0  | 0   |
| 1 | 1 | 1  | 1_ | 1   |

图 3.76

## 3.2 节

- A 见图 3 4(a)和(b)。
- B 只要有一个输入为1,输出就为1.
- C 逻辑 0。
- D. 逻辑 1。
- E. 见图 3.4(c)和(d)。

## 3.3节

- A. 见图 3.7(a)。
- B. 见图 3.7(c)。
- C. 上划线表明变量被反相。
- D. 处于有效电平的信号。
- L. 低电平有效

### 34节

A 将"任何一个"变为"所有"、并将输入和输出的逻辑电平反相

- B. <1
- 1 10
- D 所有输入为1,输出才为
- F 心图 3 77

| В | C     | Y                                       | Z                                                |
|---|-------|-----------------------------------------|--------------------------------------------------|
| ) | 0     | ı                                       | ı                                                |
| O | ı     | 0                                       | 1                                                |
| 1 | 0 {   | O                                       | l į                                              |
| t | 1     |                                         | 0                                                |
| 0 | 0     | J                                       |                                                  |
| O |       |                                         | Ü                                                |
|   | 0     | 0                                       | i                                                |
|   | 1     | - 1                                     | 0                                                |
|   | 0 0 0 | 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 | 1 0 C<br>0 I 0<br>1 0 0<br>1 0 0<br>0 J<br>0 0 J |

图 3 77

### 35节

- 1 尼图 3 15 a)
- B. 短逻辑为"所有输入为0、输出才为1", 短逻辑为"所有输入为1、输出才为0"
- 6. 逻辑 1
- D 逻辑 ()
- E 见图 3 78.

|   | 输入    |   |   | 輸出  |
|---|-------|---|---|-----|
|   | A B C |   |   | Y   |
| r | 0     | 0 | 0 |     |
|   | 0     | ) | ì |     |
|   | 0     | 1 | 0 |     |
| J | 0     |   | 1 | _   |
| ì |       | 0 | 0 | 1 1 |
| L |       | 0 | 1 | i   |
| 1 |       | 1 | 0 | 1   |
|   |       | 1 | 1 | 0   |

或

|    | 输力    | 输出 |   |
|----|-------|----|---|
| A  | A B C |    | Y |
| Н  | Н     | Н  | L |
| I. | Х     | Х  | H |
| X  | L     | X  | H |
| λ  | X     | L  | H |

图 378


#### 3.6 节

- A. 见图 3.19(a 和(b)。
- B. 短逻辑为"只要有一个输入为1,输出就为0"。短逻辑为"所有输入为0,输出才为!"
- C. 逻辑 ()
- D. 逻辑 1.
- E. 逻辑 0

#### 37节


A 输入变化时,逻辑门的 L作过程。

- B. 尼图 3 79
- 6 先图380
- D. 尼图 3.81
- L 图 3 36a 中,禁止信号 逻辑 0,使能信号 逻辑 1 图 3 36a 中,禁止信号 | 逻辑 0,使能信号 - 逻辑 1 图 3.36cc中,禁止信号 - 逻辑 1,使能信号 | 逻辑 0 图 3 36c 中,禁上信号 - 逻辑 1,使能信号 | 逻辑 0



## 3.8节

- A +5 V
- B 0~04 V
- C. 2.4~5 V
- D. 高集成度, 低功耗
- E. 开路输入
- F 是
- G. 不是
- H 是
- ... 不是, 髙电平将禁止该逻辑门
- .. 是



### 3.9节

- A. 故障诊断, 确定一条导线或芯片上的输入/输出引脚是否为低电平、高电平、脉冲或死机了 B. 逻辑 1。
- C. 脉冲/变化电平。
- D. 向一个数字电路或芯片中注入逻辑脉冲。

- E 1 输出引脚在内部被短接到地
  - 2) 逻辑目输出端到负载之间的连线短路接地
  - (3) 负载逻辑门的输入引脚被短接到地
- $F. \oplus 輸出引脚在内部被短接到<math>V_{\alpha}$ 。
  - (2) 逻辑目输出端到负载之间的连接短接到 1
  - 、3 引脚 2 在内部处于悬空状态
- 6 无错误,干常运行

## 3.10 节

- A 使能该逻辑门。
- B 如果第一个或非 ]的 MEMR 断开, 悬空输入将使该逻辑门的输出 直处于低电平 由于第二个或非门的输入总是为低电平, 其输出将保持为高电平 如果给收发器的 DIR 引脚加上逻辑 1 信号, 数据就只能从右向左传输 因此,就不能对 ROM 进行读操作,这将使计算机无法运行

## 阶段性练习答案

| 3.1 节~3.3 节   |             |       |
|---------------|-------------|-------|
| l b           | <b>6.</b> d | 11 a  |
| 2. c          | 7. b        | 12. a |
| 3 a           | 8. a        | 13 c  |
| 4. a          | 9 a         | 14 b  |
| 5 b           | 10. d       | 15. a |
| 3 4 节 ~ 3.6 节 |             |       |
| l. a          | 5 a         | 9 a   |
| <b>2.</b> c   | <b>6</b> d  | 10. b |
| 3 c           | 7 с         |       |
| 4 d           | 8 b         |       |
| 3.7节          |             |       |
| l a           | 5. a        | 9 а   |
| 2 b           | 6 Ь         | 10 a  |
| 3. a          | 7 a         |       |
| 4. b          | 8 Ь         |       |
| 3.8节~3.9节     |             |       |
| 1 n           | 5. b        | 9. d  |
| 2 a           | б. а        | 10 e  |
| 3. b          | 7 Ь         |       |
| 4. d          | 8. a        |       |

## 第4章 布尔代数与逻辑电路

## 复习题答案

#### 4 1 节

- $A, A \times B, A \cdot B, AB$
- B. AB
- ( A + B
- D 4B
- E A + B
- F. 高电平
- G. 低电 F
- 且 到 从逻辑 ]或电路的低电平和高电平输入 输出。
- 1 布尔表达式中国在两个或更多个变量上的横线

#### 42节

- A All
- B. 错
- C. 对
- D对
- F. 错

- F. XJ
- $G \vec{x}$
- 11. 31
- J. 错

#### 4.3 节

- A. 対
- B. 对
- C错

- D ABC = A + B + C
- E X + Y = XY

#### 4.4 节


- A. 错
- B. **X**†
- C. X1

- D A + B
  - $\mathbf{E} AB$
  - F ABCD

#### 45节

- A. 见图 4.28 和图 4 30。
- B. (1) A + B
  - (2) AB
  - (3) A + B
  - (4) AB
  - (5) A + B
  - (6) AB
- C. 用摩根定理断开联结符号并改变逻辑运算符、或使用其逆定理。如果写在复习题(b)中的表达式是正确的、可以证明其等价性。

- D 当 A 和 B 为高电平或 6 和 D 为高电平时、电路的输出 为高电平: 1B + CD
- L "有4或B对高电平、C或D为高电平时、电路的输出为高电平: AC+AD+BC+BD
- $\mathbf{F}$  当F 为高电平或 A 或 B 或  $\ell$  或 D 为高电平时,电路的输出为高电平; A + B + C + D + E
- 6 10 18 4 105



### 4.6节

- A. AB + AB + AB A + B
- B = ABC + ABC + ABC = AC + ABC
- C ABC + ABC + ABC + ABC AC + AC
- D ABC + ABC + ABC + ABC = AC + AC
- E. ABC + ABC (A + B + C) A + B + C

**注意**:第一个表达式写成 SOP 表达式形式,其中的联结符号表示低电平输出第一个表达式写成 POS 表达式形式 这两个表达式是等价的


F(A+B(A+B)

### 47节

- A. AB
- B A + B
- 6.1
- D B + AC
- $E. BC + BC + AB \not\otimes BC + BC + AC$
- F 1
- GX+Y+Z
- H. AB + C + D


### 4.8 劳

- A 见图 454。注意: 卡诺图中标在每个方块中的变量不必画出。
- B. 见图 459
- C. 见图 4 106。
- D. 见图 4 107



## 4.9 节

- A 见图 493
- B. 见图 4.93
- (. 见图 4 108
- D. 见图 4.109



# 阶段性练习答案

## 4.1 节 ~ 4.3 节

- 1 e
- 2. a
- 3 a
- 4, a
- 5. b
- 6 a
- 7 b
- 8. a

- 9. d
- 10 d
- 11 e
- 12/c
- 13. b 14 a
- 15. a
- 16 c

# 44节~4.6节

- 1 **a**
- 2 b
- 3 a
- 4. a
- 5. b
- 6. a
- 7. c
- 8. g, h, e,f

- 9 c
- 10. a
- 11. d
- 12. c
- 13 d
- 14 b
- 15. b

## 47节~48节

- 1 + A + B + C
- 2 A + BC
- 3. 1
- 4 AB + BC
- 5 Y+Z
- 6 }
- 7. A + B + C
- 8. X + Y + Z
- 9. AB + AC

### 49节~4.10节

- 1 b
- 2 d
- 3 d
- 4. c
- 5. a

### 10. ABC + AE

- 11. BC + AB
- 12 AC + BC
- 13.B + AC
- 14. ABD + ABC
- 15. 4
- 16 C
- 17 AC + BC
- 18.BD + ABC

# 第5章 组合逻辑电路

## 复习题答案

### 5.1 节

A. 见图 5.2(b)。

| B. A        | В      | Y        |
|-------------|--------|----------|
| 0           | 0      | 0        |
| 0           | 1      | 1        |
| t           | 0      | i        |
| 1           | 1      | 0        |
| ~           | _      |          |
| C. A        | В      | Y        |
| C. <u>A</u> | 0<br>B | <u>r</u> |
|             |        |          |
| 0           | 0      | 1        |
| 0           | 0      | 1<br>0   |

D 
$$\overline{A + C + \overline{A} + \overline{C}}$$
 -  
 $(A + C)(\overline{A} + \overline{C}) =$   
 $AA + A\overline{C} + \overline{AC} + C\overline{C} -$   
 $0 + A\overline{C} + AC + 0 -$   
 $AC + AC$ 

E. X-OR

AC + ĀC □ 可或函数

 $G = AC + \overline{AC}$  可或门  $A\overline{C} + \overline{AC} = 带非门的同或门 <math>A\overline{C} + \overline{AC} = \overline{C}$  是或函数

#### 5.2 节

A (1) 1

 $(2 \ 0)$ 

3) 1

(4 J

 $B_{-1}(1) 0$ 

(2) 1

(3) 0

4) [

#### 5.3 节

- A 见图 5 26(a)
- B 史密特触发输入电路将慢变输入信号转变为快变的, 无抖动的矩形或直角波形输出信号。

### 5.4 节

 $A. SA_0 + SA$  $SB_0 + SB$ 

B, A = 0, B = 1

- C. 选择数据
- D. 分配数据

#### 55节

- A. 四位 进制加计数模式
- B. BCD 减计数模式
- C 在计数终值时, Carry Out 不能变为有效信号(低电平)。
- $\mathbf{D} F_{A}(1111_{c})$
- E. 无; 与非门#1 的输出是有效的, 但是没有使用。
- F ROM 芯片#3,
- G 无; 所有的编码逻辑门都被禁止了。
- H. 当被使能时,允许数据在一个方向上或另一个方向上运动的发送器/接收器电路。
- I. MEMR = 0,  $IOR \sim 1$ MEMW = 1, IOW = 1

#### 5.6 节

- A. 正常运行、 $C_{\text{max}}$  在计数值为 0000 时变为有效电平。
- B. 在计数终值时, $C_{\text{out}}$ 不会变为低电平。

9. d

10 a

11. a

12. b

13 a

14 a

15. a

- C BCD 加计数
- D. 正常运行、Com 在计数值为 1001 时变为有效电平。
- E. C. 在全部奇计数值和计数终值时变为有效的低电平。

## 阶段性练习答案

### 51节-52节

1 d 2 c 3. e **4**. d 5. a 6 h 7 a

## 53

8. b

| 3 节 ~ 5.6 节 |       |
|-------------|-------|
| 1. d        | 8. c  |
| 2 d         | 9 a   |
| 3 c         | 10 a  |
| 4. a        | 11. d |
| 5 в         | 12 b  |
| 6. a        | 13. d |
| 7. c        | 14. Ь |

# 第6章 锁存器和触发器电路

## 复习题答案

### 6.1 节

- A. Q = 0
- B. 错
- C. 与非门
- D. SET = 0
  - CLR 1
- E 对

### 62节

- A. 低电平(0)
- B. 对
- C或非门

- D SET = 1
  - CLR = 0
- **L RETAIN**

|   | A   | 1   | 0   | O  | INV ALID |
|---|-----|-----|-----|----|----------|
|   | I   | I   | NC. | N( | RETAIN   |
|   | I   | A   | (   |    | CLEAR    |
|   | 1   | I   | 1   | 0  | SET      |
| F | SET | CLR | Q   | Q. | 状态       |

### 6.3 节

- A. 同步
- B 高电平
- し。髙电平
- D 低电平
- E 村

### 6.4 节

- A 脉冲
- B. 边沿
- C 边沿触发
- D. 对
- E. 错
- F. 对
- G. 错
- H. 翻转
- 1. 对

### 6.5 节

- A J K 触发器
- B. SET
- C SET
- D CLEAR
- E CLEAR
- F 保持前一个状态
- G. TOGGLE
- H RETAIN
- I. INVALID
- J. 正边沿触发

### 66节

- A. 主 从
- B. 对

18.b

- C. CLEAR 状态 (主触发器处于SET 状态,但是从触发器仍然处于CLEAR 状态
- D SET
- E. 具有数据封锁功能的 E从触发器

### 6.7节

- A. 时序逻辑电路
- B 寄存器是一组用于传输或存储数据的锁存器或触发器
- C. 0011 (  $Q_1 \sim Q_0$  )
- D. 模或 MOD
- E 1111<sub>2</sub> 15<sub>.0</sub>

### 6.8 节

- A. V<sub>cc</sub> 和接地线
- B. 村
- $C_2$
- D. 对

## 阶段性练习答案

### 6.1 节~6.3 节

| 1. | h | 10. Ь |
|----|---|-------|
| 2  | а | 11 c  |
| 3. | а | 12. d |
| 4  | а | 13 d  |
| 5. | b | 14. b |
| 6. | b | 15. c |
| 7. | d | 16 b  |
| 8. | r | 17. a |

### 6.4节~6.6节

9. a

| 1. | c | 11. a |
|----|---|-------|
| 2. | b | 12. b |
| 3. | e | 13. b |
| 4. | а | 14. a |
| 5. | a | 15. b |
| 6. | b | 16. d |
| 7. | ď | 17. c |
| 8. | b | 18. ь |
| 9. | a | 19. а |
| 10 | а | 20. b |

### 75节

BxJ

C. 10. LOAD - 0.1

110 - t

111 : t,

 $000 - t_x$ 

 $001 - t_a$ 

 $010 - t_5$ 

D 如图7 149 所示

L 如图 7.150 所示

F 女图 7.151 所示

注意: 左边计数器的 RCO 输出可以与第二个计数器的 FNP 相接,而 ENT 接高电平 另一种连接方式是去掉与非门、预置0110、将每一个 RCO 通过反相器连回到 LOAD 输入端、如图 7.56 所示





图 7 150



例7[5]

G. LOAD = 
$$1$$
  
CTFN =  $0$ 

D/U = 1

(1K - 町钟

H. 高电平有效

I = 1001

J. PE = 0

BIN/DECADE = 1

UP/DN = 0

Clock 封钟

### 7.7节

- A. 混合计数器可以产生对称输出
- B. 对
- C. 如图 7.152 所示
- D. 如图 7 153 所示






图 7.152




## 78节

- A 芍
- B. 低电平
- C = V
- D 如图 7 154 所示。
- E. 高电平
- F. 如图 7 155 所办。
- G 低电平



## 7.9 节

- A. 环形计数器
- B. 是
- C. 不是
- D. 如图 7 156 所示。
- E 111
- F. 模 6



а b с b с b

# 阶段性练习答案

## 7.1节~7.2节

| t) ~ 1.2. li |     |
|--------------|-----|
| b            | 9   |
| 2. a         | 10  |
| 3. d         | 11. |
| 4. b         | 12. |
| 5. a         | 13. |
| 6. c         | 14  |
| 7. d         | 15  |
| 8. c         | 16  |
|              |     |

## 7.3节~7.5节

#### 77节~79节

| .7节~7.9节 |       |
|----------|-------|
| 1. c     | 9. a  |
| 2. d     | .0. b |
| 3. a     | .1. a |
| 4 d      | 12. b |
| 5 b      | 13. b |
| 6. c     | 14. b |
| 7. a     | 15 c  |
| 8. c     |       |

# 第8章 寄存器

## 复习题答案

## 81节

- A. 寄存器是 组用于传输、存储或移动数据的锁存器或触发器
- B 事行人/事行出, 事行人 并行出
- C. 8
- D 8
- Ł. XJ
- F. 16 位移位寄存器

## 8.2 节

- A. 并行人,串行出,并行人 并行出
- B. 1
- C. 销
- D. 对
- E 対

### 8.3节

- A. 错
- B对
- C. 对
- D. 0010
- F. 乘法
- E. 模4
- G 2
- H. 右移

### 8.4 节

A.

#### 观察到的结果

| $Q_A$           | $Q_B$ | $Q_c$ | $Q_{o}$ |                       |
|-----------------|-------|-------|---------|-----------------------|
| $\frac{Q_A}{0}$ | 0     | 0     | 1       | <b>t</b> <sub>1</sub> |
| 0               | 0     | 1     | 1       | $t_2$                 |
| 0               | 1     | 1     | 0       | t,                    |
| 1               | 1     | 0     | 0       | <i>t</i> <sub>4</sub> |
| 1               | 0     | 0     | 0       | t,                    |
| 0               | 0     | 0     | ì       | t <sub>6</sub>        |
| 0               | 0     | 1     | 1       | t,                    |
| 0               | 1     | 1     | 0       | t <sub>s</sub>        |

| B.    | 观     | 察到的结              | 果     |                       |
|-------|-------|-------------------|-------|-----------------------|
| $Q_A$ | $Q_B$ | $Q_{\mathcal{C}}$ | $Q_D$ | _                     |
| 0     | 0     | 0                 | 0     | CIR                   |
| 1     | ()    | 0                 | 1     | t                     |
| 1     | 0     | 1                 | 0     | t <sub>2</sub>        |
|       |       | Ü                 | 0     | <b>L</b> <sub>1</sub> |
| 1     | 0     | O                 | 0     | <b>t</b> <sub>4</sub> |
| 1     | 0     | ()                | 1     | $t_{\varsigma}$       |

C. 将与门隔离或将与",的输出与 D 触发器的数据输入端断开

D 对

## 阶段性练习答案

8.1节~82节

1 a

2 0

3 c

4. a

5 b

6. a

7 h

8. c

9. d

10. d

....

11 e

12 b

8.3节~8.4节

1 - Б

2 d

3. b

4 а

5. b

6. c

7 в

8 c

9. a

10. a

# 第9章 数字运算与电路

## 复习题答案

9.1 节

A.(1) 8

(2)4

(3)0

(4)71

(5)208

B.(1)9

(2)5

```
(3) L
  (4)72
  (5)209
C.(1) 1100
  2 0111
  3 00111011
  (4 10110111
D.(1 1101
  (2) 1000
  (3) 00111100
  (4) 10111000
F (1) 1011
  (2) 1111
  (3) 11000
  (4) 10100
  5 11011000
F. 1) 1010
              -0010 = 1101 <sub>. 18</sub>
     -0010
                      <u>+ 1</u>
                      1110 442
               1010
             + 1110
            ① 1000
             ┶ 结果为止
(2) 1111
           -0111 · 1000 🙀
  -0010
                    1001 🦡 ,
             .111
           +1001
          ① 1000
           └➤ 结果为 ト
(3) 0101
           -0100 = 1011 **
  -0100
                    <u>+ 1</u>
                    1100 模:
             0101
            +1100
           (1) DOXI
            ▶ 结果为正
```

$$\begin{array}{cccc} (5) \ 0100 & 0101_{(BCL)} \\ +0011 & 0110_{(BCL)} \\ 0111 & 1011 \\ +1 & 0110 \\ 1000 & 0001_{BCD} & 81_{10} \end{array}$$

(2) 
$$1100_{xss}$$

(3) 0110 
$$1011_{003}$$

### 9.3节

$$A. \sum_{3} \sim \sum_{0} 0001$$

$$C_4 = 1$$

B 
$$\Sigma_{3} \sim \Sigma_{0} = 1110$$

$$C_4 = 1$$

C. 
$$\sum_{7} \sim \sum_{9} = 0000 \ 1101$$

低 ·级加法器的 
$$C_4$$
 - 0

高 级加法器的 
$$C_4 = 1$$

D. 
$$\sum_{3} \sim \sum_{0} = 0010$$

$$C_4 = 1$$

$$E \sum_{n} \sum_{0} = 1010$$

$$C_{a} = 1$$

### 9.4 节

A. 
$$\Sigma_3 \sim \Sigma_0 = 1000$$

$$C_{ota} = 0$$

B. 
$$\Sigma_{3} \sim \Sigma_{0} = 0.010$$

$$C_{out} = 1$$

A 
$$\sum_{3} - \sum_{0} = 0111$$

$$C_{\text{out}} = 1$$

### 95节

- 1. 加、减、乘、除、增加、减少、比较、加倍
- B NOT, AND, OR, NAND, NOR, X OR, X NOR
- $C = F \sim F_1 = 1010 = A$

- D F -F = 100. = 4減1
  - C. 4=0 进位为1 结果为E)
- E F,~F 1000 AB
- $F_{s} \sim F_{c} = 0001 A + B$

## 阶段性练习答案

### 91节~9.2节

- ı a 7
  - b 89
  - c 33
  - d. 617
- 2 a 7
  - b 88
  - c 52
  - d 841
- 3. a 10
  - b 0110
  - c 01111000
  - d. 11001100
- 4. a. 1101
  - b. 0001
  - c. 01110011
  - d. 10100100
- 5 a. 10000
  - b. 1010
  - c. 11110
  - d. 100:11111

6.

1000

■結果カレ

0101

得到答案

+ 1000

⑨ 1101 ➡ 求模 2 补码

. 1011

H00(I)-

## 9.3节~9.5节

1 a
2 c
3 b
4 c
5. b
6. b

7. a
8. d
9 b
10 d
11. c
12 d

## 第10章 MSI 数字电路

### 复习题答案

#### 10.1 节

- A. cl 检测输入码/数并使其中一个输出有效
  - 2) 数码转换器
- B Y, (O
- ( ) () 滿.
- 1. 输出端都无效、因为 G の直译码器不工作
- F 4, 10
- F 低电平(逻辑0
- 6. 消除显示数据中的前导零或零的 种方法

### 102节

- 1. 检测有效输入并将其转换为二进制码/数。
- B 11
- € 高电平
- D. 000
- F 高电平(1)
- F O 输入没有输入端、此时的输入意味着编码器的输入端都无效。

### 10.3 节

- A. 选择数据的过程
- B 1
- €. 数据选择
- 11.1Y = 2Y = 3Y 4Y 1
- E I ( 选择 C 输入数据)
- F.0(选D,输入数据)
- G.0(输出为0,因为数据选择器不工作)

#### 104节

- A. 数据分配的过程
- B. 错
- 0. 对
- D. Y, 0, 其他输出为1

#### 10.5节

- A. 比较两个数值哪一个较大。
- B. A > B, A < B和 A = B。 高电平有效
- A > B = 0, A < B = 1, A = B = 0

[) A > B - 1, A < B - 0, A - B - 0

F. 1 > B = 0, A < B - 1, A - B = 0

## 阶段性练习答案

10 1 节~ 10.2 节

1 - b

2. c

3. c

4. d

5. a

6. a

7. a

8 c

9. b

10. a

11. b

12. d

13. a

14. d

15. b

16. a

17. с

18. d

103节~105节

1 a

2. b

3. d

4. b

5. a

6. a

7. c

8. c

9. c

10. b

11. d

12. a

13. d

14. b

15. d

# 第11章 接口和数据转换

## 复习题答案

11 1 节

A. 双极型

B. 单极型

C. 增强型

D. 双极型和单极型

11.2节

A. 错

B. 与非门

(). 对

D 供出

- 上資人
- **在。**著
- 6. \_ 丙输+能够 J 克亚动 H 最大输入数目
- 1. 31
- 1. 在保持方言。作時元下。 路在其输入咖能容许的噪声信号的能力
- 1 1
- K = AB + CD
- I ft
- M 集市板互路输出 ]

### 11.3 节

- A.集成矩路输出范应用 (1), 逻辑() 逻辑(A.H.Z.
- B. 己类同点 完广多个器件 作时号起的总线无效状态
- ( 逻辑
- I. 起: + Hi Z
- 1 念输
- 上 允许在两个数据自我之间实现是史权向传输的器件
- 6. 数据 B 到 1 线 1
- II III 7 次各
- I 左移
- 上田2米巻

### 11.4 节

- 1.  $V_{\infty} = 2^{3/2}$   $+4 V_{\infty} = 2^{4/2} = +4 V_{\infty} = 2^{3/2}$  $+4 V_{\infty} = 4 = +1 V_{\infty}$
- B I 2 2 V, 此I, D, 灯地短路 V - V、 4 - 1 V, 此 \*\* D, 灯地短路 V 3 V
- ( 2 1 **024**
- D. LSB 5 V : 1 024 0.004 88 V
- E 0 004 88 V : 5 V = 0 000 976 = 0.097 6%
- F 当输出的递增或递减响气输入信号连续递增或递减时,数据转换器的操作
- G. 优点: 高速操作

缺点:高分辨率需要更多的运放比较器,既增加集成电路成本又增加功率消耗。

- H. 为了重现周期性信号,采样频率至少应为被采样信号中最高频率的 2 倍 准叠
- J. 抗混叠滤波器: 防止采柱频率低于被采样信号最高频率的2倍时引起的低频失真。 采样和保持电路: 用上高频率转换的电路, 该电路用比ADC转换更短的时间来采样ADC输入端的模拟信号
  - ADC. 用于把模拟输入量化并编为数字数码(代码,的电路

信号处理:用于处理 限定或存储数据的数字电路 LAC:用于把量化的数字信号转换为模拟信号的电路 平滑滤波器:用于平滑模拟输出信号的滤波器

### 阶段性练习答案

### 11 1 节~11 2 节

| 1. | a | 9 a   |
|----|---|-------|
| 2  | а | ,0 е  |
| 3. | b | II a  |
| 4. | a | 12. e |
| 5  | a | 13 a  |
| 6. | c | 14. a |
| 7  | b | .5 d  |
| 8. | b |       |

### 11 3节~11.4节

| 1  | d | 9 α   |
|----|---|-------|
| 2  | А | 10 a  |
| 3. | d | ı1. p |
| 4. | អ | 12 a  |
| 5  | b | 13. b |
| 6  | c | 14 c  |
| 7  | b | 15 a  |
| 8  | а |       |

# 第12章 存储器

## 复习题答案

### 12.1节

- A (1) h (2) 1 (3) e (4) d (5) g (6) a (7) e
- B.(1) 当去掉外部电源电压时,存储内容会全部丢失的存储器。
  - (2) 当微处理器向存储器字单元或 I/O 端口写人(存储)数据时的总线周期。
  - (3)8位数据。
  - (4) 存储器内所包含的存储单元的数目。
- C. 16 384
- D. 4
- E. 65 536
- F. 14
- G. 1 048 576

- H. 8
- 1 . 048 576
- J 20: 利用多路转换技术通常只需要 10 个地址引脚, 有关内容详见 12.3 节

#### 122节

- 4 非易失性
- Bl确
- C MROM

PROM

EPROM UVPROM.

FEPROM (F'PROM)

- D. PROM.
- E MROM
- F PROM
- G EPROM L VPROMI
- H. 有效数据输入和有效数据输出之间的时间间隔
- L (1 CS: 片选控制端, 低电平有效, 用于选中某一芯片
  - (2) OE: 输出使能端,低电平有效,用于选中输出缓冲器
  - (3) WE: 写使能控制端, 低电平有效, 用于使能 RAM 的写操作
  - (4, RD/WR; 读 写控制端、外加高电平时系统执行读操作, 外加低电平时系统执行写操作
  - 5) 次可编程性: 这是和PROM技术相关的 今概念——熔丝连接一口被熔断, 内部存储的程序不能再更改
  - (6) PROM 熔圆;由 PROM 编程员对 PROM 芯片编程的过程
- J 闪速存储器
- K. 错误

#### 123节

- 4. 易失性
- B. SRAM, DRAM, PSRAM
- C. DRAM
- D. DRAM
- F DRAM
- F. 减少芯片上地址引脚的数目。
- G 集成度高, 电路简单。
- H. 错误

### 12.4节

- 4. 便于阅读
- B. 从地址的最低值到最高值的变化范围。
- C. 13

1111 1011 1111 1111 1111

FA000 。= 最低地址 -FBFFF 。 - 最高地址

哎

8 K 8 192

起始地址 FA000。

1

+ 1FFF

8 191 = 1FFF 。 最高地址 = FBFFF 。

F. 如图 12.52 所示





图 12 52

F. 0011 1XXX XXXX XXXX XXXX 0011 1000 0000 0000 0000 38000<sub>16</sub> 0011 1111 1111 1111 1111 = 3FFFF<sub>c,60</sub> 如图 12.53 所示。



## 阶段性练习答案

## 121节~122节

| 1   | A   |  |  |
|-----|-----|--|--|
| 2   | c   |  |  |
| 3   | t   |  |  |
| 1   | Ci. |  |  |
| 4   | .1  |  |  |
| 6   | d   |  |  |
| 7   | D   |  |  |
| 8   | þ   |  |  |
| 9   | h   |  |  |
| 10  | c   |  |  |
| . 1 | a   |  |  |
| .2  | d   |  |  |

## .3 а

14. b 15. a

16-ы 17. с

18. a

19 c

20 d

21 a 22 c

23 d

24 ε

### 123节~124节

| _  | d |
|----|---|
| 2  | b |
| 3  | à |
| 4. | c |
| 5  | p |
| 6. | e |
| 7. | C |
| 8. | d |
| 9  | Ь |

## 11 a

12 a

13 d

14. d

15. a

16. b

17. b

18. a

19 b

20. d

## 第13章 可编程逻辑器件/阵列

## 复习题答案

.0. a

### 13.1节

- A. 带有未开发逻辑阵列的集成电路。
- B. SOP
- C. 熔丝保持完整, 可编程连接点。
- u. 固定连接
- D 熔丝已熔断, 可编程连接点。

### 13.2节

A. PLE, PLA 和 PAL

- B与门阵列和或门阵列
- (二) ] 车列
- D 熔丝分布图、布尔表达式 真值表 原理图编辑
- E .)16 个输入端和 8 个输出端; 寄存器输出
  - 2) 20 今输入端和 8 今输压端; 低电平有效的组合逻辑输出
  - 3) 22 个输入端和10 个输出端; 与用灵活、可实现组合或寄存器输出
- ト 专用集成电路
- G. 优点:集成度高、体积小、能量消耗少、可靠性高 缺点,价格品贵、只适用于大批量生产;首次生产时间长

### 13.3 节

- $A \times I$
- B 逻辑 (. 对
- D 寄存器输出
- E (4)

- 1. 非反相
- G. 防工复制或检测存储器的数据 H (1)

- I. (4)
- J. PT Reset 1或 Global, RESET = 0

12. a

- K 巨型块
  - []. 对

### 13.4 节

- A. 寄存器
- C. 泽码逻辑模块
- B. 错
- D. 二输入或门

### 阶段性练习 答案

### 13.1节~132节

| 1 b  | 7 a   |
|------|-------|
| 2. b | 8. d  |
| 3 d  | 9 с   |
| 4. b | 10 ь  |
| 5. c | 11, c |

### 13.3节~13.4节

6 a

| l.a  | 6 а   |
|------|-------|
| 2. a | 7 ь   |
| 3. c | 8 a   |
| 4. d | 9. b  |
| 5. a | 10. a |

# 术语表

- Active Clock Transition (有效时钟转换): 输入灯钟脉冲由高电平向低电平或由低电平向高电平转换
- Active--High Latch (高电平有效锁存):对于双稳存储器件、当向其置信 SET 或清零 CLFAR 输入 输加上高电平时、存储器件被置位或清零、此时其他输入无效
- Active-High Signal (高电平有效信号): 信号状态必须为逻辑工时才能完成指定任务
- Active Low Latch (低电平有效锁存): 对于双稳存储器件、当向其置位 SET或清零 CI LAR 输入端 加上低电平时,存储器件被置位或清零、此时其他输入无效
- Active-Low Signal (低电平有效信号):信号状态必须为逻辑 0 时才能完成指定任务
- Address Bus (地址总线): 地址以线,用于微处理器对指定存储器或10单元寻址
- Aliasing (混叠);以低于信号中最高频率两倍的频率进行信号取样时出现的一种效应,即取样状态还原时,还原后的信号将不再含有原来信号中的高频成分,并将显示为失真的低频信号
- Alternate Logic Gate Symbols (可替换逻辑门符号):该符号与原逻辑门符号等效,实现的逻辑,力能相同。可替换逻辑门符号以低电平有效信号来代替高电平有效信号,反之亦然。
- American Standard Code for Information Interchange (简称 ASCII,美国国家信息交换标准码):

  · 种标准码,使用 进制代码表示字母 数字、标点符号及其他特殊符号。
- Ana og-to Digital Conversion (模数转换): 将模拟信号转换为数字信号的过程
- Ana og ·to-Digital Converter (ADC,模数转换器):用于实现模数转换的电路
- AND Gate (与门): -种逻辑电路,只有当所有输入都为高电平时,其输出才为高电平。
- ANSI(ANSI): 美国国家标准协会
- Antialiasing Filter (抗混叠滤波器): 用以防止虚假失真信号产生的滤波器。
- Antifuse (抗熔丝): -次性可编程器件,它具有两个端子,存储内容不易丢失,在许多FPGA中用为可编程互连升关。
- Application · Specific Integrated Circuit (简称ASIC, 专用集成电路): 为专门用途而设计制造的集成电路。
- Arithmetic Logic Unit (简称 ALU, 算术逻辑单元): 一种逻辑电路, 可以实现多种算术和逻辑运算。

Assert(置有效) 使数字信号为有效状态

Associative Property of Addition (加法結合律): 或过算的一种运算规律、无论参与或运算的变量 如何组合,其结果相应。如-1+B+C=1+B+C=1+B+C

Associative Property of Multiplication ( 乘法结合律 ) 与运算的一种运算规律、无论参与与运算的 变量易何组合、具结果相同一如: (AB)C = A(BC) - ABC

Asynchronous (异步): 非同时发生

Asynchronous Counter (**异步计数器**): 一种《进制》数器,外部的时钟输入信号只加在最低位触发器上,又称为脉动计数器

Asynchronous Prevoading (异步预置): 无需时钟脉冲而将外部数区送入可编程计数器的能力 由于这种预置能力,使计数器可以实现模数不同的计数

BCD Adder (BCD 加法器) 是一种一进制加法器,对由一进制编码的工进制数求和

BCD Adjust (BCD 修正)。两个BCD 数求和时、当其和值无效或产生进行时、需加上 0110 进行修正

Binary (二进制): 基于两个数字、0和1)的一种计数系统

Binary-Coded Decimal (简称BCD, 二进制编码的上进制)。上进制数的一种编码方式,每一位上进制数用4位上进制数编码构成(BCD 码格式)

Binary-Coded Octai (简称 BCO, 二进制编码的八进制): 八进制数的一种编码方式, 每位八进制数由3位二进制数编码构成 BCO 码格式)

Binary-Coded Hexadecimal (简称BCH, 二进制编码的十六进制): 十六进制数的一种编码方式,每位十六进制数由 4 位 二进制数编码构成(BCH 码格式)

Binary Counter (二进制计数器)· -种用于二进制数计数或分频的数字电路

 $B_{i}$ —Quinary (二 – 五进制):  $1 - \Delta H$  计数器是一种模为 10 的对称输出计数器。

Bistable (双稳态): 用于说明具有两种稳定状态的电路或器件。

Bit (位): 一个 (进制数 (0或 )

Boolean Addition (布尔加法): 布尔代数中的或运算

Boolean Algebra (布尔代数): 利用数学符号描述逻辑操作的一种逻辑形式

Boolean Multiplication (布尔乘法):布尔代数中的与运算。

Boot-Up (引导):将程序装入计算机存储器中以初始化系统的过程。

Broadside (扩展): 并行装入电路,如寄存器。

Bus ( 总线 ): 连接系统 中两个或多个器件的导线或导线集合

Bus Contention(总线争用): 行允许两个或多个数字设备同时在线时,会发生总线争用现象 心 飞年1.「能会破坏」总线相连的电路,并且通常会产生无效输出。

Bus Cyce(总线周期) 执行 条指令所需要的时间

Bus Transceiver 总线收发器 ) 数字系统中的一种电路,允许两个数据总线间进行异步双向通信 Byte (字节) 8 12 数据

Centra Processing Unit (中央处理单元): 微处理器

CLEAR/RESET State (清零/复位状态): 锁存器或触发器的一种输出状态,此时 Q=0 , Q=1

CMOS Technology (CMOS技术):使用单极型晶体管(N型和P型MOSEET 构成的一种逻辑电路

Code (代码): 用于表示数字 字母或符号的 种位组合

Code Converter(代码转换器: 种译码器,用于探测二进制代码并将其转换成另一种代码形式

Combinationa Logic Circuit (组合逻辑电路): 种逻辑电路,其输出完全取决于输入状态。

Common Control Block (公共控制模块): 位于 ANSI/IF EF 符号最上端的块, 与其余各块是分隔的 该块的输入是 IC 中所有电路的公共输入。

Commutative Property of Addition (加法交換律): 布尔代数中或运算的 种运算规律、即 1+B = B+A

Commutative Property of Multiplication (乘法交换律): 布尔代数中与运算的一种运算规律,即 AB BA

Complement (补码): 对 进制状态取反, 如逻辑 1 的补码是逻辑 0, 反之亦然。

Complement Property ( 互补律 ): 布尔代数中的一种运算法则、即  $A \cdot A = 0$ , A + A = 1。

Complementary Metal-Oxide Semiconductor (简称 CMOS, 互补金属氧化物半导体): 使用 P 沟 道和 N 沟道 E-MOSFET 实现逻辑功能的逻辑电路

Control Bus (控制总线): 一种双向总线、用于指示某一指定操作、如读、写或中断; 也用于监控某一器件的状态或确认某一事件

Current Sinking (灌电流): 当某一逻辑门输出为低电平时、电流流入该逻辑门。

Current Sourcing (拉电流): 当某一逻辑门输出为高电平时,电流流出该逻辑门

Data (数据):数字系统信息(逻辑()和1)

Data Bus (数据总线): 书子传输数据的双可总线。

Data Lockout (数据锁存): 使用边沿触发取代脉冲触发的某些主从触发器的特点

Decade Counter (十进制计数器): 模为10的计数器

Decode (译码): 识别开转换二进制数或代码的过程

Decoder (译码器):用土泽码的逻辑电路

Decrement (减1递减):将数字逐一递减

DeMorgan's Theorems (摩根定律): 布尔代数的一种运算规律, 即 A+B-AB, AB-A+B

Demultiplex (数据分配): 分配数据

Demultiplexer (简称 DEMUX, 数据分配器): 用以实现数据分配的电路

Dependency Notation (相关性符号): 在 ANSI/IEEE 标准符号中使用的 种字母符号,用于指示输入之间、输出之间或输入输出之间的关系,但并不明确说明所有的内部连接

Destination Register (目的寄存器):数据传送中的接收寄存器。

Differential Nonlinearity (非线性误差): 在数据转换中、与理想 1 LSB 所产生的最大偏移

Digital-to-Analog Conversion (数模转换):将二进制信号转换为模拟信号的过程。

Digital-to-Analog Converter (简称 DAC, 数模转换器): 实现数模转换的电路

DIP (DIP): 双列直插式封装,是 IC 的载体。

Direct Memory Access (简称 DMA, 直接存储器存取): 是一种高速存储器存取方法, CPU 放弃对数据总线的控制,通过一个外围设备,可实现数据在I/O 与存储器间及存储器之间的直接传送

Distributive Property of Multiplication Over Addition (分配律)。 种数学运算律,用于按一定的次序将括号打开,即,A(B+C)=AB+AC。

Divide-by-n Counter(n分**频计数器**); 三进制计数器, 其最高有效位输出的分频能力等于它的模。

Don't Care Signals (无关信号):逻辑状态既可以为0,也可以为1的信号。

Double Negation Property (双重否定特性): 布尔代数的一种运算规律,如果对输入变量两次取 反,或取反的次数为偶数,则结果等于原变量。

Drive Gate (驱动门电路): 一种逻辑门电路, 其输出与另一门电路的输入相连。

D-Type Flip F op (D 型触发器): 是一种触发器、它有一个数据输入端(D)、「种工作模式、分为为置t、 青零和保持

Dynam c Input Indicator (动态输入指示符): 用于触发器时钟输入端的指示符、表示电路为边沿触及

Dynamic Operation 动态操作 ): 逻辑状态快速转换的逻辑电路 / 门操作

Dynamic RAM (简称 DRAM, 动态 RAM): 是一种 J随机存取, 易失性的存储器, 在加电时可保持内部存储内容并进行数据机等。DRAM 使用 MOSFET 电容作为存储单元

Edge Detector (边沿检测器): 在有效时钟转换 (PGT或 NCT) 时能输出短时的正逻辑尖顶脉冲

Edge Triggered (边沿触发): 由脉冲的上升冶或下降沿触发的电路

8 4 2-1 Code (8-4-2-1码): 种BCD代码

Electrically Erasable PROM (简称 EEPROM/E<sup>2</sup>PROM, 电可擦除 PROM): 是一种非易失性的静态存储设备、其中的内容可有选择地进行电擦除

Emitter-Coupled Logic (发射极耦合逻辑): 是一种高速的逻辑电路、采用了双极型晶体管技术

Enable (使能):激活一个逻辑门,电路,允许其工作。

Enable Property (使能特性) 布尔代数中的运算特性, 即  $A \cdot 1 = A$ , A + 0 = A.

Enabler (使能有效值): 使逻辑门/电路工作时, 使能端的逻辑状态。

Encode (编码): 生成二进制数字或代码的过程

Encoder (编码器): 用于编码的电路。

End-Around Carry (循环进位): 在利用模 9 或模 1 的补码相加而实现的不带符号减法运算中,两个补码和的最终进位称为循环进位。

Erasable Programmable ROM (简称 EPROM, 可擦除可编程 ROM): 是利用紫外线进行擦除的可再编程 ROM, 有时也称为 L VPROM。

Excess-Three Code (简称 XS3 码, 余3 码): 是一种自求补的二进制代码, 将每一个十进制数加3、然后将其和编码为4位二进制数。

Exclusive-NOR Gate (简称 XNOR 门, 同或门): 是一种二输入逻辑电路, 只有当所有输入状态相同时输出才为高电平。

Exclusive—OR Gate (简称 XOR门, 异或门): 是一种二输入逻辑电路、只有当两个输入互补时输出才为高电平。

Fan-In ( 扇入 ): 单位负载

- Fan-Out (扇出 : 逻辑门输出能可靠驱动的输入的最大数目
- Fetch Operation (取操作): 微处理器的读操作
- Field Programmable Gate Array 简称 FPGA, 现场可编程门阵列): 是一种用「可编程、高集成 变集成电路」,PLD 比较、它是一种寄存器型器件
- Firmware (固件)。是硬件的组成部分、如己存储了软件的 ROM 志宁。
- Flaq(标志位): 触发器的特殊目的值、用于表示微处理器的状态和控制条件
- Flash ADC(闪速 ADC): 用于将模拟量转换为数字量的电路,也称为同步 ADC。
- Fash Memory ( 內速存储器 ): 是一种高集成度、低成本、可实现再编程的存储设备, 其内部存储 内容不易丢失, 存取速度快 内速存储器实现了 LPROM的高集成度和 F°PROM的在电路可编程性
- Flio-Floo(触发器):是一种双稳时序逻辑电路,可存储一位(进制数、即逻辑 0 或逻辑 1、
- Floating Inputs (悬空輸入端): 指逻辑电路中未连接或断开的输入端
- Full Adder (全加器): 是一种组合逻辑电路、有 3 个输入端、分别为 4 加数 p B 被加数 p 和低位进位输入、输出为两个值、即和与进位输出
- Gated Latch ( 门控锁存器 ): 是一种同步锁存电路,它有一个控制 ( 便能 ) 输入端、用以确定锁存器状态的翻转时刻
- Generic Array Logic (简称 GAL, 通用阵列逻辑): 是一种 PLD, 它能实现组合和时序逻辑功能。 这类器件是由 Lattice Semiconductor 公司将 F<sup>2</sup>CMOS 技术和 PLD 技术结合而开发的产品。
- Gray Code (格雷码): 一种 "进制编码,其中的顺序数采用 进制表达式,每一个表达式仅在一位上和它前一个数的表达式不同。
- Half-Adder (半加器): 是一种组合逻辑电路,有两个输入端,分别为A (加数)和B (被加数,输出两个值,即和与进位输出。
- Hardware (硬件): 指数字系统中的物理组成部件,如集成电路、驱动器等。
- Hexadecimal (十六进制): 是一种计数系统,它有 16 个基数,分别为 0,1,2,3,4,5,6,7,8,9,A,B,C,D,E和F
- High-Impedance State (简称 Hi-Z, 高阻态): 是电路的一种输出状态,即输出与总线分离
- Hold Time (保持时间): 是指触发器的 CLK 输入端从有效时钟转换到数据输入使电路正常操作之间的时间间隔。
- Hybrid Counter(混合计数器):是一种二进制计数器,既有同步时钟控制,也有异步时钟控制。

Hysteresis (迟滞): 施率特触反输入电路中两个阈值电压之间的寿值

IEEE、电气和电子工程间协会

Increment (加1递增元 将数了、1递增

Inhibit (禁止)。使表标门 电路无效、禁止其操作

nhib t Property (禁止特性), 布尔代数 PR 运算特性、即 4·0=0、4+1-.

Inhibitor (禁止有效值): 使逻辑 [/ 上路无效时, 禁止端的逻辑状态

Input/Output Ports (简称 I/O, 输入/输出端): 微处理器与 I/O 设备通信的接口通道

Interface (接口): 利用外部组件或电路使电路之间建、连接

Interface Circuit (接口电路): 引于调节信号以使其适用于驱动负载的引电路或组件

Interrupt (中断): CPU 暂停当时的运行程序:必要时可将数据存放在栈中,而执行中断服务程序以完成中断请求

Interrupt Request (中断请求): 由外周设备发出的信号、请求 CPU 执行中断服务程序

Interrupt Service Routine (中断服务程序): 种服务于中断设备的特定程序、中断时程予运行师 利通过中断

Invalid/Ambiguous State (无效/不定态):指锁存器或触发器的一种不希望出现的输出状态,此时 Q和Q输出状态相同。

Inverter (反相器): 种单输入端逻辑电路,它的输出与输入互补,通常又称为非门。

- J-K Flip-Flop ( J-K 触发器 ): 此类触发器有两个数据输入端 ( J和 K ), 4 种 [ 作模式即置 f )、清 / 考 保持和翻转
- J K Master Slave F ip-Flop ( J-K 主从触发器 ): -类脉冲触发的触发器、是将两个 J-K 触发器 连接起来实现的
- Johnson Counter (约翰逊计数器): 是一种移作寄存器计数器,它的输出,Q连回到本身的输入端、 又称为环形计数器。

Karnaugh Map(卡诺图): 真值表的图形表示方法,可用于布尔表达式的简化。

K Map Looping (卡诺圈): 卡诺图中用以将2个 4个或8个相邻最小项圈起的封闭环

Latch ( 锁存器 ): 种双稳电路, 可用于存储逻辑 0 或逻辑 1, 即使去掉输入数据也可保持信息

Leading Zero Suppression (前导零消除): 当使用多个7段码显示器时,用于去掉数字中前导零的一种方法。

Least Significant B.t (LSB)/Digit (LSD) (最低有效位、LSB/LSD): 在 进制或上进制数中、具有最低"权 值的位

Load (负载): 1 由门/电路输出驱动的输入; 2. 将数据装入电路中。

Load Gate (负载 ]): 是一种门电路,它的输入与其他门电路的输出相连

Logic Gate (逻辑门): 中于实现逻辑运算功能的广电路,如与门、或门、与非门。或非门、异或门。可或门。非门等

Logic Lever(逻辑电平)。逻辑门 电路中的低电平(逻辑()和高电平(逻辑))

Log c Probe(逻辑摆针):用于指示集成电路的输入/输出引脚或某根线的数据状态,是低电平、 高电平 脉冲信号还是无效信号

Logic Puser(逻辑脉冲发生器):是一种时钟控制设备,用于向数字电路/集成电路中注入逻辑脉冲

Logical Inversion (逻辑求反): 是由非门实现的逻辑操作,将低电平转换为高电平、反之亦然

Logical Product (逻辑乘): 由与门实现的逻辑操作

Logical Sum (逻辑和): 由或门实现的逻辑操作

Look-Ahead Carry (超前进位):某些加法器和计数器为了提高进行输出的速度而采用的一种方法

Machine-Level Language (机器语言): 用于数字电路的 进制位组合

Magnitude Bits (数值位):一个二进制数字中除了符号/奇偶位以外的所有位数

Magnitude Comparator (数值比较器): 种组合逻辑电路、用于比较两个上进制数的大小。

Mask ROM (简称 MROM,掩膜 ROM): 种半导体存储器,使用光掩膜进行编程

Memory Address(存储地址): 用于选中某个存储器芯片或者芯片内某个指定区域的二进制地址。

Memory Capacity (存储容量): 存储器芯片的存储处理能力

Memory Cell (存储单元 : 用于存储 位 、进制数的器件

Memory Map (存储器分配图): 种类似表格的图形,用以说明数字系统中的所有存储地址,确定各指定存储区的地址范围,如RAM,ROM,视频RAM等。

Microcomputer (微型计算机): 是由集成电路构成的一种数字系统,由数字逻辑信号控制以实现检索、处理和存储数据。

Microprocessor(微处理器): 是一种集成电路,用以进行算术和逻辑操作,并目生成微机在进行检索、处理和存储数据时所需要的时序和控制信号

Mnemonic (助记符):用于给系统中的电路线或输入/输出信号命名的字母。

Modulus (简称 MOD,模): 计数器的最大计数状态

Monotonic (单调性):表示 DAC的一种操作,其输出有一定的倾斜,但符号不会随输入信号的增加的改变。

Most Significant Bit (MSB)/Digit (MSD)(最高有效位,MSB/MSD);在一进制或上进制数中,具有最高"权"值的信

Mutiplex (数据选择): 选择数据

Mutiplexer (简称 MUX,数据选择器): 用以实现选择数据的电路

NAND Gate (与非门): 种逻辑电路、只有当其所有输入都为高电平时输出才为低电平

n-Bit Encoder (n 位编码器): 实现编码的设备、其输入线中一次最多只有一条线载有信号、但输出线中可有n 条线载有信号

Negation (取反): 实现"非"操作。

Negation Indicator (取反操作指示符): 用于指示取反操作的符号,如圆圈(标准符号 或斜线 ANSI/IFEL 符号)

Negative-Going Transition (简称 NGT, 负跳变): 信号由高电平向低电平转换

Nibble (半字节): 4 行数据

Nines Compement (模 9 补码): 是土进制负数的无符号表示法 使用模 9 补码求和可实现减法 运算

Noise Immunity (抗噪能力),指数学电路在可靠工作的前提下,对输入量中噪声信号的容忍能力。

Noise Margin (噪声容限): 对抗噪能力的度量参数。

NOR Gate (或非门):一种逻辑电路,只要其输入量中有高电平,输出一定为低电平。

NOT Gate (Inverter)(非门,反相器):种单输入逻辑电路,其输出是输入的补码。

Nyquist Sampling Theorem ( **奈奎斯特抽样定理** )。根据该定理,周期信号的再现要求采样速率大于采样信号最高频率的两倍

Octal (八进制): 一种基于8个数字(0,1,2,3,4,5,6,7)的计数系统。

1-of-n Decoder (n选1译码器):对于一个给定的输入数字或代码,只有一个输出有效的译码器

Ones Complement (模 1 补码): 对 进制负数的一种无符号表示法。

Open-Collector Output (集电极开路输出): 不含有推拉式输出晶体管的 TTL 数字电路,如果在电路中加入上拉电阻可实现输出间的线与。

- OR Gate (奇偶性):一种逻辑电路、只要其输入中有一个为高电平则电路的输出为高电平。
- Overbar (上划线): 表示数字变量的取反操作。
- Parallel Data Transfer (并行数据传输):数据的不同位同时传送
- Parallel In/Paralel Out (并入/并出): 数据以并行的方式装入寄存器中、且以并行的方式读证
- Paralle:-In/Serial-Out(并入/串出):移位寄存器常采用的存取方式、数据以升行方式送入寄存器,以串行方式读出。
- Parity (奇偶性): 相等的状态
- Parity Bt (奇偶校验位): 由奇偶发生器生成,是数据流的附加位,用于建立奇偶配置
- Parity Checker (奇偶检验器)。是一种接收电路,用于检测所接收的数据和奇偶句,以确保无错误 发生
- Party Error (奇偶错误):由数据 fi 中的某一位引起的错误。如,其状态本,是低电平,却表现为高电平、反之亦然。
- Parity Generator (奇偶发生器)。用于生成奇偶位的电路、奇偶位将与数据。起发送到接收电路或系统中
- Parity Scheme (奇偶配置): 确定传送数据中高电平的位数是奇数还是偶数、奇偶配置一旦确定、 奇偶发生器,检验器就会使用已建立的奇偶配置来检测是否存在错误
- Positional-Weighted Numbering System (定位加权计数系统): 指系统中每一个数字 字符位置 具有指定的权
- Positive-Going Transition (简称 PGT,正跳变): 信号由低电平向高电平的转换
- Postponed Output Indicator ( **延迟输出指示符** ): 在主从触发器的输出 Q 和 Q 上所标准的倒 L 形、说明输出延迟
- Primary Memory (主存储器): 微机内的半导体存储器,如RAM和ROM。
- Priority Encoder (优先编码器): 当同时有多个有效输入时,编码器只响应优先级别高的输入
- Product of Sums (簡称 POS, 和之积):逻辑等式的一种形式、表示对多个或门的输出(逻辑和)再相与(逻辑乘力。
- Program (程序): 由 CPL 使用从而完成特定任务的指令集合。
- Programmable Array Logic (简称 PAL, 可编程阵列逻辑): 是一类 PLD 器件, 其与阵列可编程 加或阵列是固定的 PAL是 Advanced Micro Device 公司的已注册商标
- Programmable Logic Array (简称PLA, 可编程逻辑阵列): 是一类PLD器件, 其与阵列和或阵列都可由用户编程。

- Programmable Logic Device (简称 PLD, 可编程逻辑器件): 是指由未授权与/或逻辑阵列构成的集成电路,用户可通过熔断其熔丝连接对其进行编程。
- Programmable Logic Element ( 简称 PLE, 可编程逻辑单元 ): 是一类 PLD 器件, 由固定的与门阵列和可编程或门阵列组成。
- Programmable ROM (简称 PROM, 可编程 ROM): 是一种半导体存储器, 其内部为可由用户编程的熔丝连接。
- Propagation Delay Time (传输延迟时间): 是指加入输入信号到有输出响应之间的时间间隔。
- Pseudo-Static RAM ( 简称 PSRAM, 伪静态 RAM ): 是一类动态 RAM, 无需外加副新电路, 可实现完全内部副新操作。
- Pull-Up Resistor (上拉电阻): 在集电极开路输出电路中与  $V_{cc}$  相连的电阻,目的是为了增加输入/输出电压,使其大于  $V_{\rm BRMIN}/V_{\rm DHMIN}$ 。
- Pulse Triggered (脉冲触发):由电平触发的电路,在输入脉冲的高电平持续时间内或低电平持续时间内触发的电路。
- Quantization (量化): 利用量子力学规则将数值变量的可能取值限制在一些离散集合内。
- Radix(基): 计数系统的基数、根据基数值可以确定该计数系统中数字/字符的个数。
- Radix Division(基除)。将十进制数转换为另一种进制数的过程。该过程需要将十进制数重复除以 待转换进制的基。
- Radix Multiplication (基乘):将二进制、八进制或十六进制数转换为十进制数的过程。该过程需要将待转换数重复乘以原计数系统的基。
- Random-Access Memory (简称 RAM, 随机存取存储器): 易失性的读写存储器。
- Read Bus Cycle (读总线周期): 微处理器由存储器或1/0端口读取数据(即执行取操作)的周期。
- Read-Only Memory (简称 ROM, 只读存储器):固定存储器,当去掉外加电源时其内部存储内容既不会丢失也不会改变。
- Redundant Property (自返律): 布尔代数的计算规律, 即  $A \cdot A = A$ , A + A = A.
- Refresh (刷新): 为了避免存储数据丢失,DRAM 芯片定期重写数据的过程。
- Register (寄存器): 锁存器或触发器组,用于存储、传递数据或对数据进行移位。
- RESET (CLEAR) State (复位 (清零)态): 锁存器或触发器的一种输出状态,即 Q=0, Q=1。
- Resolution(分辨率): DAC的分辨率是指当其输入的最低有效位增1或减1时所对应输出电压的最小模拟增量,而 ADC 的分辨率是指当其输出的最低有效位增1时所对应输入电压的增量。

RETAIN State (保持状态): 当锁存器或触发器的输入为无效时, 其输出保持原来状态不变。有时也可称为不变态,

Ring Counter (环形计数器): 是一种移位寄存器,其Q输出连回到输入端,从而逻辑上可以连续移入寄存器。

Ripple Blanking (脉动消隐):由译码器/驱动器使用的信号,当使用多个译码器驱动多个7段显示器时,用其消除前导零。

Ripple Counter (脉动计数器): 异步计数器。

R-2R Ladder (梯型网络): 用于实现数模转换的电阻网络。

Schmitt-Trigger-Input Circuit ( **施密特触发输入电路** ): 是一种特殊的输入电路,使用正反馈来加快信号的上升和下降速度。

Secondary Memory (辅助存储器): 大容量计算机存储器,如硬盘、软盘和磁带等。

Security Bit (安全位): PLD 中用来防止复制或检测存储在器件中的数据。

Sequential Logic Circuit (**时序逻辑电路**): 一种逻辑电路, 其输出除了与当前输入有关外, 还与其输出的原态有关。

Serial Data Transfer (串行数据传送): 每次只传递一位数据。

Serial~In/Parallel-Out(串入/并出):数据以串行方式装入而以并行方式读出的移位寄存器。

Serial-In/Serial-Out (串入/串出):数据以串行方式装入且以串行方式读出的移位寄存器。

SET State (置位状态): 锁存器或触发器的一种输出状态,即 Q=1 和 Q=0。

Setup Time ( 建立时间 ): 触发器的数据输入到有效时钟转换之间的持续时间。

Shift Register (移位寄存器): 每一个时钟脉冲输入,则寄存器内的数据移动一位。

Short Logic (短逻辑):用于指明逻辑门输入和输出之间关系的概念集合。从根本上来说,短逻辑是指逻辑门操作的任一规则。

Short Logic (短逻辑): 是指逻辑门操作的所有规则,是对短逻辑的输入和输出状态取反而得到的。

Sigma  $\{\Sigma\}$ ; 求和符号。

Sign Bit (符号位): 是二进制数字,用于表示一个正二进制数(0)或一个负二进制数(1)。

Signs of Grouping (分组符号): 指小括号、方括号和大括号,用于指示数学运算的优先级。表达式中小括号、方括号或大括号内的内容必须首先处理。

Simultaneous ADC (同步 ADC): 即闪速 ADC。

Sink Current (灌电流): 在输入或输出引脚端流入逻辑电路的电流。

Software (软件): 由逻辑()和逻辑 | 组成的程序。

Source Current (拉电流): 指流出逻辑电路的电流

Source Register (源寄存器): 在执行传送或转移指令时,被送到目的寄存器的数据先前所在的寄存器。

State Indicator(状态指示符)。在器件的输入或输出端所加的指示符,如圆圈或上划线,或不带圆圈或上划线,用于表示输入/输出是低电平有效还是高电平有效。

State Table (状态表): 用于指示锁存器或触发器电路在不同的输入组合下所得到的输出状态。

Static Operation (静态操作): 在稳态输入时逻辑电路/门的操作。

Static RAM (简称 SRAM, 静态 RAM): 是一种随机存取、易失性的存储器, 只要加有电源电压就可保持内部的存储数据。

Steering Gates (控制门): 是一对逻辑门,用以控制锁存器或触发器同步变换的时刻。

Store Operation (存储操作): 微处理器的写操作。

Successive-Approximation ADC(逐次逼近型 ADC): 用于实现模数转换的一种电路。

Sum of Products (简称 SOP, 积之和): 逻辑等式/电路的 种形式,将各与门的输出(逻辑乘)再求或(逻辑相加)。

Sum of Weights (权和):将数字每一位的权相加求和。

Switch Debouncer (开关去抖器):加在开关输出后的电路,用以防止由接触抖动而引起的输出状态改变。

Switched Current-Source DAC (开关电流源 DAC): 用以实现数模转换的一种电路。

Synchronous (同步):同时发生,在同一时钟脉冲控制下同时动作。

Synchronous Counter (同步计数器); 是一种二进制计数器,外部的时钟控制信号同时加在计数器内所有触发器的时钟输入端。

Tens Complement (模 10 补码): 将十进制数的模 9 补码加 1 即为该十进制数的模 10 补码; 利用模 10 补码可通过对相应补码求和 (忽略循环进位)来实现减法运算。

Terminal Count ( 计数终值 ): 指二进制加计数器的最大值 (1111...) 或减计数器的最小值 (0000...)。

Toggle ( 翻转 ): 指逻辑状态由 0 向 1 或由 1 向 0 转换。

TOGGLE Mode of Operation (操作的翻转模式):指触发器的输出在每次有效时钟转换时都变化一次;输出信号频率是输入时钟脉冲频率的一半。

Totem-Pole Output (推拉式输出): TTL设备的一种输出方式。

Transistor-to-Transistor Logic (简称 TTL, 晶体管-晶体管逻辑): 使用双极型晶体管实现逻辑功能的逻辑电路

Transparent Latch (透明锁存器): D型锁存器。

Tristate (三态):指输出有三种状态的电路,这三种状态指高电平、低电平和高阻态,也称为三态逻辑。这种电路主要用于防止总线争用。

Truncate (截位): 通过截断而缩短,如缩短计数器的计数数目。

Truth Table (真值表): 列出每一种二进制输入组合的表格,根据该表格可以得到逻辑门的功能和不同输入组合下的输出。

TTL Technology (TTL 技术): 同晶体管 - 晶体管逻辑。

Twos Complement (模2补码):对二进制数的模1补码加1就是该二进制数的模2补码;利用模2补码可通过对相应补码求和(忽略循环进位)来实现减法运算。

Unit Load (单位负载): 衡量逻辑门的负载能力,表示驱动一个负载设备所需要的输入电流数目。

Universal Register (通用寄存器): 输入数据可以串行或并行方式装入,且可以串行或并行方式读出的寄存器。

Unused Inputs (未用输入):逻辑门/电路中不需要使用的输入端。例如,对于三输入逻辑门,如果只需要使用其中的两个输入,则第三个输入端为未用输入。

UVPROM (UVPROM): 可擦除 PROM。

Variable (变量): 数字信号的指示符或助记符, 如 A 或 B, 等等。

Vinculum ( 联结 ): 布尔表达式中,在两个或两个以上变量上所画的线条符号。

Volatile (易失性):某些存储设备的特性,表示当去掉电源电压后其内部存储内容随之丢失。

Wire-ANDing (线与): 将两个或多个集电极开路逻辑门的输出连接在一起以实现与功能。

Word Size (字长): 在数字系统中能同时处理的数据的位数。

Write Bus Cycle (写总线周期): 微处理器向存储器或I/O端口写入数据,即执行存储操作的周期。